JP2001155977A - シリコンウェハの接合方法 - Google Patents
シリコンウェハの接合方法Info
- Publication number
- JP2001155977A JP2001155977A JP33548099A JP33548099A JP2001155977A JP 2001155977 A JP2001155977 A JP 2001155977A JP 33548099 A JP33548099 A JP 33548099A JP 33548099 A JP33548099 A JP 33548099A JP 2001155977 A JP2001155977 A JP 2001155977A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- silicon substrate
- silicon
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Measuring Fluid Pressure (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板同士を接合する際に、接合面に
おけるボイドの発生を抑え、接合界面での剥離等のおそ
れがないシリコンウェハの接合方法を提供する。 【解決手段】 回路素子３が形成された第１のシリコン
基板１と、台座となる第２のシリコン基板１１とを重ね
合わせて接合する際に、第１のシリコン基板１にＡｕの
拡散を防止する拡散防止層４をＮｉ，Ｃｒ，Ｗ，Ａｌの
少なくともいずれか１つを含む金属薄膜で形成し、その
上にＡｕ層５を形成し、第２のシリコン基板にＳｎ層１
３を形成する。第１のシリコン基板１のＡｕ層５と第２
のシリコン基板１１のＳｎ層１３を重ね、所定の荷重及
び温度（３００〜４００℃）を加えて両シリコン基板
１，１１を合金接合する。
おけるボイドの発生を抑え、接合界面での剥離等のおそ
れがないシリコンウェハの接合方法を提供する。 【解決手段】 回路素子３が形成された第１のシリコン
基板１と、台座となる第２のシリコン基板１１とを重ね
合わせて接合する際に、第１のシリコン基板１にＡｕの
拡散を防止する拡散防止層４をＮｉ，Ｃｒ，Ｗ，Ａｌの
少なくともいずれか１つを含む金属薄膜で形成し、その
上にＡｕ層５を形成し、第２のシリコン基板にＳｎ層１
３を形成する。第１のシリコン基板１のＡｕ層５と第２
のシリコン基板１１のＳｎ層１３を重ね、所定の荷重及
び温度（３００〜４００℃）を加えて両シリコン基板
１，１１を合金接合する。
Description
【０００１】
【発明の属する技術分野】本発明はシリコンウェハの接
合方法に関し、詳しくは、ピエゾ抵抗型半導体圧力セン
サ、加速度センサ、アクチュエータ等のマイクロマシン
の製造プロセスにおいて、シリコン基板同士を接合する
方法に関する。
合方法に関し、詳しくは、ピエゾ抵抗型半導体圧力セン
サ、加速度センサ、アクチュエータ等のマイクロマシン
の製造プロセスにおいて、シリコン基板同士を接合する
方法に関する。
【０００２】
【従来の技術】図６は、本発明が適用されるマイクロマ
シンの一例として、ピエゾ抵抗型半導体圧力センサの構
造を示している。このセンサは微小圧力によって生ずる
センサチップの歪みを電気信号として取り出す働きを有
する。センサチップ２１と台座ガラス２２からなるセン
サ本体がプラスチックパッケージ２３に低応力のシリコ
ーン又はエポキシ系接着剤２４で固定されている。プラ
スチックパッケージ２３及び台座ガラス２２には、セン
サチップ２１に流体の圧力を導入する貫通孔２５が設け
られている。センサチップ２１の肉薄部（ダイヤフラム
部）２６には流体の圧力によって生ずる歪みを電気信号
に変換するピエゾ抵抗素子（図示せず）が備えられてい
る。プラスチックパッケージ２３にはリード２７がプリ
モールドされており、金又はアルミ製のワイヤ２８によ
ってピエゾ抵抗素子とリード２７とが電気接続されてい
る。
シンの一例として、ピエゾ抵抗型半導体圧力センサの構
造を示している。このセンサは微小圧力によって生ずる
センサチップの歪みを電気信号として取り出す働きを有
する。センサチップ２１と台座ガラス２２からなるセン
サ本体がプラスチックパッケージ２３に低応力のシリコ
ーン又はエポキシ系接着剤２４で固定されている。プラ
スチックパッケージ２３及び台座ガラス２２には、セン
サチップ２１に流体の圧力を導入する貫通孔２５が設け
られている。センサチップ２１の肉薄部（ダイヤフラム
部）２６には流体の圧力によって生ずる歪みを電気信号
に変換するピエゾ抵抗素子（図示せず）が備えられてい
る。プラスチックパッケージ２３にはリード２７がプリ
モールドされており、金又はアルミ製のワイヤ２８によ
ってピエゾ抵抗素子とリード２７とが電気接続されてい
る。
【０００３】図７は、上記のようなセンサチップ２１と
台座ガラス２２からなるセンサ本体の製造プロセスの一
例を示している。ダイヤフラム部３３及びピエゾ抵抗素
子３４を含む複数のセンサチップが形成されたセンサ基
板（ウェハ）３１と貫通孔３５が形成された複数の台座
ガラスに相当するパイレックスガラス製のガラス基板３
２とが陽極接合によって接合される。その後、ダイシン
グによって個々のセンサ本体に切り分けられる。このよ
うにして、図４に示したセンサチップ２１と台座ガラス
２２からなるセンサ本体を製造することにより、プラス
チックパッケージ２３からの応力の影響を抑え、センサ
チップ２１の高精度化が可能になる。
台座ガラス２２からなるセンサ本体の製造プロセスの一
例を示している。ダイヤフラム部３３及びピエゾ抵抗素
子３４を含む複数のセンサチップが形成されたセンサ基
板（ウェハ）３１と貫通孔３５が形成された複数の台座
ガラスに相当するパイレックスガラス製のガラス基板３
２とが陽極接合によって接合される。その後、ダイシン
グによって個々のセンサ本体に切り分けられる。このよ
うにして、図４に示したセンサチップ２１と台座ガラス
２２からなるセンサ本体を製造することにより、プラス
チックパッケージ２３からの応力の影響を抑え、センサ
チップ２１の高精度化が可能になる。
【０００４】センサ基板３１とガラス基板３２との陽極
接合は、約３００〜５００℃の真空又は窒素雰囲気中
で、ガラス基板３２とセンサ基板３１との間に４００〜
１０００Ｖ程度の直流電圧を印加し、数百グラムの荷重
を印加することによって行われる。ガラス基板３２側に
下ヒータ電極３６を設け、０Ｖ電位に維持する。一方、
センサ基板３１側に陽極ピン３７を設け、４００〜１０
００Ｖ程度の直流電圧を印加する。
接合は、約３００〜５００℃の真空又は窒素雰囲気中
で、ガラス基板３２とセンサ基板３１との間に４００〜
１０００Ｖ程度の直流電圧を印加し、数百グラムの荷重
を印加することによって行われる。ガラス基板３２側に
下ヒータ電極３６を設け、０Ｖ電位に維持する。一方、
センサ基板３１側に陽極ピン３７を設け、４００〜１０
００Ｖ程度の直流電圧を印加する。
【０００５】
【発明が解決しようとする課題】上記のような陽極接合
によってセンサ基板３１とガラス基板３２とを接合する
方法では、台座ガラスとなるガラス基板３２の熱膨張係
数とセンサ基板（シリコンウェハ）３１の熱膨張係数と
のわずかな相違に起因する問題があった。すなわち、接
合されたセンサ基板３１とガラス基板３２とをダイシン
グによって切り分けてできたセンサチップ２１と台座ガ
ラス２２からなるセンサ本体には、上記の熱膨張係数の
違いに起因する応力が内在しているために、センサ本体
がオフセット電圧を有する。また、出力スパンの温度特
性の変動も無視できない。
によってセンサ基板３１とガラス基板３２とを接合する
方法では、台座ガラスとなるガラス基板３２の熱膨張係
数とセンサ基板（シリコンウェハ）３１の熱膨張係数と
のわずかな相違に起因する問題があった。すなわち、接
合されたセンサ基板３１とガラス基板３２とをダイシン
グによって切り分けてできたセンサチップ２１と台座ガ
ラス２２からなるセンサ本体には、上記の熱膨張係数の
違いに起因する応力が内在しているために、センサ本体
がオフセット電圧を有する。また、出力スパンの温度特
性の変動も無視できない。
【０００６】そこで、台座ガラスに代えて、センサ基板
３１と同じ材質のシリコンウェハで台座を形成すること
が考えられる。この場合、センサ基板３１と台座となる
シリコン基板（以下、台座基板という）を接合する方法
として、Ａｕ−Ｓｉ共晶結合による方法がある。
３１と同じ材質のシリコンウェハで台座を形成すること
が考えられる。この場合、センサ基板３１と台座となる
シリコン基板（以下、台座基板という）を接合する方法
として、Ａｕ−Ｓｉ共晶結合による方法がある。
【０００７】図８は、Ａｕ−Ｓｉ共晶結合によるセンサ
基板３１と台座基板４１との接合を示している。まず、
センサ基板３１の接合面にスパッタリング又は蒸着によ
ってＡｕ層４２を数μｍの厚さに形成する。この後、Ａ
ｕ−Ｓｉ共晶温度３６３℃より高い温度（約４００℃）
の雰囲気中でセンサ基板３１のＡｕ層４２と台座基板４
１の接合面とを重ねて数ｋｇ／ｃｍ2から数十ｋｇ／ｃ
ｍ2の加重を印加することにより、Ａｕ−Ｓｉ共晶結合
を形成する。
基板３１と台座基板４１との接合を示している。まず、
センサ基板３１の接合面にスパッタリング又は蒸着によ
ってＡｕ層４２を数μｍの厚さに形成する。この後、Ａ
ｕ−Ｓｉ共晶温度３６３℃より高い温度（約４００℃）
の雰囲気中でセンサ基板３１のＡｕ層４２と台座基板４
１の接合面とを重ねて数ｋｇ／ｃｍ2から数十ｋｇ／ｃ
ｍ2の加重を印加することにより、Ａｕ−Ｓｉ共晶結合
を形成する。
【０００８】このように、センサ基板３１と同じ材質の
シリコンウェハで台座を形成すれば、従来のようにガラ
スで台座を形成する場合の熱膨張係数の違いに起因する
問題は解消される。
シリコンウェハで台座を形成すれば、従来のようにガラ
スで台座を形成する場合の熱膨張係数の違いに起因する
問題は解消される。
【０００９】しかしながら、Ａｕ−Ｓｉ共晶結合の場
合、図８中に矢印で示すように、Ａｕ層４２中のＡｕ原
子がセンサ基板３１及び台座基板４１のシリコンバルク
内部へ拡散し、その結果、接合面にボイドが発生すると
いった別の問題がある。接合面にボイドが発生すると、
接合強度が弱くなり接合界面での剥離が生ずるおそれが
ある。
合、図８中に矢印で示すように、Ａｕ層４２中のＡｕ原
子がセンサ基板３１及び台座基板４１のシリコンバルク
内部へ拡散し、その結果、接合面にボイドが発生すると
いった別の問題がある。接合面にボイドが発生すると、
接合強度が弱くなり接合界面での剥離が生ずるおそれが
ある。
【００１０】本発明は上記のような問題を解決し、圧力
センサにおいてセンサ基板と同じ材質のシリコンウェハ
で台座を形成する場合のように、シリコン基板同士を接
合する際に、接合面におけるボイドの発生を抑え、接合
界面での剥離等のおそれがないシリコンウェハの接合方
法を提供することを目的とする。
センサにおいてセンサ基板と同じ材質のシリコンウェハ
で台座を形成する場合のように、シリコン基板同士を接
合する際に、接合面におけるボイドの発生を抑え、接合
界面での剥離等のおそれがないシリコンウェハの接合方
法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明によるシリコンウ
ェハの接合方法は、回路素子が形成された第１のシリコ
ン基板と、台座となる第２のシリコン基板とを重ね合わ
せて接合する際に、第１のシリコン基板にＡｕの拡散を
防止する拡散防止層をＮｉ，Ｃｒ，Ｗ，Ａｌの少なくと
もいずれか１つを含む金属薄膜で形成し、その上にＡｕ
層を形成し、第２のシリコン基板にＳｎ層を形成し、第
１のシリコン基板のＡｕ層と第２のシリコン基板のＳｎ
層とを重ね、所定荷重及び所定温度（好ましくは３００
℃から４００℃）を加えて両シリコン基板を合金接合す
ることを特徴とする。
ェハの接合方法は、回路素子が形成された第１のシリコ
ン基板と、台座となる第２のシリコン基板とを重ね合わ
せて接合する際に、第１のシリコン基板にＡｕの拡散を
防止する拡散防止層をＮｉ，Ｃｒ，Ｗ，Ａｌの少なくと
もいずれか１つを含む金属薄膜で形成し、その上にＡｕ
層を形成し、第２のシリコン基板にＳｎ層を形成し、第
１のシリコン基板のＡｕ層と第２のシリコン基板のＳｎ
層とを重ね、所定荷重及び所定温度（好ましくは３００
℃から４００℃）を加えて両シリコン基板を合金接合す
ることを特徴とする。
【００１２】上記のような接合方法によれば、第１のシ
リコン基板と第２のシリコン基板とがＡｕ−Ｓｎ合金接
合によって接合される際に、Ａｕ層中のＡｕ原子の第１
のシリコン基板の内部への拡散は拡散防止層によって抑
制され、第２のシリコン基板の内部への拡散はＳｎ層に
よって抑制される。その結果、接合面におけるボイドの
発生が抑えられ、強固な接合が実現する。
リコン基板と第２のシリコン基板とがＡｕ−Ｓｎ合金接
合によって接合される際に、Ａｕ層中のＡｕ原子の第１
のシリコン基板の内部への拡散は拡散防止層によって抑
制され、第２のシリコン基板の内部への拡散はＳｎ層に
よって抑制される。その結果、接合面におけるボイドの
発生が抑えられ、強固な接合が実現する。
【００１３】また、請求項２の接合方法は、第１のシリ
コン基板にＡｕ−２０％Ｓｎ層を形成し、第２のシリコ
ン基板にＮｉ層を形成し、その上にＡｇ層を形成し、前
記第１のシリコン基板のＡｕ−２０％Ｓｎ層と第２のシ
リコン基板のＡｇ層とを重ね、所定の荷重及び温度（好
ましくは３００℃から４００℃）を加えて両シリコン基
板を合金接合することを特徴とする。この場合は、第１
のシリコン基板のＡｕ−２０％Ｓｎ層中のＡｇと第２の
シリコン基板のＡｇ層中のＡｇとが、いずれも速い拡散
速度で相互に熱拡散し、混じり合うことによって両基板
が接合される。そして、第２のシリコン基板のＮｉ層
は、Ａｇの拡散防止層として働く。
コン基板にＡｕ−２０％Ｓｎ層を形成し、第２のシリコ
ン基板にＮｉ層を形成し、その上にＡｇ層を形成し、前
記第１のシリコン基板のＡｕ−２０％Ｓｎ層と第２のシ
リコン基板のＡｇ層とを重ね、所定の荷重及び温度（好
ましくは３００℃から４００℃）を加えて両シリコン基
板を合金接合することを特徴とする。この場合は、第１
のシリコン基板のＡｕ−２０％Ｓｎ層中のＡｇと第２の
シリコン基板のＡｇ層中のＡｇとが、いずれも速い拡散
速度で相互に熱拡散し、混じり合うことによって両基板
が接合される。そして、第２のシリコン基板のＮｉ層
は、Ａｇの拡散防止層として働く。
【００１４】また、請求項３の接合方法は、第１のシリ
コン基板にＳｎ層を形成し、第２のシリコン基板にＩｎ
層を形成し、前記第１のシリコン基板のＳｎ層と第２の
シリコン基板のＩｎ層とを重ね、所定の荷重及び温度
（１５０℃から２５０℃）を加えて両シリコン基板を合
金接合することを特徴とする。この場合は、第１のシリ
コン基板と第２のシリコン基板とがＳｎ−Ｉｎ合金接合
によって接合される。ＩｎはＡｕやＡｇに比べて拡散速
度が遅い上に、接合温度を低く設定できる（Ａｕ，Ａｇ
の場合の３００〜４００℃に対して、１５０〜２５０℃
で可）。したがって、特に拡散防止層を用いることな
く、シリコン基板中への拡散が抑えられ、従来のような
問題は発生しにくくなる。
コン基板にＳｎ層を形成し、第２のシリコン基板にＩｎ
層を形成し、前記第１のシリコン基板のＳｎ層と第２の
シリコン基板のＩｎ層とを重ね、所定の荷重及び温度
（１５０℃から２５０℃）を加えて両シリコン基板を合
金接合することを特徴とする。この場合は、第１のシリ
コン基板と第２のシリコン基板とがＳｎ−Ｉｎ合金接合
によって接合される。ＩｎはＡｕやＡｇに比べて拡散速
度が遅い上に、接合温度を低く設定できる（Ａｕ，Ａｇ
の場合の３００〜４００℃に対して、１５０〜２５０℃
で可）。したがって、特に拡散防止層を用いることな
く、シリコン基板中への拡散が抑えられ、従来のような
問題は発生しにくくなる。
【００１５】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
の実施形態を説明する。
【００１６】図１から図３は、本発明の第１の実施形態
に係るシリコンウェハの接合方法をピエゾ抵抗型半導体
圧力センサの製造プロセスに適用した例を示している。
に係るシリコンウェハの接合方法をピエゾ抵抗型半導体
圧力センサの製造プロセスに適用した例を示している。
【００１７】図１は本実施形態におけるセンサ基板１の
断面を示している。センサ基板１の肉薄部（ダイヤフラ
ム部）２には歪みを電気信号に変換するピエゾ抵抗素子
３が埋め込まれている。図２に示す台座基板１１との接
合面となる部分（肉厚部）には、Ａｕ原子の拡散を防止
する拡散防止層（バリア層）４が形成され、この拡散防
止層４の上にＡｕ層５がスパッタリング又は蒸着により
数千オングストロームから数μｍの厚さになるように形
成されている。拡散防止層４は、Ｎｉ，Ｃｒ，Ｗ，Ａ
ｌ，Ｍｏ等の金属薄膜であり、スパッタリングにより数
千オングストロームから約１μｍの厚さになるように形
成されている。Ａｕ層５は、メッキによって更にその厚
さを増加してもよい。実際のプロセスでは通常、センサ
基板１の全体に拡散防止層４及びＡｕ層５を形成した
後、レジスト付与、ドライエッチング、レジスト除去等
の作業を行って、これら拡散防止層４及びＡｕ層５を部
分的に除去し、その後ＫＯＨ水溶液、ＴＭＡＨ液（tetr
a methyl ammonium hydro oxide solution）等でセンサ
基板１をケミカルエッチングして、ダイヤフラム部２を
形成する。その他、サンドブラスト法、リフトオフ法等
の種々の公知のプロセスを使用することができる。
断面を示している。センサ基板１の肉薄部（ダイヤフラ
ム部）２には歪みを電気信号に変換するピエゾ抵抗素子
３が埋め込まれている。図２に示す台座基板１１との接
合面となる部分（肉厚部）には、Ａｕ原子の拡散を防止
する拡散防止層（バリア層）４が形成され、この拡散防
止層４の上にＡｕ層５がスパッタリング又は蒸着により
数千オングストロームから数μｍの厚さになるように形
成されている。拡散防止層４は、Ｎｉ，Ｃｒ，Ｗ，Ａ
ｌ，Ｍｏ等の金属薄膜であり、スパッタリングにより数
千オングストロームから約１μｍの厚さになるように形
成されている。Ａｕ層５は、メッキによって更にその厚
さを増加してもよい。実際のプロセスでは通常、センサ
基板１の全体に拡散防止層４及びＡｕ層５を形成した
後、レジスト付与、ドライエッチング、レジスト除去等
の作業を行って、これら拡散防止層４及びＡｕ層５を部
分的に除去し、その後ＫＯＨ水溶液、ＴＭＡＨ液（tetr
a methyl ammonium hydro oxide solution）等でセンサ
基板１をケミカルエッチングして、ダイヤフラム部２を
形成する。その他、サンドブラスト法、リフトオフ法等
の種々の公知のプロセスを使用することができる。
【００１８】図２は、本実施形態における台座基板１１
の断面を示している。台座基板１１には、各センサの台
座に１個ずつ対応するように、貫通孔１２が所定のピッ
チで形成されている。貫通孔１２は、図１のセンサ基板
１と接合した状態で、流体の圧力をセンサのダイヤフラ
ム部２に導入する働きを有する。貫通孔１２は、超音波
ホーン加工、サンドブラスト、ケミカルエッチング等の
方法によって形成することができる。
の断面を示している。台座基板１１には、各センサの台
座に１個ずつ対応するように、貫通孔１２が所定のピッ
チで形成されている。貫通孔１２は、図１のセンサ基板
１と接合した状態で、流体の圧力をセンサのダイヤフラ
ム部２に導入する働きを有する。貫通孔１２は、超音波
ホーン加工、サンドブラスト、ケミカルエッチング等の
方法によって形成することができる。
【００１９】台座基板１１の表面には、貫通孔１２の部
分を除いて、Ｓｎ層１３がスパッタリングにより数千オ
ングストロームから約１μｍの厚さになるように形成さ
れている。実際のプロセスでは、例えば、台座基板１１
の全体にＳｎ層１３を形成した後、レジスト付与、ドラ
イエッチング、レジスト除去等の作業を行って、部分的
にＳｎ層１３を除去し、その後ＫＯＨ水溶液、ＴＭＡＨ
液等で台座基板１１をケミカルエッチングして、貫通孔
１２を形成することになる。また、逆に、まず台座基板
１１にケミカルエッチングで貫通孔１２を形成した後、
この貫通孔１２をワックスや柱状ピンを用いてマスク
（穴埋め）し、次いで、メタライズしてＳｎ層１３を、
貫通孔１２の部分を除いた部分に形成し、次いで貫通孔
１２をマスクしていたものを取り除くようにしてもよ
い。
分を除いて、Ｓｎ層１３がスパッタリングにより数千オ
ングストロームから約１μｍの厚さになるように形成さ
れている。実際のプロセスでは、例えば、台座基板１１
の全体にＳｎ層１３を形成した後、レジスト付与、ドラ
イエッチング、レジスト除去等の作業を行って、部分的
にＳｎ層１３を除去し、その後ＫＯＨ水溶液、ＴＭＡＨ
液等で台座基板１１をケミカルエッチングして、貫通孔
１２を形成することになる。また、逆に、まず台座基板
１１にケミカルエッチングで貫通孔１２を形成した後、
この貫通孔１２をワックスや柱状ピンを用いてマスク
（穴埋め）し、次いで、メタライズしてＳｎ層１３を、
貫通孔１２の部分を除いた部分に形成し、次いで貫通孔
１２をマスクしていたものを取り除くようにしてもよ
い。
【００２０】図３は、上記のようにして作製したセンサ
基板１と台座基板１１とを重ね合わせて接合した状態を
示す断面図である。センサ基板１のＡｕ層５と台座基板
１１のＳｎ層１３とを重ねる。この際、センサ基板１の
ダイヤフラム部２の中心部と台座基板１１の貫通孔１２
とがほぼ一致するように位置合わせが行われる。そし
て、Ａｕ−２０％Ｓｎ合金の融点２８０℃より高い温度
（約３００〜４００℃）の真空又は窒素ガス雰囲気中
で、センサ基板１と台座基板１１とが互いに押し合う方
向に数ｋｇ／ｃｍ2から数十ｋｇ／ｃｍ2の荷重を加え
る。この結果、接合界面にＡｕＳｎ、ＡｕＳｎ2、Ａｕ
Ｓｎ4の金属間化合物が形成され、これによってセンサ
基板１と台座基板１１とが互いに接合される。
基板１と台座基板１１とを重ね合わせて接合した状態を
示す断面図である。センサ基板１のＡｕ層５と台座基板
１１のＳｎ層１３とを重ねる。この際、センサ基板１の
ダイヤフラム部２の中心部と台座基板１１の貫通孔１２
とがほぼ一致するように位置合わせが行われる。そし
て、Ａｕ−２０％Ｓｎ合金の融点２８０℃より高い温度
（約３００〜４００℃）の真空又は窒素ガス雰囲気中
で、センサ基板１と台座基板１１とが互いに押し合う方
向に数ｋｇ／ｃｍ2から数十ｋｇ／ｃｍ2の荷重を加え
る。この結果、接合界面にＡｕＳｎ、ＡｕＳｎ2、Ａｕ
Ｓｎ4の金属間化合物が形成され、これによってセンサ
基板１と台座基板１１とが互いに接合される。
【００２１】この際、Ａｕ層５中のＡｕ原子がセンサ基
板１の内部へ拡散しようとするが、この拡散は、拡散防
止層（金属薄膜）４によって抑制される。また、Ａｕ原
子が接合面を介して台座基板１１中に拡散しようとする
動きは、台座基板１１の接合層であるＳｎ層１３によっ
て抑制される。また、Ａｕと異なり、Ｓｎ層１３中のＳ
ｎ自身は拡散速度が遅いので、台座基板１１中への拡散
はほとんど問題とならない。その結果、接合面における
ボイドの発生が抑えられ、強固な接合が実現する。
板１の内部へ拡散しようとするが、この拡散は、拡散防
止層（金属薄膜）４によって抑制される。また、Ａｕ原
子が接合面を介して台座基板１１中に拡散しようとする
動きは、台座基板１１の接合層であるＳｎ層１３によっ
て抑制される。また、Ａｕと異なり、Ｓｎ層１３中のＳ
ｎ自身は拡散速度が遅いので、台座基板１１中への拡散
はほとんど問題とならない。その結果、接合面における
ボイドの発生が抑えられ、強固な接合が実現する。
【００２２】図４は、第２の実施形態に係る接合方法を
示す断面図である。この実施形態では、センサ基板１に
は接合層としてＡｕ−２０％Ｓｎ層６をスパッタリング
により数千オングストロームから約１μｍの厚さになる
ように形成する。台座基板１１には、Ｎｉ層１４をスパ
ッタリングにより数千オングストロームから約１μｍの
厚さになるように形成し、その上にＡｇ層１５をスパッ
タリングにより数千オングストロームから約１μｍの厚
さになるように形成する。Ｎｉ層１４は、Ａｇ層１５中
のＡｇ原子が台座基板１１のＳｉ中に熱拡散するのを防
止する拡散防止層として機能する。
示す断面図である。この実施形態では、センサ基板１に
は接合層としてＡｕ−２０％Ｓｎ層６をスパッタリング
により数千オングストロームから約１μｍの厚さになる
ように形成する。台座基板１１には、Ｎｉ層１４をスパ
ッタリングにより数千オングストロームから約１μｍの
厚さになるように形成し、その上にＡｇ層１５をスパッ
タリングにより数千オングストロームから約１μｍの厚
さになるように形成する。Ｎｉ層１４は、Ａｇ層１５中
のＡｇ原子が台座基板１１のＳｉ中に熱拡散するのを防
止する拡散防止層として機能する。
【００２３】図４に示すように、センサ基板１のＡｕ−
２０％Ｓｎ層６と台座基板１１のＡｇ層１５とを重ね合
わせ、センサ基板１のダイヤフラム部２の中心部と台座
基板１１の貫通孔１２とがほぼ一致するように位置合わ
せを行う。そして、Ａｕ−２０％Ｓｎ合金の融点２８０
℃より高い温度（約３００〜４００℃）の真空又は窒素
ガス雰囲気中で、センサ基板１と台座基板１１とが互い
に押し合う方向に数ｋｇ／ｃｍ2から数十ｋｇ／ｃｍ2の
荷重を加える。Ａｇ層１５はＡｕ−２０％Ｓｎ層６と濡
れやすく、両者は容易に接合される。接合界面には、Ａ
ｇ6Ｓｎ、Ａｇ3Ｓｎの金属間化合物が形成されている。
この接合方法では、Ａｇ層１５中のＡｇ原子の台座基板
１１中への熱拡散がＮｉ層１４によって抑制されるの
で、接合面におけるボイドの発生が抑えられ、強固な接
合が実現する。すなわち、この場合のＮｉ層１４はＡｇ
の拡散防止層として作用する。
２０％Ｓｎ層６と台座基板１１のＡｇ層１５とを重ね合
わせ、センサ基板１のダイヤフラム部２の中心部と台座
基板１１の貫通孔１２とがほぼ一致するように位置合わ
せを行う。そして、Ａｕ−２０％Ｓｎ合金の融点２８０
℃より高い温度（約３００〜４００℃）の真空又は窒素
ガス雰囲気中で、センサ基板１と台座基板１１とが互い
に押し合う方向に数ｋｇ／ｃｍ2から数十ｋｇ／ｃｍ2の
荷重を加える。Ａｇ層１５はＡｕ−２０％Ｓｎ層６と濡
れやすく、両者は容易に接合される。接合界面には、Ａ
ｇ6Ｓｎ、Ａｇ3Ｓｎの金属間化合物が形成されている。
この接合方法では、Ａｇ層１５中のＡｇ原子の台座基板
１１中への熱拡散がＮｉ層１４によって抑制されるの
で、接合面におけるボイドの発生が抑えられ、強固な接
合が実現する。すなわち、この場合のＮｉ層１４はＡｇ
の拡散防止層として作用する。
【００２４】図５は、第３の実施形態に係る接合方法を
示す断面図である。この実施形態では、センサ基板１に
は接合層としてＳｎ層７をスパッタリングにより数千オ
ングストロームから約１μｍの厚さになるように形成す
る。台座基板１１には、接合層としてＩｎ層１６をスパ
ッタリングにより数千オングストロームから約１μｍの
厚さになるように形成する。
示す断面図である。この実施形態では、センサ基板１に
は接合層としてＳｎ層７をスパッタリングにより数千オ
ングストロームから約１μｍの厚さになるように形成す
る。台座基板１１には、接合層としてＩｎ層１６をスパ
ッタリングにより数千オングストロームから約１μｍの
厚さになるように形成する。
【００２５】図５に示すように、センサ基板１のＳｎ層
７と台座基板１１のＩｎ層１６とを重ね合わせ、センサ
基板１のダイヤフラム部２の中心部と台座基板１１の貫
通孔１２とがほぼ一致するように位置合わせを行う。そ
して、約１５０℃から２５０℃の真空又は窒素ガス雰囲
気中で、センサ基板１と台座基板１１とが互いに押し合
う方向に数ｋｇ／ｃｍ2から数十ｋｇ／ｃｍ2の荷重を加
える。この結果、両者が接合され、接合界面にはＩｎ2
Ｓｎ、Ｉｎ4Ｓｎの金属間化合物が形成される。
７と台座基板１１のＩｎ層１６とを重ね合わせ、センサ
基板１のダイヤフラム部２の中心部と台座基板１１の貫
通孔１２とがほぼ一致するように位置合わせを行う。そ
して、約１５０℃から２５０℃の真空又は窒素ガス雰囲
気中で、センサ基板１と台座基板１１とが互いに押し合
う方向に数ｋｇ／ｃｍ2から数十ｋｇ／ｃｍ2の荷重を加
える。この結果、両者が接合され、接合界面にはＩｎ2
Ｓｎ、Ｉｎ4Ｓｎの金属間化合物が形成される。
【００２６】Ｓｎ−５０％Ｉｎの共晶温度は１２５℃で
あるので、既述の実施形態より低い温度（約１５０℃か
ら２５０℃）で接合を実現することができる。また、Ｉ
ｎはＡｕやＡｇに比べて拡散速度が遅い。したがって、
特に拡散防止層を用いることなく、センサ基板１及び台
座基板１１への拡散によるボイドの発生が抑えられ、強
固な接合が実現する。
あるので、既述の実施形態より低い温度（約１５０℃か
ら２５０℃）で接合を実現することができる。また、Ｉ
ｎはＡｕやＡｇに比べて拡散速度が遅い。したがって、
特に拡散防止層を用いることなく、センサ基板１及び台
座基板１１への拡散によるボイドの発生が抑えられ、強
固な接合が実現する。
【００２７】なお、本発明によるシリコンウェハの接合
方法はピエゾ抵抗型半導体圧力センサの製造プロセスに
限らず、加速度センサやアクチュエータ等のマイクロマ
シンの製造プロセスにも広く適用することが可能であ
る。
方法はピエゾ抵抗型半導体圧力センサの製造プロセスに
限らず、加速度センサやアクチュエータ等のマイクロマ
シンの製造プロセスにも広く適用することが可能であ
る。
【００２８】
【発明の効果】以上に説明したように、本発明のシリコ
ンウェハの接合方法によれば、接合層として適切な金属
薄膜を形成し、必要に応じてその下に拡散防止層として
Ｎｉ等の金属薄膜を形成し、接合温度等の条件を適切に
選択することにより、接合層の金属原子がシリコンウェ
ハ中に拡散することを抑制することができる。その結
果、接合面におけるボイドの発生が抑えられ、強固な接
合が実現する。また、この接合方法を用いて半導体圧力
センサの台座部分をセンサ基板と同じ材質のシリコンウ
ェハで形成すれば、ガラスで台座部分を形成したときの
ような熱膨張係数の違いによる内部応力の発生を防ぎ、
センサの特性を向上することができる。
ンウェハの接合方法によれば、接合層として適切な金属
薄膜を形成し、必要に応じてその下に拡散防止層として
Ｎｉ等の金属薄膜を形成し、接合温度等の条件を適切に
選択することにより、接合層の金属原子がシリコンウェ
ハ中に拡散することを抑制することができる。その結
果、接合面におけるボイドの発生が抑えられ、強固な接
合が実現する。また、この接合方法を用いて半導体圧力
センサの台座部分をセンサ基板と同じ材質のシリコンウ
ェハで形成すれば、ガラスで台座部分を形成したときの
ような熱膨張係数の違いによる内部応力の発生を防ぎ、
センサの特性を向上することができる。
【図１】本発明の第１の実施形態に係る接合方法を用い
て製造するピエゾ抵抗型半導体圧力センサにおけるセン
サ基板の断面図である。
て製造するピエゾ抵抗型半導体圧力センサにおけるセン
サ基板の断面図である。
【図２】本発明の第１の実施形態に係る接合方法を用い
て製造するピエゾ抵抗型半導体圧力センサにおける台座
基板の断面図である。
て製造するピエゾ抵抗型半導体圧力センサにおける台座
基板の断面図である。
【図３】センサ基板と台座基板とを重ね合わせて接合し
た状態を示す断面図である。
た状態を示す断面図である。
【図４】本発明の第２の実施形態に係る接合方法を用い
て製造するピエゾ抵抗型半導体圧力センサのセンサ基板
と台座基板とを重ね合わせて接合した状態を示す断面図
である。
て製造するピエゾ抵抗型半導体圧力センサのセンサ基板
と台座基板とを重ね合わせて接合した状態を示す断面図
である。
【図５】本発明の第３の実施形態に係る接合方法を用い
て製造するピエゾ抵抗型半導体圧力センサのセンサ基板
と台座基板とを重ね合わせて接合した状態を示す断面図
である。
て製造するピエゾ抵抗型半導体圧力センサのセンサ基板
と台座基板とを重ね合わせて接合した状態を示す断面図
である。
【図６】従来のピエゾ抵抗型半導体圧力センサの断面図
である。
である。
【図７】従来のセンサチップと台座ガラスからなるセン
サ本体の製造プロセスの一例を示す断面図である。
サ本体の製造プロセスの一例を示す断面図である。
【図８】センサ本体の製造プロセスの別の例（比較例）
を示す断面図である。
を示す断面図である。
１ センサ基板(第１のシリコン基板) ２ 肉薄部（ダイヤフラム部） ３ ピエゾ抵抗素子 ４ 拡散防止層 ５ Ａｕ層 ６ Ａｕ−２０％Ｓｎ層 ７，１３ Ｓｎ層 １１ 台座基板(第２のシリコン基板) １２ 貫通孔 １４ Ｎｉ層 １５ Ａｇ層 １６ Ｉｎ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 41/08 Ｈ０１Ｌ 41/08 Ｚ (72)発明者 片岡 万士 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 2F055 AA40 BB20 CC02 DD05 EE14 FF01 FF49 GG01 GG13 5F047 AA00 BA41 BB16 BB18 BC01 BC02 CA00 CB03
Claims (3)
- 【請求項１】回路素子が形成された第１のシリコン基板
と、台座となる第２のシリコン基板とを重ね合わせて接
合するシリコンウェハの接合方法であって、 前記第１のシリコン基板にＡｕの拡散を防止する拡散防
止層をＮｉ，Ｃｒ，Ｗ，Ａｌの少なくともいずれか１つ
を含む金属薄膜で形成し、その上にＡｕ層を形成し、 前記第２のシリコン基板にＳｎ層を形成し、 前記第１のシリコン基板のＡｕ層と前記第２のシリコン
基板のＳｎ層とを重ね、所定荷重及び所定温度を加えて
両シリコン基板を合金接合することを特徴とするシリコ
ンウェハの接合方法。 - 【請求項２】回路素子が形成された第１のシリコン基板
と、台座となる第２のシリコン基板とを重ね合わせて接
合するシリコンウェハの接合方法であって、 前記第１のシリコン基板にＡｕ−２０％Ｓｎ層を形成
し、 前記第２のシリコン基板にＮｉ層を形成し、その上にＡ
ｇ層を形成し、 前記第１のシリコン基板のＡｕ−２０％Ｓｎ層と第２の
シリコン基板のＡｇ層とを重ね、所定の荷重及び温度を
加えて両シリコン基板を合金接合することを特徴とする
シリコンウェハの接合方法。 - 【請求項３】回路素子が形成された第１のシリコン基板
と、台座となる第２のシリコン基板とを重ね合わせて接
合するシリコンウェハの接合方法であって、 前記第１のシリコン基板にＳｎ層を形成し、 前記第２のシリコン基板にＩｎ層を形成し、 前記第１のシリコン基板のＳｎ層と第２のシリコン基板
のＩｎ層とを重ね、所定の荷重及び温度を加えて両シリ
コン基板を合金接合することを特徴とするシリコンウェ
ハの接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33548099A JP3870637B2 (ja) | 1999-11-26 | 1999-11-26 | シリコンウェハの接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33548099A JP3870637B2 (ja) | 1999-11-26 | 1999-11-26 | シリコンウェハの接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001155977A true JP2001155977A (ja) | 2001-06-08 |
| JP3870637B2 JP3870637B2 (ja) | 2007-01-24 |
Family
ID=18289051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33548099A Expired - Fee Related JP3870637B2 (ja) | 1999-11-26 | 1999-11-26 | シリコンウェハの接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3870637B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005227282A (ja) * | 2004-02-09 | 2005-08-25 | Robert Bosch Gmbh | 圧力を表す値を検出するためのマイクロメカニックセンサの製作法及び圧力を表す値を検出するためのマイクロメカニックセンサ |
| JP2006258528A (ja) * | 2005-03-16 | 2006-09-28 | Dainippon Printing Co Ltd | 加速度センサおよびその製造方法 |
| JP2015227900A (ja) * | 2013-08-01 | 2015-12-17 | 浜松ホトニクス株式会社 | ミラー駆動装置 |
-
1999
- 1999-11-26 JP JP33548099A patent/JP3870637B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005227282A (ja) * | 2004-02-09 | 2005-08-25 | Robert Bosch Gmbh | 圧力を表す値を検出するためのマイクロメカニックセンサの製作法及び圧力を表す値を検出するためのマイクロメカニックセンサ |
| JP2006258528A (ja) * | 2005-03-16 | 2006-09-28 | Dainippon Printing Co Ltd | 加速度センサおよびその製造方法 |
| JP4570993B2 (ja) * | 2005-03-16 | 2010-10-27 | 大日本印刷株式会社 | 加速度センサおよびその製造方法 |
| JP2015227900A (ja) * | 2013-08-01 | 2015-12-17 | 浜松ホトニクス株式会社 | ミラー駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3870637B2 (ja) | 2007-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wolffenbuttel et al. | Low-temperature silicon wafer-to-wafer bonding using gold at eutectic temperature | |
| US7419853B2 (en) | Method of fabrication for chip scale package for a micro component | |
| KR100386520B1 (ko) | 회로 장치의 제조 방법 및 회로 장치 | |
| JP2004177343A (ja) | 圧力センサ | |
| JP2010531435A (ja) | マイクロメカニカル素子およびマイクロメカニカル素子の製造方法 | |
| JP2018157159A (ja) | パッケージ及びパッケージの製造方法 | |
| CN105810595A (zh) | 用于处理产品衬底的方法、粘结的衬底系统以及临时粘合剂 | |
| US11130674B2 (en) | Integrated package structure for MEMS element and ASIC chip and method for manufacturing the same | |
| JP2007017199A (ja) | チップスケールパッケージおよびその製造方法 | |
| JP2009241164A (ja) | 半導体センサー装置およびその製造方法 | |
| JP2010019693A (ja) | 加速度センサー装置 | |
| JP4542885B2 (ja) | 加速度センサ及びその製造方法 | |
| JP3870637B2 (ja) | シリコンウェハの接合方法 | |
| JPH05200539A (ja) | 半導体基板接合方法 | |
| JP2001155976A (ja) | シリコンウェハの接合方法 | |
| JP2001150398A (ja) | シリコンウェハの接合方法 | |
| JP4964505B2 (ja) | 半導体装置およびその製造方法、並びに電子部品 | |
| JPH09116173A (ja) | 半導体センサおよびその製造方法 | |
| JP2000180282A (ja) | 半導体圧力センサ | |
| JPH04317313A (ja) | シリコン半導体素子を接合するための方法 | |
| JP3375533B2 (ja) | 半導体圧力変換器 | |
| JPH0566979B2 (ja) | ||
| JP2000241274A (ja) | 半導体圧力センサの部品、半導体圧力センサおよびその製造方法 | |
| US20080164598A1 (en) | Semiconductor module | |
| JP2018066683A (ja) | 半導体センサおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |