CN105810595A - 用于处理产品衬底的方法、粘结的衬底系统以及临时粘合剂 - Google Patents

用于处理产品衬底的方法、粘结的衬底系统以及临时粘合剂 Download PDF

Info

Publication number
CN105810595A
CN105810595A CN201610042137.2A CN201610042137A CN105810595A CN 105810595 A CN105810595 A CN 105810595A CN 201610042137 A CN201610042137 A CN 201610042137A CN 105810595 A CN105810595 A CN 105810595A
Authority
CN
China
Prior art keywords
product substrate
intermediate layer
supporting body
structurized
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610042137.2A
Other languages
English (en)
Other versions
CN105810595B (zh
Inventor
M·鲍尔
H·德普克
D·迈尔
G·迈尔-贝格
D·波尔沃尔
T·施密特
C·冯韦希特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105810595A publication Critical patent/CN105810595A/zh
Application granted granted Critical
Publication of CN105810595B publication Critical patent/CN105810595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/027—Thermal properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product

Abstract

一种用于处理产品衬底的方法包括将承载体粘结至产品衬底。将永久性粘合剂的层施加到承载体的表面上。提供结构化的中间层。所施加的永久性粘合剂将承载体粘结至产品衬底。结构化的中间层布置在产品衬底与承载体之间。结构化的中间层的表面和永久性粘合剂的表面与产品衬底的表面直接接触。结构化的中间层减小产品衬底与承载体之间的粘合强度。

Description

用于处理产品衬底的方法、粘结的衬底系统以及临时粘合剂
技术领域
本发明涉及一种用于处理产品衬底的方法，该方法包括将承载体粘结至产品衬底。本发明还涉及一种粘结的(bonded)衬底系统，该粘结的衬底系统包括承载体和产品衬底。本发明还涉及一种临时粘合剂。
背景技术
由于晶片的易碎性，在加工步骤期间处理晶片是困难的。另一种困难是晶片、尤其重构晶片易遭受翘曲(warpage)的事实。
临时粘结至晶片的承载体可以增强处理期间的稳定性并且可以使翘曲的晶片变直。承载体可以在执行所有必需的加工步骤之后从晶片脱粘(debond)。为了将临时承载体临时粘结至晶片，可以使用临时粘合剂。
例如呈粘合剂膜形式的临时粘合剂经常用在半导体工业中。在本申请的范畴中，临时粘合剂是旨在将两个部件仅仅临时地粘结在一起的粘合剂。已知的临时粘合剂可以在从约室温(20℃)开始至约180℃、200℃或有时至约250℃的温度范围内有效。通常而言，仅仅在较短的时间段期间支持较高的温度而不发生脱粘。此外，如果机械力作用到粘合剂层上，那么即使较低的温度、即低于180℃的温度也可能导致脱粘。两种不同的机制用于临时粘合剂。临时粘合剂具有允许容易地机械脱粘的低粘附力(adhesiveforce)，或者它们允许它们的粘附力的受控制的破坏。这两种机制也可以进行组合。已知的破坏机制例如包括：化学溶解临时粘合剂、通过温度高于所配属的温度范围的热或通过辐射来破坏/减小粘附力。
临时粘合剂可能具有以下缺点：在加工晶片期间所承受的条件可以使临时粘合剂的粘附力失效或至少严重地减小粘附力。低的粘附力可能不足以在所有加工步骤期间使翘曲的晶片变直和/或不足以牢固地保持晶片。由于这些原因和其它原因，存在对本发明的需求。
附图说明
包括附图以提供对实施例的进一步理解并且所述附图并入本说明书并且构成本说明书的一部分。附图图示示例并且与说明书一起用来解释实施例的原理。将容易理解其它实施例以及实施例的预期优点，因为它们通过参考下述详细说明变得更好理解。
图1示意性图示产品衬底。
图2示意性图示承载体。
图3示意性图示具有所施加的永久性粘合剂层的承载体。
图4示意性图示具有结构化的中间层的产品衬底。
图5示意性图示粘结至图4的产品衬底从而形成粘结的衬底系统的图3的承载体。
图6示意性图示可能的产品衬底的俯视图。
图7示意性图示图6的产品衬底的仰视图。
图8以剖视图示意性图示在其他加工步骤之后图5的粘结的衬底系统。
图9以剖视图示意性图示如在图8中所示的粘结的衬底系统，其具有可能的切割线。
图10示意性图示在与承载体分离之后如在图9中所示的粘结的衬底系统的产品衬底。
图11以俯视图示意性图示另一种可能的承载体。
图12以仰视图示意性图示图11的承载体的放大部分，其具有可能的结构化的中间层。
图13以仰视图示意性图示图11的承载体的放大部分，其具有另一种可能的结构化的中间层。
图14以仰视图示意性图示图11的承载体的放大部分，其具有另一种可能的结构化的中间层。
图15以仰视图示意性图示图11的承载体的放大部分，其具有另一种可能的结构化的中间层。
图16以剖视图示意性图示具有所施加的永久性粘合剂层的承载体。
图17以剖视图示意性图示永久性粘合剂的选择性改性或失效。
图18以剖视图示意性图示粘结的衬底系统，该衬底系统包括图17的承载体和产品衬底。
图19示意性图示在已经执行切割步骤之后图18的粘结的衬底系统。
图20图示具有所包含的填充物颗粒的粘合剂层对于不同温度的特性。
图21图示在释放温度下对于包括填充物材料层的粘合剂层而言粘合剂界面处的特性。
图22图示在释放温度下对于包括填充物材料层的粘合剂层而言粘合剂界面处的另一特性。
图23示出一个曲线图，该曲线图图示铁镍合金的膨胀系数α随着合金中镍的百分比的变化。
图24示出一个曲线图，该曲线图图示包含36％的镍的铁镍合金的膨胀系数α以及热膨胀与温度的关系。
图25示意性图示用于形成重构晶片的模制工具，其处于开放状态。
图26示意性图示图25的模制工具，其处于闭合状态。
图27示意性图示根据图25和26形成的重构晶片，该重构晶片包括模制在重构晶片中的承载体。
图28示意性图示通过胶点或焊料点固定至承载体的产品衬底。
图29示意性图示图28的产品衬底与承载体的分离。
具体实施方式
在以下详细说明中参考了图示可以实践本发明的具体方面的附图。就此而言，关于所描述的附图的定向使用诸如“顶”、“底”、“前”、“后”等方向术语。所述方向术语用于阐述目的并且绝非限制性的。
所总结的各个方面可以以各种形式实现。以下说明通过图示的方式示出可以实践这些方面的各种组合和配置。可以理解的是，所描述的方面和/或示例仅仅是示例，并且可以使用其它方面和/或示例，并且可以做出结构性改型或功能性改型而不脱离本发明的构思。因此，以下详细说明没有形成限制，并且本发明的构思由所附权利要求限定。此外，尽管可以关于多种实现中的仅仅一种公开示例的特定特征或方面，但这样的特征方面可以与其它实现的一个或多个其它特征或方面进行组合，因为这对于任何给定或特定的应用是期待的并且有利的。
可以理解的是，出于简化且易于理解的目的，可以以相对于彼此的特定尺寸图示在此示出的特征和/或元件和/或层。特征和/或元件和/或层的实际尺寸可以与在此图示的不同。
就术语“包含”、“具有”、“带有”或这些术语的其它变形在详细说明或权利要求中使用而言，这些术语旨在以类似于术语“包括”的方式进行理解。术语“示例性”也仅仅意味着“示例”而非“最好”或“最佳”。
在此描述一种用于处理产品衬底的方法和一种粘结的衬底系统。结合所描述的方法的评论也适用于相应的粘结的衬底系统，反之亦然。例如，当描述了产品衬底或承载体的具体部件或材料时，用于处理产品衬底的相应方法可以包括相同类型的产品衬底或用于产品衬底的相同材料以及相同类型的承载体或用于承载体的相同类型的材料，即使这样的动作没有明确描述或在附图中图示。如果在技术上是可能的，则所描述的方法的动作顺序可以改变。至少部分同时地执行方法的至少两个动作。一般而言，除非特别说明，否则在此所描述的各种示例性方面的特征可以彼此组合。
根据本发明的产品衬底可以包括两个或更多个半导体芯片。例如，产品衬底可以是半导体晶片或可以包括半导体晶片，在所述半导体晶片中通过已知工艺——如掺杂、注入、沉积、蚀刻、涂覆，金属化等形成半导体芯片。半导体晶片可以是任意半导体材料，如硅(Si)、砷化镓(GaA)、砷化铟(InP)等。
产品衬底也可以是重构晶片或包括重构晶片。在重构晶片中，分割的半导体芯片嵌入在模制化合物(moldcompound)中。重构晶片的一个示例是嵌入式晶片级球栅阵列(eWLB)。重构晶片可以包括可以彼此类似的或可以不同的半导体芯片。重构晶片中的两个或更多个芯片然后可以组合成一个半导体装置。
产品衬底也可以是叠层式衬底或电路板。叠层式衬底可以在使用预浸材料的情况下形成。预浸材料可以包括诸如环氧树脂的基质材料中的预浸渍复合纤维。半导体芯片可以嵌入预浸材料中。
根据本发明的承载体材料可以在它的热膨胀系数(CTE)或简称膨胀系数方面适于产品衬底。承载体材料可以选择成刚性材料。承载体的厚度可以选择成根据承载体材料提供足够的或期待的刚度。根据本发明的承载体可以是或可以包括塑料盘或板。根据本发明的承载体可以是或可以包括金属，尤其是贱金属(basemetal)、玻璃或陶瓷板。承载体可以由铁镍合金制成或可以包括铁镍合金。承载体衬底可以由含有约36％的镍的铁镍合金制成或可以包括含有约36％的镍的铁镍合金，所述含有约36％的镍的铁镍合金也称作殷钢。承载体衬底也可以由含有约42％的镍的铁镍合金制成或可以包括含有约42％的镍的铁镍合金，所述含有约42％的镍的铁镍合金也称作合金42并且通常用作引线框架材料。根据本发明的承载体可以是或可以包括任意其它合适材料，即提供足够刚度、在其CTE方面适于待处理的产品衬底并且耐受在粘结至承载体时所执行的产品衬底加工期间所使用的温度和化学物的材料。
产品衬底和承载体在它们的尺寸方面可以适于彼此。产品衬底和承载体可以都是圆形形式的。特别地，晶片和重构晶片可以是具有约8英寸至约12英寸(1英寸相应于2.54cm)的直径的圆形形式的。直径也可以更大或更小。产品衬底和承载体也可以都是矩形形式的。特别地，叠层式产品——诸如例如印刷板可以是矩形的。产品衬底和承载体也可以是不同形式的。产品衬底和承载体可以具有不同于矩形或圆形的任意其它形式。
根据本发明的永久性粘合剂可以是旨在将两个物体永久粘结在一起的粘合剂。特别地并且与临时粘合剂相反地，永久性粘合剂不像临时粘合剂那样具有通过热的、化学的或机械的手段被破坏的能力。永久性粘合剂可以提供不允许容易地机械脱粘的高粘附力。例如，永久性粘合剂可以在半导体工业中用于将半导体芯片固定至引线框架或另一承载体，从而形成半导体装置。在这种情况下，承载体可以永久地固定至芯片。因此，永久性粘合剂可以设计成耐受半导体芯片或者半导体装置在封装、安装以及寿命周期期间所承受的环境条件。永久性粘合剂例如可以接受300℃以上的温度而不脱粘。永久性粘合剂例如可以接受高达400℃的温度而不脱粘。永久性粘合剂也可以耐受在封装、安装等期间所使用的化学物。永久性粘合剂可以是介电质或可以包括介电质。永久性粘合剂可以是聚合物体系或可以包括聚合物体系。永久性粘合剂的示例一般例如为环氧化物、聚酰亚胺、硅树脂、聚苯并噁唑(PBO)或热塑性塑料。
永久性粘合剂可以需要固化以粘结。固化可以意味着永久性粘合剂可以例如以液体形成施加并且在热或辐射下强化或硬化。在将两个待粘结的物体连接在一起之前永久性粘合剂的固化可以减小或甚至消除永久性粘合剂的粘附力。根据本发明的永久性粘合剂的层厚度可以直至100μm(微米)。
由永久性粘合剂提供的粘附力可以取决于被粘结的物体。粘附力可以取决于待粘结的物体的表面结构和/或取决于待粘结的材料。特定的永久性粘合剂设计用于特定的材料和的待粘结的表面。在以下附图中图示了一种用于处理产品衬底的方法。
根据本发明的结构化的中间层可以布置在待利用永久性粘合剂粘结的产品衬底与承载体之间。中间层可以被结构化成覆盖产品衬底的较小或较大百分比的表面，或者，换言之，使较大或较小百分比的产品衬底的表面暴露于永久性粘合剂。对于永久性粘合剂与产品衬底的表面之间的给定的粘附力，将承载体粘结至产品衬底的粘合力(bondingforce)取决于暴露于永久性粘合剂的产品衬底表面。暴露于永久性粘合剂的产品衬底表面越大，则产品衬底与承载体之间的粘合力就越大。
中间层材料可以选择成对永久性粘合剂产生与永久性粘合剂与产品衬底之间的粘附力相比低得多的粘附力。由此，暴露于永久性粘合剂的中间层的表面越大，则产品衬底与承载体之间的总体粘合力越小。此外，中间层的结构可以允许根据需要在产品衬底的表面上以具有较小粘合力的区域和具有较大粘附力的区域分配粘合力。
图1以剖视图图示根据本发明的产品衬底100。作为示例，该产品衬底100包括四个半导体芯片或电路102。在图1的示例中，半导体芯片102紧邻产品衬底100的上表面布置。半导体芯片102没有到达产品衬底100的下表面。产品衬底100可以是具有集成芯片的叠层式衬底。产品衬底100可能需要临时支撑以进行处理。产品衬底100是待处理的产品衬底。例如，产品衬底100可能易遭受翘曲。
图2示出根据本发明的承载体104。承载体104可以在它的尺寸和它的CTE方面适于产品衬底100。承载体104可以适于在处理和/或加工期间支撑产品衬底100。
图3示出具有所施加的永久性粘合剂106的层的图2的承载体104。该永久性粘合剂106还没有固化。永久性粘合剂106可以选择成在承载体104与产品衬底100之间产生高粘合力。永久性粘合剂106可以选择成以高粘附力粘附至产品衬底100以及粘附至承载体104。
图4示出图1的产品衬底100，该产品衬底100具有布置在所述产品衬底100的下表面上的中间层108。产品衬底100的下表面与在附近布置有芯片102的表面相反。中间层108可以在施加到产品衬底100上的同时结构化。结构化可以例如通过任意印刷工艺在使用掩模的情况下实现。印刷例如可以实施为丝网印刷工艺或模板印刷工艺。点涂工艺——如喷墨工艺也是可能的。
中间层106也可以未结构化地沉积到产品衬底100的下表面上并且可以然后结构化。中间层106可以通过任意已知的涂覆技术——诸如例如溅射、气相沉积、旋涂、喷射等施加至产品衬底100的下表面。然后例如通过施加掩模和蚀刻来实现结构化。结构化的其它方式也是可能的。中间层108的厚度可以是几百nm直至10μm(微米)或直至20μm(微米)。通过使中间层108结构化，使产品衬底100的下表面的一些部分暴露。
图5示出在使用永久性粘合剂106的情况下粘结至承载体104的产品衬底100和中间层108。图5示出根据本发明的粘结的衬底系统。如在图5中能够看到的，结构化的中间层108布置在产品衬底100与承载体104之间。当使承载体104与产品衬底100接触时，永久性粘合剂106仍然为液体形式并且中间层108进入永久性粘合剂106中。结构化的中间层108的表面和永久性粘合剂106的表面与产品衬底100的下表面直接接触。结构化的中间层108减小了产品衬底100与永久性粘合剂106直接接触的表面。结构化的中间层108减小了产品衬底100与承载体104之间的粘合强度。承载体104与产品衬底100之间没有形成或留有间隙或空腔。由于在产品衬底100与承载体104之间没有间隙或空腔，在后续的加工步骤中没有化学物可以进入两个衬底之间。此外，在进一步加工期间所承受的热循环不会由于在承载体104与产品衬底100之间可能形成的气泡而引起脱层。此外，这允许安全度过真空处理而不发生脱层。可以理解的是，一旦将产品衬底100和承载体104放在一起，永久性粘合剂就固化以硬化并且产生期待的粘附力。
在一个示例中，中间层108的材料选择成与永久性粘合剂106尽可能小地相互作用，导致在固化的永久性粘合剂106与中间层108之间产生非常小的粘附力。同时，永久性粘合剂106以高粘附力粘结至产品衬底100。永久性粘合剂106与产品衬底100之间的粘附力或第一粘附力远高于永久性粘合剂106与中间层108之间的第二粘附力。在一个示例中，中间层108可以是非粘性涂层。在一个示例中，中间层108可以包括商标为特氟龙(teflon)的聚四氟乙烯(PTFE)。在一个示例中，中间层108可以是金属或者更准确地是贵金属或贵重金属。中间层108的可能材料更普遍地还是氟化物。在一个示例中，产品衬底100可以是贱金属或涂层金属或氧化金属。在一个示例中，产品衬底100可以是玻璃或陶瓷。在一个示例中，产品衬底100可以具有粗糙表面或粗制表面。
图6以俯视图示出产品衬底100。示例性地，该产品衬底100包括四个电路102。产品衬底100可以是矩形形式的叠层式衬底。
图7示出图6的产品衬底100的示意性仰视图。根据该示例，中间层108被结构化成使产品衬底100的外部区域暴露。中间层108可以根据板100的翘曲行为而结构化。在未示出的一个示例中，中间层108还可以被结构化成暴露产品衬底100的呈框架形式的第二区域，该框架位于在图6中示出的暴露的外框架内。更普遍地，中间层108可以被结构化成暴露产品衬底100的表面的需要牢固地附接至承载体衬底104的多个区域以避免或至少减小翘曲。结构化的中间层108的表面越小，则产品衬底100的暴露的表面就越大并且承载体与产品衬底之间的永久性粘合剂106的粘合力也越大。换言之，结构化的中间层可以被结构化成允许永久性粘合剂的较大表面在较大翘曲的区域中接触产品衬底以及允许永久性粘合剂的较小表面在较小翘曲的区域中接触产品衬底。
图8以示意性侧视图或剖视图示出图5的粘结的衬底系统，该衬底系统包括布置在产品衬底108的顶部上的层110。所述层110可以包括多个不同的层并且例如包括再分布层，即互连或布线的层。层110在产品衬底100粘结至承载体104时在产品衬底100上实现其他加工步骤期间形成。在粘结的衬底系统上实现这些加工步骤具有下述优点：产品衬底没有变形、扭曲或弯曲而是具有平坦表面。例如，可以以高精确度在产品衬底100的整个表面上实施光刻步骤。优点还在于：粘结的衬底系统比单独的产品衬底更稳健，这利于处理。在加工步骤期间所承受的温度对于重构晶片或模制晶片可以高达350℃并且对于硅晶片可以高达450℃。
图9以示意性剖视图示出图8的粘结的衬底系统，其中，图9含有由虚线112表示的可能的切割线。虚线112没有延伸穿过承载体104。切割在承载体104之前停止，所述承载体104保持完好。需要记住的是，承载体104是允许在其他加工步骤期间处理产品衬底的临时承载体。没有切入承载体104允许承载体104的再次使用。承载体104旨在在已经实现多种工艺或多个加工步骤之后与产品衬底100分离。当沿着靠近结构化的中间层108但与其保持距离并且完全环绕(未示出)结构化的中间层108的线112切割时，完好的承载体将仍粘结至产品衬底但仅仅在非常小的表面上粘结至产品衬底。粘合力因此足够降低，使得能够通过机械手段使产品衬底100从承载体104脱离。在一个示例中，粘结的衬底系统是沿着切入中间层的锯切线切割的，使得在切割之后承载体104与产品衬底100之间没有残留粘合力或者至少仅仅通过给予中间层108的小的粘附力给出小的粘合力。
图10示出在与承载体104分离之后来自图9的产品衬底100。在机械分离之后，仅仅保留永久性粘合剂106的较少剩余部分。没有永久性粘合剂106保留在中间层108上，因为中间层108是非粘性的并且永久性粘合剂106与中间层108之间的粘附力非常低。现在能够实现磨削步骤或蚀刻工艺以去除中间层108以及永久性粘合剂106的剩余部分。在另外的示例中，这些剩余部分可以保留。
图11以俯视图示出根据另一示例的产品衬底200。该产品衬底200可以是半导体晶片或重构晶片。产品衬底200可以是圆形形式的并且可以包括多个集成电路芯片202。如在现有技术中已知的，芯片202可以并行地在晶片上加工并且可以随后沿着一些锯切线分割，这些锯切线中的两个由虚线212表示。芯片202可以是任何类型，它们可以彼此相同或不同。例如由于所使用的材料或由于相对于晶片直径的晶片厚度，例如在薄晶片的情况下，可以容易地断开晶片200。尤其对于重构晶片，产品衬底200也可以易遭受翘曲。重构晶片会出现翘曲，例如因为芯片的半导体材料与用于形成重构晶片的模制化合物之间的CTE不匹配。结构化的中间层可以施加至产品衬底200的背侧。上文对于中间层给出的所有细节适用于本示例并且不重复。晶片200的由形成方形的虚线220表示的小区域将在图12至15中用于解释中间层的可能的结构的其他细节。
图12以放大仰视图示出晶片200的如在图11中表示的方形区域220。在芯片202下方，在方形220内，施加结构化的中间层208。中间层208被结构化成覆盖晶片200的与芯片202相反的背表面的一些部分。可以理解的是，所示出的细节可适用于整个晶片。换言之，在每一个芯片202下方，中间层208布置在晶片200的背侧上。换言之，中间层208被结构化成沿着锯切线或切缝暴露晶片200的背侧。中间层208被结构化成基本上仅仅除锯切线以外接触产品衬底。如以上已经解释的，中间层208的材料选择成对于用于将晶片200粘结至承载体的永久性粘合剂具有低粘附力。
图13以放大仰视图示出晶片200的方形区域220(参见图11)，其包括结构化的中间层208的另一示例。再一次地，中间层208被结构化成在形成在晶片200的前侧上的芯片202下方覆盖晶片200的背侧。与参考图12所解释的示例相反地，位于芯片202下方的中间层表面通过横向于锯切线的连接带(webs)214互连。
图14示出用于晶片200的方形区域220的底侧(参见图11)的结构化的中间层208的另一示例。再一次地，中间层208被结构化成覆盖位于芯片202下方的背侧部。与参考图12所解释的示例不同地，在芯片下方形成的中间层矩形的角部被切除。需要记住的是，在粘结工艺中，永久性粘合剂将以大的粘附力粘附至产品衬底200的暴露的表面，即粘附至产品衬底的没有被中间层208覆盖的表面，并且将以低至零粘附力的小得多的粘附力粘附至中间层208。当分割芯片202时，在图14中表示的阴影区域230通过锯切晶片的切割刀片去除。在切除的角部中，晶片200的表面暴露并且以更大的粘附力粘附至永久性粘合剂。因此，芯片202在分割之后仍然附接至承载体。由于在切除的角部中暴露的表面非常小，粘合力低并且芯片能够通过机械手段与承载体分离。
图15示出用于晶片200的方形区域220的底侧(参见图11)的结构化的中间层208的另一示例。中间层208被结构化成通过一个更大的矩形覆盖紧邻彼此的两个芯片202的背侧。晶片200的更少表面暴露。更少的暴露表面意味着晶片200与承载体之间的更小粘合力。参考图11，晶片200的外部区域没有包括芯片202。晶片202的与这些区域相反的背侧可以例如根据晶片200与承载体之间所期待的粘合力和/或根据翘曲问题由中间层208覆盖或不由中间层208覆盖。
图16以示例性侧视图或剖视图示出根据另一示例的承载体304，在该承载体304上施加有永久性粘合剂306。承载体304可以是任意形式的——例如圆形的或矩形的并且可以适于支撑以及粘结至任意类型的产品衬底。在下文中解释根据本发明提供中间层的另一种方式。
图17以示意性剖视图示出图16的承载体304，该承载体304具有永久性粘合剂306的层。永久性粘合剂306选择性地在区域308中失效。这些区域308由此形成中间层，所述中间层没有或者至少仅仅以比有效的永久性粘合剂306与产品衬底之间的粘附力小得多的非常小的粘附力粘附至待粘结到承载体上的产品衬底。使永久性粘合剂306失效的工艺取决于所使用的永久性粘合剂的类型。能够例如通过激光束使永久性粘合剂失效。能够通过光刻法使永久性粘合剂失效。永久性粘合剂可以是光敏性的。区域308的形式可以适于如前所述的包括在待支撑的产品衬底上的有源电路或芯片。如果待粘结到承载体304上的产品衬底是如在图11中所示的晶片，那么区域308的形式可以例如与在图12至15中示出的是相同的。区域308的其它形式也是可能的。永久性粘合剂可以如在图17所示在永久性粘合剂层厚度的部分上或者在整个永久性粘合剂层厚度上失效。层厚度可以直至100μm(微米)。
图18以示意性剖视图示出形成根据本发明的粘结的衬底系统的承载体304和粘结至承载体304的产品衬底300，所述承载体304具有永久性粘合剂306，所述永久性粘合剂306包括失效区域308。产品衬底300包括有源电路302。如已经参考图17所解释的，产品衬底300可以相应于产品衬底200或产品衬底100。产品衬底300不需要设置中间层，因为在本示例中中间层通过在粘结工艺之前使永久性粘合剂层选择性地失效在承载体上形成。
图19以示意性剖视图示出在实现所有加工步骤之后分割芯片或有源电路(activecircuit)。图19示出具有所施加的且固化的永久性粘合剂306以及中间层308的承载体304。尽管通过使永久性粘合剂选择性失效形成中间层308，但以下解释对于具有在产品衬底上形成的中间层的示例也是有效的，如示例性地对于中间层108和208所解释的那样。可以理解的是，图16至18的示例与图1至15的示例的区别在于以另一种方式形成中间层，即通过使永久性粘合剂失效，而在其它示例中通过将非粘性层施加至产品衬底的背侧形成中间层。使用哪种类型的中间层对于分割步骤是不重要的。图19示出已经实现切割步骤之后的状态。在所示出的示例中，切割在永久性粘合剂层306处已经停止。切割可以在永久性粘合剂层中停止。切割在承载体304之前停止。承载体304没有受损并且可以用于支撑另一产品衬底。承载体304可以通过具有充分腐蚀性的化学物清除永久性粘合剂的残留物。可以在使用将永久性粘合剂减小成灰屑的等离子工艺的情况下清洁承载体304。
在图11中所示的示例中，可以沿着锯切线212、214实现切割，并且切割可以去除如在图14中示例性表示的阴影区域230。分割的芯片包括产品衬底300、有源芯片302和层310，该层310可以相应于参考图8所解释的层110。层310在需要通过承载体304支撑的加工步骤期间形成。如在图12至15中的不同示例所示，根据中间层106、206、306的材料以及中间层的结构，分割的芯片仍轻度地粘附至承载体304。它们可以如在现有技术中已知的那样通过拾放设备从承载体304取下。
在附图中未示出的另一示例中，也能够将由临时粘合剂覆盖的另一临时承载体置于分割的芯片302的顶部上。临时粘合剂然后粘附至层310。然后可以翻转整体，并且能够去除承载体304连同保留的永久性粘合剂306。尽管芯片302仍然通过临时承载体紧邻层310地保持在一起，但是仍能够例如通过实施湿法蚀刻、等离子蚀刻或在现有技术中已知的任意其它工艺去除中间层。
可以通过一些不同的切割或分离方法实现用于分割芯片的切割，这些不同的切割或分离方法也可以进行组合。在一个示例中，通过锯切至永久性粘合剂来实现切割，然后使用激光束来分割永久性粘合剂。
在一个示例中，根据本发明可以在使用临时粘合剂的情况下将承载体粘结至产品衬底。该临时粘合剂可以具有释放机制，该释放机制通过低于室温的温度激活。临时粘合剂可以具有低于0℃的释放温度。通过低于-100℃或低于-150℃的低温度，例如在所谓的kryo工艺中可以实现脱粘。临时粘合剂可以提供与以上所讨论的永久性粘合剂可比较的粘附力。临时粘合剂可以包括以上所讨论的永久性粘合剂作为粘合剂材料或作为粘合剂组分。
根据本发明的临时粘合剂可以在从室温(20℃)开始直至约400℃的温度范围内有效。“有效”意味着在所提及的温度范围内不发生脱粘。当使用临时粘合剂时，可以省略如以上所解释的中间层。临时粘合剂也可以与中间层组合以通过低的或者非常低的温度支持脱粘过程。
根据本发明的临时粘合剂除了粘合剂材料之外还可以包括填充物材料，该填充物材料呈现的CTE远低于粘合剂材料自身的CTE。粘合剂材料自身的CTE可以是填充物材料的CTE的约10倍。填充物材料的CTE可以小于3而粘合剂材料的CTE可以大于20。填充物材料的CTE与粘合剂材料自身的CTE可以均是正的。当冷却临时粘合剂时，填充物颗粒的收缩远小于粘合剂。热反应的差别导致粘合剂层内的应力，并且由此可能出现脱层和/或裂缝的形成。脱层和/或裂缝可以导致脱粘或可以利于脱粘。
在另一示例中，根据本发明的临时粘合剂可以包括填充物材料，该填充物材料呈现负热膨胀而粘合剂材料自身可以呈现正热膨胀。当冷却临时粘合剂时，填充物颗粒膨胀而粘合剂收缩或结晶。相反的热膨胀导致粘合剂层内或与产品衬底或承载体的界面处的应力，并且由此可能出现脱层和/或裂缝的形成。脱层和/或裂缝可以导致脱粘或可以利于脱粘。
可能的填充物材料是钨酸锆(Zr(WO4)2)。钨酸锆是金属氧化物并且在宽温度范围内具有约-7.2×10-6K-1的负CTE。待与钨酸锆填充物组合的可能的粘合剂材料通常例如是环氧化物、聚酰亚胺、硅树脂、聚苯并噁唑(PBO)或热塑性塑料。粘合剂材料的CTE可以是约20至30×10-6K-1。另一种可能的填充物材料可以是玻璃陶瓷。可能的玻璃陶瓷可以是BaO(氧化钡)、Al2O3(氧化铝)或B2O3(氧化硼)。玻璃陶瓷具有取决于温度的低的正CTE或甚至负CTE。另一种可能的填充材料可以是以上已经提及的殷钢——含有36％的镍的FeNi合金。殷钢的CTE约为0。
在一个示例中，填充物材料作为平行于粘合剂层的独立层可能布置在两个粘合剂层之间。在另一示例中，填充物材料以颗粒的形式或换言之以嵌入粘合剂层中的粉末的形式使用。
图20图示形式为颗粒的填充物材料的示例。在图20的左侧，对于粘结的衬底系统350所经受的温度绘制温度标尺。温度标尺表示四个温度：温度TP是可以高达400℃或约200℃的加工温度。温度TB是粘合温度，在该粘合温度上可以实现粘合剂的粘合，例如粘合剂的固化。粘合温度可以是约80℃–200℃。温度T0是可以为20℃的室温。温度TR可以是释放温度，该释放温度可以是低于0℃并且甚至低至-100℃或-150℃的温度。
粘结的衬底系统350包括产品衬底352、承载体354和临时粘合剂层，该临时粘合剂层包括粘合剂材料356和填充物颗粒358。在图20的中间描绘的粘合温度TB处，填充物颗粒358在粘合剂356于其周围硬化时具有第一尺寸。承载体354牢固地粘附至产品衬底352。在填充物材料具有负CTE时，在大于粘合温度TB的加工温度TP处，填充物颗粒358已经在尺寸方面减小。对于小的正CTE或0CTE(殷钢)，填充物颗粒358的尺寸保持不变，但是由于粘合剂356的CTE大得多，仍然存在如在图20的上部示出的填充物颗粒的相对减小。粘合力没有减小。在远低于室温的释放温度TR处，填充物颗粒358对于负CTE已经在尺寸方面增大，并且在小的正CTE或0CTE的情况下与粘合剂356相比已经至少相对增大。因此，可以在粘合剂界面处出现机械应力并且粘合力可以大大减小。产品衬底可以在使用小的机械力或甚至完全没有机械力的情况下容易地脱粘。
图21示出粘合剂界面的示意性俯视图，在该粘合剂界面处填充物颗粒已经布置在独立层中。图21示出释放状态，即在可以与参考图20所解释的相同的释放温度TR下、即低于0℃的温度下的状态。由于CTE不同，脱层在大的表面370上发生。显著地促进了脱粘。
图22示出粘合剂界面的示意性俯视图，在该粘合剂界面处，填充物颗粒已经布置在独立层中。图21示出释放状态，即在可以与参考图20所解释的相同的释放温度RT下、即低于0℃的温度下的状态。由于CTE不同，裂缝380已经遍及整个界面地形成。显著地促进了脱粘。所出现的释放机制的类型可以取决于所使用的材料以及温度和/或温度曲线。
如以上已经所解释的，承载体所使用的材料适于待支撑的产品衬底。特别地，对于产品衬底与承载体，优选在更大的温度范围上、例如在粘结的衬底系统上的加工期间所使用的整个温度范围上，热膨胀系数(CTE)应是大致相同的。用于临时附接至重构晶片——例如eWLB的承载体的可能材料可以是铁镍合金。
图23示出一个曲线图，该曲线图图示铁镍合金的热膨胀系数CTE或α随着合金中镍的百分比的变化。显而易见的是，对于约36的镍百分比，CTE尤为低。商业在售的铁镍合金的示例是Pernifer39(从20℃至200℃的CTE为3.5ppm)、Pernifer41LC(从20℃至200℃的CTE为4.3ppm)或Pernifer42(从20℃至200℃的CTE为5.5ppm)。可以使用具有最低CTE的铁镍合金—Pernifer36，其CTE在20℃至200℃的范围内低于2。由模拟已知，对于eWLB，目标CTE位于4.5的范围内。在使用合金42Ti的情况下，对于在300μm(微米)的厚度(0.2mm厚度的硅(Si)、0.1mm厚度的模制化合物)处具有5mm管芯(或芯片)和5.5mmeWLB的200mm晶片，在附接有0.1mm合金厚度的情况下，所模拟的翘曲从1.7mm的翘曲下降至0.05mm的翘曲。
由于这些合金是硬质金属，它们提供出色的稳定性并且它们易于冲压或锯切。此外，它们能够通过标准工艺蚀刻。承载体在避免翘曲方面的效果越好，则eWLB晶片相对于金属承载体的厚度越薄。以上提及的材料对于小的厚度、例如对于约几百微米的承载体厚度是低成本的。
图24示出一个曲线图，该曲线图图示材料Pernifer36的热特性，所述Pernifer36是合金中含有36％的镍的铁镍合金。更确切地，该曲线图以线400示出热膨胀系数(CTE)——也称为膨胀系数α与温度的关系以及以线410示出热膨胀Δl/1(毫米/米)与温度的关系。
在一个示例中，合金承载体设置成具有待支撑的重构晶片的尺寸的板。例如，这可以是具有约200mm的直径的圆板。合金承载体可以通过冲压或任意其它合适工艺提供。合金承载体可以于在模制工具中模制重构晶片之前放入模制工具中。该示例尤其适用于承载体预期作为最终电子部件的一部分、即在切割晶片之后保留的示例。
为了在模制期间保持承载体，所使用的模制箔或工具可以具有以下能力中的至少一种。箔可以被穿孔并且允许施加真空以保持承载体。箔可以在作为承载体的部位处具有较大的切口。作为另一示例，箔可以粘贴至承载体。或者模制工具的冲模可以承载永磁体或者电磁体并且在模制期间将承载体保持在工具中。可能有必要进一步相对于模制工具调节承载体。该调节可以通过间隔件机械地实现或通过磁调节实现。利用模制在eWLB晶片的背侧上的适应的合金承载体，能够实现低翘曲。这可以在管芯嵌入eWLB晶片的过程期间直接在现场实现。
对于在加工之后不保留合金承载体的情况，可以在加工结束时例如通过蚀刻或磨削或任意其它步骤去除承载体。
图25示意性示出用于模制重构晶片的模制工具，其处于开放状态。模制工具包括上模制型具(moldingform)或冲模500和下模制型具502。上模制型具500可以设置有一些磁体504，这些磁体中的三个可以在图25中看到，它们适于保持以及调节承载体506。下模制型具502可以设置有临时粘合剂508，管芯或芯片510附接到临时粘合剂508上。例如呈液体形式或粉末形式的模制化合物512分配到模制型具502的中心上。
图26示出图25的模制工具，其处于闭合状态。模制化合物512压成嵌入芯片510与承载体506的期待形式。模制化合物512然后可以例如通过热或辐射固化。
图27示出在从模制工具释放之后根据图25和26形成的重构晶片。承载体506牢固地附接至模制化合物512并且防止重构晶片的翘曲。
也能够仅仅借助一些胶点将金属承载体胶接至产品衬底的背侧以防止翘曲。在这种情况下，能够在加工之后通过切穿所述胶点使晶片与承载体分离。另一种可能性可以是通过化学物溶解所述胶点。
图28以示意性剖视图示出包括芯片604的重构晶片600。重构晶片600通过胶点606胶接至承载体602。胶点也可以通过焊料点或焊接点替代。在这种情况下，可以使用硬焊料。
图29示出在已经执行多个加工步骤之后承载体602与晶片600的可能的分离，所述加工步骤形成上层610，所述上层可以是再分布层。分离例如通过利用锯片608的锯切步骤实现。锯切步骤可以平行于承载体602的表面。用于分离晶片600与承载体602的其它可能性可以是线侵蚀或线切割或其它机械分离技术。在使用焊接点的一个示例中，分离也可以通过熔掉或熔化实现。在承载体602与晶片600的分离期间，晶片600可以由晶片卡盘保持并且承载体602可以由承载体卡盘(未示出)保持。
虽然本文已经对具体实现进行图示和描述，但是本领域普通技术人员将理解的是，多种替代和/或等同实现可以取代所示出的并且所描述的具体示例而不脱离本发明的范围。本申请旨在覆盖本文所讨论的具体示例的任何适应例或变型。因此，本发明旨在仅仅由权利要求和其等同方案限定。

Claims (23)

1.一种用于处理产品衬底的方法，所述方法包括：
将承载体通过以下方式粘结至所述产品衬底：
将永久性粘合剂的层施加到所述承载体的表面上；
提供结构化的中间层；
使用所施加的永久性粘合剂将所述承载体粘结至所述产品衬底，从而所述结构化的中间层布置在所述产品衬底与所述承载体之间，其中，所述结构化的中间层的表面和所述永久性粘合剂的表面与所述产品衬底的表面直接接触，从而所述结构化的中间层减小所述产品衬底与所述承载体之间的粘合强度。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述产品衬底上执行完多个加工步骤之后，将所述承载体与所述产品衬底分离。
3.根据权利要求1或2所述的方法，其特征在于，
所述永久性粘合剂适于以第一粘附力粘附至所述产品衬底以及以小于所述第一粘附力的第二粘附力粘附至所述中间层。
4.根据以上权利要求中任一项所述的方法，其特征在于，
在所述产品衬底上形成所述结构化的中间层。
5.根据权利要求4所述的方法，其特征在于，
通过下述方式执行形成所述结构化的中间层：在所述产品衬底上施加未结构化的中间层以及随后结构化所述中间层从而形成所述结构化的中间层。
6.根据权利要求5所述的方法，其特征在于，
借助于任意类型的沉积施加所述未结构化的中间层。
7.根据权利要求4所述的方法，其特征在于，
通过在所述产品衬底上施加结构化的中间层来执行形成所述结构化的中间层。
8.根据权利要求7所述的方法，其特征在于，
借助于任意类型的印刷施加所述结构化的中间层。
9.根据以上权利要求中任一项所述的方法，其特征在于，
所述结构化的中间层进入所述永久性粘合剂中。
10.根据以上权利要求中任一项所述的方法，其特征在于，
所述结构化的中间层是非粘性涂层。
11.根据权利要求10所述的方法，其特征在于，
所述结构化的中间层包括聚四氟乙烯(PTFE)。
12.根据权利要求1或2所述的方法，其特征在于，
通过在将所述产品衬底粘结至所述承载体之前选择性地使所述永久性粘合剂失效来形成所述结构化的中间层。
13.根据以上权利要求中任一项所述的方法，其特征在于，
沿着锯切线切割所述产品衬底，以及使所述中间层结构化成基本上仅仅除所述锯切线以外接触所述产品衬底。
14.根据以上权利要求1-13中任一项所述的方法，其特征在于，
所述产品承载体易遭受翘曲，以及使所述结构化的中间层结构化成允许在较大翘曲的区域中永久性粘合剂的较大表面接触所述产品衬底以及允许在较小翘曲的区域中永久性粘合剂的较小表面接触所述产品衬底。
15.根据以上权利要求中任一项所述的方法，其特征在于，
所述产品衬底是半导体晶片、重构晶片、层叠件和电路板中的一种。
16.根据以上权利要求中任一项所述的方法，其特征在于，
所述承载体是金属板、晶片、塑料盘和层叠件中的一种。
17.根据以上权利要求中任一项所述的方法，其特征在于，
通过具有第一热膨胀系数的临时粘合剂替代所述永久性粘合剂，所述临时粘合剂包括具有第二热膨胀系数的填充物材料，所述第二热膨胀系数小于所述第一热膨胀系数。
18.根据权利要求17所述的方法，其特征在于，
所述填充物材料具有负热膨胀系数。
19.一种粘结的衬底系统，所述粘结的衬底系统包括：
承载体；
产品衬底；
将所述承载体粘结至所述产品衬底的永久性粘合剂的层；
结构化的中间层，所述结构化的中间层布置在所述产品衬底与所述承载体之间，其中，所述结构化的中间层的表面和所述永久性粘合剂的表面与所述产品衬底的表面直接接触，从而所述结构化的中间层减小所述产品衬底与所述承载体之间的粘合强度。
20.根据权利要求19所述的粘结的衬底系统，其特征在于，
所述结构化的中间层是施加至所述产品衬底的非粘性涂层。
21.根据权利要求19或20所述的粘结的衬底系统，其特征在于，
所述永久性粘合剂以第一粘附力粘附至所述产品衬底以及以小于所述第一粘附力的第二粘附力粘附至所述中间层。
22.一种临时粘合剂，所述临时粘合剂包括：
具有第一热膨胀系数的粘合剂组分；
具有第二热膨胀系数的填充物材料，所述第二热膨胀系数小于所述第一热膨胀系数，其中，
所述临时粘合剂的粘附力能够在低于0℃的温度下减弱。
23.一种粘结的衬底系统，所述粘结的衬底系统包括：
承载体；
产品衬底；以及
临时粘合剂的层，所述临时粘合剂包括具有第一热膨胀系数的粘合剂组分和具有第二热膨胀系数的填充物材料，所述第二热膨胀系数小于所述第一热膨胀系数，其中，所述临时粘合剂的粘附力能够在低于0℃的温度下减弱，所述临时粘合剂将所述承载体粘结至所述产品衬底。
CN201610042137.2A 2015-01-21 2016-01-21 用于处理产品衬底的方法、粘结的衬底系统以及临时粘合剂 Active CN105810595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015100863.7A DE102015100863B4 (de) 2015-01-21 2015-01-21 Verfahren zur Handhabung eines Produktsubstrats und ein verklebtes Substratsystem
DE102015100863.7 2015-01-21

Publications (2)

Publication Number Publication Date
CN105810595A true CN105810595A (zh) 2016-07-27
CN105810595B CN105810595B (zh) 2019-01-22

Family

ID=56293722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610042137.2A Active CN105810595B (zh) 2015-01-21 2016-01-21 用于处理产品衬底的方法、粘结的衬底系统以及临时粘合剂

Country Status (3)

Country Link
US (2) US10056295B2 (zh)
CN (1) CN105810595B (zh)
DE (1) DE102015100863B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109132003A (zh) * 2017-06-14 2019-01-04 张家港康得新光电材料有限公司 利用保护膜的产品加工方法
CN109935524A (zh) * 2017-12-18 2019-06-25 三星电子株式会社 基底结合设备和利用其结合基底的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7373267B2 (ja) * 2018-03-29 2023-11-02 リンテック株式会社 個片体の製造方法
JP7373268B2 (ja) 2018-03-29 2023-11-02 リンテック株式会社 個片体形成装置および個片体形成方法
JP7402601B2 (ja) * 2018-05-09 2023-12-21 リンテック株式会社 個片体形成装置および個片体形成方法
DE102018129805B3 (de) * 2018-11-26 2020-02-20 Asm Assembly Systems Gmbh & Co. Kg Aufnahme eines zu bestückenden Trägers mit Träger-Aufnahmevorrichtung aufweisend einen Grundkörper und ein Adapterelement sowie System und Bestückmaschine diese aufweisend und Verfahren zum Bestücken eines Trägers
CN110931417A (zh) * 2019-11-06 2020-03-27 深圳市华星光电半导体显示技术有限公司 吸附系统及吸附方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5026748A (en) * 1990-05-07 1991-06-25 E. I. Du Pont De Nemours And Company Thermally conductive adhesive
CN1420904A (zh) * 1999-07-02 2003-05-28 霍尔技术有限公司 粉末填充物和聚合物粘合剂的复合材料及其制备方法
CN102290367A (zh) * 2010-06-21 2011-12-21 布鲁尔科技公司 从载体基底中移去可逆向安装的器件晶片的方法和装置
CN102399443A (zh) * 2010-08-12 2012-04-04 佳能株式会社 抗热膨胀性树脂和抗热膨胀性金属

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463336B (en) * 1997-11-19 2001-11-11 Matsushita Electric Ind Co Ltd Method for planarizing circuit board and method for manufacturing semiconductor device
US7226812B2 (en) 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JP4573722B2 (ja) * 2005-07-27 2010-11-04 富士フイルム株式会社 接着剤の剥離方法、光学素子の製造方法、プリズムの製造方法及び当該製造方法により製造されたプリズム
US7947148B2 (en) * 2006-06-01 2011-05-24 The Regents Of The University Of Michigan Dry adhesion bonding
KR20080047990A (ko) * 2006-11-27 2008-05-30 린텍 가부시키가이샤 점접착제 조성물, 점접착 시트 및 반도체 장치의 제조방법
CA2711266A1 (en) 2008-01-24 2009-07-30 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
DE102009019483A1 (de) * 2009-05-04 2010-11-11 Eads Deutschland Gmbh Klebstoff-Zusammensetzung für lösbare Klebeverbindungen und Modifikation der Verkapselungsmaterialien für gezielte Energieeinbringung
JP2015224903A (ja) * 2014-05-26 2015-12-14 株式会社東芝 圧力センサ、マイクロフォン、超音波センサ、血圧センサ及びタッチパネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5026748A (en) * 1990-05-07 1991-06-25 E. I. Du Pont De Nemours And Company Thermally conductive adhesive
CN1420904A (zh) * 1999-07-02 2003-05-28 霍尔技术有限公司 粉末填充物和聚合物粘合剂的复合材料及其制备方法
CN102290367A (zh) * 2010-06-21 2011-12-21 布鲁尔科技公司 从载体基底中移去可逆向安装的器件晶片的方法和装置
CN102399443A (zh) * 2010-08-12 2012-04-04 佳能株式会社 抗热膨胀性树脂和抗热膨胀性金属

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109132003A (zh) * 2017-06-14 2019-01-04 张家港康得新光电材料有限公司 利用保护膜的产品加工方法
CN109935524A (zh) * 2017-12-18 2019-06-25 三星电子株式会社 基底结合设备和利用其结合基底的方法
CN109935524B (zh) * 2017-12-18 2024-04-09 三星电子株式会社 基底结合设备和利用其结合基底的方法

Also Published As

Publication number Publication date
US20160218039A1 (en) 2016-07-28
US20180350683A1 (en) 2018-12-06
DE102015100863A1 (de) 2016-07-21
US10056295B2 (en) 2018-08-21
CN105810595B (zh) 2019-01-22
DE102015100863B4 (de) 2022-03-03
US10600690B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
CN105810595A (zh) 用于处理产品衬底的方法、粘结的衬底系统以及临时粘合剂
JP5161732B2 (ja) 半導体装置の製造方法
US9355881B2 (en) Semiconductor device including a dielectric material
US7626251B2 (en) Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same
CN104465418B (zh) 一种扇出晶圆级封装方法
JP2010529664A (ja) 半導体ダイ内に集積化したマルチコンポーネントデバイス
JP2011243596A (ja) パッケージ部品の製造方法およびパッケージ部品
JP2011040744A (ja) 半導体チップ付着装置、及び半導体チップ付着方法
JP2006352076A (ja) 半導体装置の製造方法および半導体装置
KR20120039667A (ko) 이면측 지지층을 가진 반도체-온-절연체
US20150069600A1 (en) Embedded Silver Nanomaterials into Die Backside to Enhance Package Performance and Reliability
US20220392817A1 (en) Low cost reliable fan-out fan-in chip scale package
JP2011109104A (ja) 電子部品を封入する方法
JPWO2005036633A1 (ja) 電子部材の製造方法、及び、接着材付ｉｃチップ
TWI773341B (zh) 半導體裝置的製造方法
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2009095962A (ja) 薄膜半導体装置の製造方法
US20200203263A1 (en) Low cost reliable fan-out chip scale packages
JP4862986B2 (ja) 半導体装置の製造方法
US20110274829A1 (en) Method for producing a flexible circuit configuration
US20170178993A1 (en) Electronic component and methods of manufacturing the same
JP2008288481A (ja) 半導体装置およびその製造方法
JP2017152617A (ja) 電子部品及び電子部品の製造方法
IL273198A (en) Adhesives with increased plasma resistance properties and associated methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant