JP2001135546A - 積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサの製造方法

Info

Publication number
JP2001135546A
JP2001135546A JP31845299A JP31845299A JP2001135546A JP 2001135546 A JP2001135546 A JP 2001135546A JP 31845299 A JP31845299 A JP 31845299A JP 31845299 A JP31845299 A JP 31845299A JP 2001135546 A JP2001135546 A JP 2001135546A
Authority
JP
Japan
Prior art keywords
green chip
laminated
laminated green
treatment
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31845299A
Other languages
English (en)
Other versions
JP3511061B2 (ja
Inventor
Shinichi Sasaki
伸一 佐々木
Hiroshi Harada
拓 原田
Hideki Sato
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP31845299A priority Critical patent/JP3511061B2/ja
Publication of JP2001135546A publication Critical patent/JP2001135546A/ja
Application granted granted Critical
Publication of JP3511061B2 publication Critical patent/JP3511061B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 脱バインダー処理からアニール処理を積層グ
リーンチップ素体に効率よく短時間に施し、品質が良好
でバラ付きの少ない製品を歩留りよく得て生産性を向上
させる。 【解決手段】 外部電極に接続される卑金属の内部電極
とチタン酸バリュウム系の誘電体層とを交互に複数積層
させて積層グリーンチップ素体を得、その脱バインダー
処理後、低酸素分圧雰囲気下にある炉内で誘電体層を還
元反応させる焼成処理と、積層グリーンチップ素体の冷
却処理と、冷却温度範囲で弱酸化性分圧雰囲気下にある
炉内で誘電体層を酸化反応させるアニール処理とを施
し、積層グリーンチップ素体を燒結体の積層チップ素体
として得るのに、積層グリーンチップ素体C…を互いに
重ならないよう搬送トレー1の平面上に複数個載置し、
その積層グリーンチップ素体C…を載置したトレー単位
に炉2に搬送させて積層グリーンチップ素体C…を各処
理下に直接晒す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層グリーンチッ
プ素体の脱バインダー処理からアニール処理を熱効率よ
く短時間で施し、コンデンサ本体を構成する焼結体の積
層チップ素体を歩留りよく得たれて生産性を向上可能な
積層セラミックコンデンサの製造方法に関するものであ
る。
【0002】
【従来の技術】一般に、電子機器等の小型化が進み、デ
イスクリート部品は表面実装タイプのものになってい
る。特に、高低電圧の集積回路に用いられる積層セラミ
ックコンデンサは極小化,高容量化が要請されている。
この高容量化に伴い、積層セラミックコンデンサを形成
する誘電体層の薄膜化と、内部電極を価格的に安価な卑
金属のニッケル等で形成することが図られている。
【0003】その卑金属から内部電極を形成する場合、
チタン酸バリュウム系の誘電体層と交互に複数積層させ
て積層グリーンチップ素体を得、内部電極の酸化等を防
ぐところから、脱バインダー処理後に、低酸素分圧雰囲
気下にある炉内で誘電体層を還元反応させる焼成処理を
施し、この積層グリーンチップ素体の冷却処理後に、冷
却温度範囲で弱酸化性分圧雰囲気下にある炉内で誘電体
層を酸化反応させるアニール処理を施すことにより、コ
ンデンサ本体を構成する燒結体の積層チップ素体を得る
ことが行われている。
【0004】従来、その脱バインダー処理からアニール
処理は、図4で示すようなトレー本体1aを有し、立上
りフランジ1b,1cをトレー本体1aの両側部に設け
た耐熱性の搬送トレー1,所謂「サヤ」を用い、積層グ
リーンチップ素体(図示せず)を搬送トレー1に複数個
載置すると共に、搬送トレー1を多段重ねに積み重ねて
積層グリーンチップ素体を各処理工程に送り込むことに
より施されている。
【0005】然し、その搬送トレー1…を多段重ねに重
ねて積層グリーンチップ素体を搬送するときには、最上
段は天井が開放されているので、積層グリーンチップ素
体を各処理雰囲気に十分晒すことができるが、中段,下
段部分では少なくとも天井が閉鎖されているため、積層
グリーンチップ素体を各処理雰囲気に均一に晒すことが
できない。
【0006】そのため、最上段と中段,下段とでは製品
特性のバラ付きが大きくなり、これを回避するには長時
間の炉内処理が必要になる。また、誘電体層に含まれる
有機バインダ等を焼却除去させる脱バインダー処理や還
元雰囲気下での焼成処理,弱酸化雰囲気下でのアニール
処理を切り替える時期の選択が煩雑で、炉の熱処理管理
が難しく、熱効率,製品の歩留り,品質の点からすると
生産効率に欠ける。
【0007】
【発明が解決しようとする課題】本発明は、脱バインダ
ー処理からアニール処理を積層グリーンチップ素体に効
率よく短時間に施せ、品質が良好でバラ付きの少ない製
品を歩留りよく得られて生産性を向上可能な積層セラミ
ックコンデンサの製造方法を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明の請求項1に係る
積層セラミックコンデンサの製造方法においては、外部
電極に接続される卑金属の内部電極とチタン酸バリュウ
ム系の誘電体層とを交互に複数積層させて積層グリーン
チップ素体を得、その脱バインダー処理後、低酸素分圧
雰囲気下にある炉内で誘電体層を還元反応させる焼成処
理と、積層グリーンチップ素体の冷却処理と、冷却温度
範囲で弱酸化性分圧雰囲気下にある炉内で誘電体層を酸
化反応させるアニール処理とを施すことにより、積層グ
リーンチップ素体を燒結体の積層チップ素体として得る
のに、積層グリーンチップ素体を互いに重ならないよう
搬送トレーの平面上に複数個載置し、その積層グリーン
チップ素体を載置したトレー単位に搬送させて脱バイン
ダー処理からアニール処理を施し、積層グリーンチップ
素体を各処理下に直接晒すようにされている。
【0009】本発明の請求項2に係る積層セラミックコ
ンデンサの製造方法においては、脱バインダー処理を大
気雰囲気中で250〜300℃の加熱温度で施すように
されている。
【0010】本発明の請求項3に係る積層セラミックコ
ンデンサの製造方法においては、焼成処理を1200〜
1300℃の加熱温度で、Po≦10−10atmの低
酸素分圧雰囲気下にある炉内で施すようにされている。
【0011】本発明の請求項4に係る積層セラミックコ
ンデンサの製造方法においては、アニール処理を100
0〜1100℃の加熱温度で、Po≧10−10atm
の弱酸化性分圧雰囲気下にある炉内で施すようにされて
いる。
【0012】
【発明の実施の形態】以下、図1〜図3を参照して説明
すると、本発明は外部電極に接続される卑金属の内部電
極とチタン酸バリュウム系の誘電体層とを交互に複数積
層させて積層グリーンチップ素体を得、その脱バインダ
ー処理後、低酸素分圧雰囲気下にある炉内で誘電体層を
還元反応させる焼成処理と、積層グリーンチップ素体の
冷却処理と、冷却温度範囲で弱酸化性分圧雰囲気下にあ
る炉内で誘電体層を酸化反応させるアニール処理とを施
すことにより、積層グリーンチップ素体を燒結体の積層
チップ素体として得るのに適用されている。
【0013】図1は、本発明に係る積層セラミックコン
デンサの製造方法において、積層グリーンチップ素体の
脱バインダー処理工程からアニール処理工程のプロファ
イルを示す。その積層グリーンチップ素体を各工程に搬
送するには、図2で示すように積層グリーンチップ素体
C…を互いに重ならないよう搬送トレー1の平面上に複
数個載置し、その積層グリーンチップ素体C…を載置し
たトレー単位に搬送させて積層グリーンチップ素体C…
を各処理下に直接晒すように行う。
【0014】その搬送トレー1としては、従来例と同様
なトレー本体1aを有し、立上りフランジ1b,1cを
トレー本体1aの両側部に設けた耐熱性の所謂「サヤ」
を用いることにより行える。
【0015】まず、積層グリーンチップ素体C…を互い
に重ならないよう複数個を平面上に載置した搬送トレー
(以下、「サヤ」という。)をトレー単位にローラーハー
ス炉2の炉内に送り込み、大気雰囲気中で250℃〜3
00℃の温度により、誘電体層の有機バインダー等を燃
焼除去させる脱バインダー処理を施す。これにより、積
層グリーンチップ素体の内部歪応力が発生を抑制しなが
ら、Ni内部電極の酸化を防いで脱脂処理を施せる。
【0016】次に、その積層グリーンチップ素体をPo
≦10−10atmの低酸素分圧雰囲気下に移動し、急
激な有機バインダー等の燃焼を抑えてNi内部電極の酸
化を防ぐため、焼成温度を1240℃〜1300℃まで
徐々に上昇させて加熱し、この温度範囲を維持しながら
誘電体層を還元反応することにより焼結(固相反応)さ
せて強度を高め、また、微細構造を作って誘電率を上げ
ると共に、Ni内部電極を焼結処理する。
【0017】その後、1000℃〜1100℃の温度ま
で冷却し、この温度を維持したままで、同一炉内で、P
o≧10−10atmの弱酸性分圧雰囲気下でアニール
処理を所定時間施し、その後は室温まで徐々に冷却させ
ればよい。これにより、酸素を誘電体層の層内に取り込
んで電気的特性を高められると共に、Ni内部電極の再
酸化を抑え、また、内部歪の発生も防止できる。
【0018】その脱バインダー処理からアニール処理
は、上述した如く積層グリーンチップ素体C…を互いに
重ならないようサヤ1の平面上に複数個載置したサヤ単
位に搬送することにより行うから、積層グリーンチップ
素体C…を炉内雰囲気に十分接触させて晒すことができ
る。このため、製品特性のバラ付きが小さくなると共
に、短時間で処理可能で、また、弱酸性分圧の切替えを
同一の炉内で行う際に時期の選定を容易に行うことがで
きる。
【0019】従って、本発明の所謂「平焼き」の場合
は、一度に大量処理は施せないが、熱作用及び雰囲気の
バラ付きが小さく、短時間で処理できるから生産性を向
上できる。それと共に、脱バインダー効率もよくなり、
脱バインダー後の残炭素量のバラ付きも少なくて内部構
造欠陥の発生を抑えられる。また、還元焼成時の製品に
対する雰囲気バラ付きも小さく、同一炉内の雰囲気を変
えることから、製品周辺の雰囲気も容易に変えられて熱
処理条件を簡単に設定できる。
【0020】本発明の有効性を確認するべく、本発明の
平焼きと従来例の三段積み焼きで得た各資料に基づい
て、Ni内部電極の酸化率,内部構造欠陥及び生産歩留
りを比較した。
【0021】従来例の三段積み焼きでは、100個の積
層グリーンチップ素体を各サヤに搭載し、脱バインダー
後の焼成処理,冷却処理,アニール処理を34時間施す
ことにより試料を得た。本発明の平焼きでは、一つのサ
ヤに搭載する試料の数を100個,200個,300
個,400個とし、脱バインダー後の焼成処理,冷却処
理,アニール処理を18時間施すことにより試料を得
た。その他の条件は同一とし、この結果は次の表1で示
す通りである。
【0022】
【表1】
【0023】この表1から判るように、従来例の三段積
みでは生産歩留りが85%であるに対して、焼成時間を
約1/2に短縮しても、本発明の平焼きでは98%程度
と14%程度も向上できた。
【0024】上述した実施の形態では、従来例と同様な
立上りフランジ1b,1cをトレー本体1aの両側部に
設けた耐熱性の搬送トレー1を用いるよう説明したが、
図3で示す如く立上りフランジ1b,1cを複数に分割
する切欠1d,1eを設け、その切欠空隙から炉内の雰
囲気を積層グリーンチップ素体に作用可能に構成した搬
送トレー1を用いるようにできる。
【0025】
【発明の効果】以上の如く、本発明に係る積層セラミッ
クコンデンサの製造方法に依れば、積層グリーンチップ
素体を互いに重ならないよう搬送トレーの平面上に複数
個並べ、その積層グリーンチップ素体を並べたトレー単
位に搬送させて脱バインダー処理からアニール処理を施
し、積層グリーンチップ素体を各処理下に直接晒すこと
により、脱バインダー処理からアニール処理を積層グリ
ーンチップ素体に効率よく短時間に施せ、品質が良好で
バラ付きの少ない製品を歩留りよく得られて生産性を向
上することができる。
【図面の簡単な説明】
【図1】本発明に係る積層セラミックコンデンサの製造
方法による焼成プロファイル工程を示す説明図である。
【図2】本発明に係る積層セラミックコンデンサの製造
方法で用いられる搬送トレーを示す説明図である。
【図3】本発明に係る積層セラミックコンデンサの製造
方法で用いられる別の搬送トレーを示す説明図である。
【図4】従来例に係る多段積みによる焼成工程を示す説
明図である。
【符号の説明】
C… 積層グリーンチップ素体 1 搬送トレー 2 炉
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 英樹 秋田県由利郡仁賀保町平沢字前田151 テ ィーディーケイ エムシーシー株式会社内 Fターム(参考) 5E001 AB03 AC09 AE02 AE03 AH01 AH08 AH09 AJ01 5E082 AB03 BC33 BC38 EE04 EE23 EE35 FG26 FG27 FG54 LL01 LL02 MM11 MM24 MM40 PP06

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 外部電極に接続される卑金属の内部電極
    とチタン酸バリュウム系の誘電体層とを交互に複数積層
    させて積層グリーンチップ素体を得、その脱バインダー
    処理後、低酸素分圧雰囲気下にある炉内で誘電体層を還
    元反応させる焼成処理と、積層グリーンチップ素体の冷
    却処理と、冷却温度範囲で弱酸化性分圧雰囲気下にある
    炉内で誘電体層を酸化反応させるアニール処理とを施す
    ことにより、積層グリーンチップ素体を燒結体の積層チ
    ップ素体として得る積層セラミックコンデンサの製造方
    法において、 積層グリーンチップ素体を互いに重ならないよう搬送ト
    レーの平面上に複数個載置し、その積層グリーンチップ
    素体を載置したトレー単位に搬送させて脱バインダー処
    理からアニール処理を施し、積層グリーンチップ素体を
    各処理下に直接晒すようにしたことを特徴とする積層セ
    ラミックコンデンサの製造方法。
  2. 【請求項2】 脱バインダー処理は、大気雰囲気中で2
    50〜300℃の加熱温度で施すようにしたことを特徴
    とする請求項1記載の積層セラミックコンデンサの製造
    方法。
  3. 【請求項3】 焼成処理は、1200〜1300℃の加
    熱温度で、Po≦10−10atmの低酸素分圧雰囲気
    下にある炉内で施すようにしたことを特徴とする請求項
    1または2に記載の積層セラミックコンデンサの製造方
    法。
  4. 【請求項4】 アニール処理は、1000〜1100℃
    の加熱温度で、Po ≧10−10atmの弱酸化性分圧
    雰囲気下にある炉内で施すようにしたことを特徴とする
    請求項1〜3のいずれかに記載の積層セラミックコンデ
    ンサの製造方法。
JP31845299A 1999-11-09 1999-11-09 積層セラミックコンデンサの製造方法 Expired - Lifetime JP3511061B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31845299A JP3511061B2 (ja) 1999-11-09 1999-11-09 積層セラミックコンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31845299A JP3511061B2 (ja) 1999-11-09 1999-11-09 積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2001135546A true JP2001135546A (ja) 2001-05-18
JP3511061B2 JP3511061B2 (ja) 2004-03-29

Family

ID=18099287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31845299A Expired - Lifetime JP3511061B2 (ja) 1999-11-09 1999-11-09 積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JP3511061B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1677320A1 (en) * 2004-12-28 2006-07-05 E.I.Du pont de nemours and company Oxygen doped firing of barium titanate on copper foil

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1677320A1 (en) * 2004-12-28 2006-07-05 E.I.Du pont de nemours and company Oxygen doped firing of barium titanate on copper foil

Also Published As

Publication number Publication date
JP3511061B2 (ja) 2004-03-29

Similar Documents

Publication Publication Date Title
US10622157B2 (en) Multilayer ceramic structure
JP2011023707A (ja) セラミック電子部品
JPH06140279A (ja) 積層セラミック電子部品の焼成方法
JP2003068564A (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP3511061B2 (ja) 積層セラミックコンデンサの製造方法
JP2001060526A (ja) 積層セラミックコンデンサの製造方法。
JP3678761B2 (ja) セラミック成形体の脱脂方法
JP2007149780A (ja) 積層型セラミック電子部品およびその製造方法
JP3239718B2 (ja) 積層セラミック電子部品の製造方法
JP2000290077A (ja) 積層セラミック電子部品の製造方法
JP3780798B2 (ja) 積層セラミック電子部品の製造方法
KR20140106315A (ko) 적층 세라믹 커패시터의 제조 방법
JP3586258B2 (ja) 積層セラミック電子部品の製造方法
JP2019067827A (ja) 積層電子部品
JP2964688B2 (ja) 積層セラミックコンデンサの製造方法
JPH05275273A (ja) 積層型セラミック電子部品の製造方法
JP4396190B2 (ja) 積層バリスタの製造方法
JP3956695B2 (ja) 積層セラミック電子部品の製造方法
JPH07109178A (ja) セラミック成形体の脱脂方法
JP2003017364A (ja) 積層型電子部品の製造方法およびグリーンシート
JP2024014607A (ja) 積層セラミックコンデンサ
JP4300775B2 (ja) 積層セラミック電子部品の製造方法
JP2024055284A (ja) セラミック電子部品およびその製造方法
JP2005136344A (ja) 積層セラミックコンデンサの製造方法
JP2005136343A (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031204

R150 Certificate of patent or registration of utility model

Ref document number: 3511061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 10

EXPY Cancellation because of completion of term