JP2001109392A - 素子の製造方法 - Google Patents
素子の製造方法Info
- Publication number
- JP2001109392A JP2001109392A JP28435999A JP28435999A JP2001109392A JP 2001109392 A JP2001109392 A JP 2001109392A JP 28435999 A JP28435999 A JP 28435999A JP 28435999 A JP28435999 A JP 28435999A JP 2001109392 A JP2001109392 A JP 2001109392A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- display
- liquid crystal
- film thickness
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明は少なくとも二つ以上の複数個の個片
の素子をつなぎ合わせて一つの素子を形成する素子の製
造方法に関するものであり、特に液晶ディスプレイやプ
ラズマディスプレイなどの表示素子においてムラのない
良好な表示品位を得ることを目的とする。 【解決手段】 少なくとも二つ以上の複数個の個片の素
子をつなぎ合わせて一つの素子を形成する素子におい
て、それぞれの個片の素子を形成する場合に素子の形成
方向が同一方向であることを特徴とすることにより大型
化した場合でもムラのない素子、歩留りの良い素子を作
製することができる。
の素子をつなぎ合わせて一つの素子を形成する素子の製
造方法に関するものであり、特に液晶ディスプレイやプ
ラズマディスプレイなどの表示素子においてムラのない
良好な表示品位を得ることを目的とする。 【解決手段】 少なくとも二つ以上の複数個の個片の素
子をつなぎ合わせて一つの素子を形成する素子におい
て、それぞれの個片の素子を形成する場合に素子の形成
方向が同一方向であることを特徴とすることにより大型
化した場合でもムラのない素子、歩留りの良い素子を作
製することができる。
Description
【０００１】
【発明の属する技術分野】本発明は少なくとも二つ以上
の複数個の個片の素子をつなぎ合わせて一つの素子を形
成する素子の製造方法に関するものであり、特に液晶デ
ィスプレイやプラズマディスプレイなどの表示素子の製
造方法に関するものである。
の複数個の個片の素子をつなぎ合わせて一つの素子を形
成する素子の製造方法に関するものであり、特に液晶デ
ィスプレイやプラズマディスプレイなどの表示素子の製
造方法に関するものである。
【０００２】
【従来の技術】従来、液晶パネルは図９に示すように一
つの基板で一つの素子（図９ａ））あるいは複数の素子
（図９ｂ））を形成することが行われていた。しかしこ
の方法では基板（マザ−ガラス）の大きさ以上の素子を
製造することは不可能であった。
つの基板で一つの素子（図９ａ））あるいは複数の素子
（図９ｂ））を形成することが行われていた。しかしこ
の方法では基板（マザ−ガラス）の大きさ以上の素子を
製造することは不可能であった。
【０００３】そこで図１０のようにマザ−ガラスの大き
さ以上の素子を製造するために２枚の基板を貼り合わせ
る方法が考案されている（フラットパネルディスプレイ
１９９７ ｐ４６参照）。
さ以上の素子を製造するために２枚の基板を貼り合わせ
る方法が考案されている（フラットパネルディスプレイ
１９９７ ｐ４６参照）。
【０００４】また、製造方法としては図１１に示すよう
に成膜工程、フォトリソグラフィ工程を繰り返すことに
よりアレイ基板を製造し、前記アレイ基板と対向基板を
貼り合わせ、その間に液晶を封入するというものであ
り、２枚の基板を貼り合わせる場合には図１１のように
して作製した液晶パネルを２枚貼り合わせるというもの
であった。
に成膜工程、フォトリソグラフィ工程を繰り返すことに
よりアレイ基板を製造し、前記アレイ基板と対向基板を
貼り合わせ、その間に液晶を封入するというものであ
り、２枚の基板を貼り合わせる場合には図１１のように
して作製した液晶パネルを２枚貼り合わせるというもの
であった。
【０００５】
【発明が解決しようとする課題】しかし従来の２枚の基
板を貼り合わせる方法では貼り合わせる前の個片の素子
の膜厚分布を考慮せずに貼り合わせていたので、貼り合
わせて一つの素子にした場合にムラが生じるといった問
題点があった。
板を貼り合わせる方法では貼り合わせる前の個片の素子
の膜厚分布を考慮せずに貼り合わせていたので、貼り合
わせて一つの素子にした場合にムラが生じるといった問
題点があった。
【０００６】すなわち図２に示すように基板１のＢの部
分の膜厚がＡの部分の膜厚よりも厚く、ＡＢ間で膜厚の
傾斜がついている場合、基板２の方向を考慮せずにパタ
−ンを形成すると、Ｂ'の部分の膜厚がＡ'の部分の膜厚
よりも厚く、Ａ'Ｂ'間で膜厚の傾斜がつくことになる。
分の膜厚がＡの部分の膜厚よりも厚く、ＡＢ間で膜厚の
傾斜がついている場合、基板２の方向を考慮せずにパタ
−ンを形成すると、Ｂ'の部分の膜厚がＡ'の部分の膜厚
よりも厚く、Ａ'Ｂ'間で膜厚の傾斜がつくことになる。
【０００７】これらの基板を貼り合わせると、図２ｃ）
に示すように基板の貼り合わせ部、（表示部のほぼ中
央）で膜厚の厚いＢの部分と膜厚の薄いＡ'の部分が隣
り合わせになってしまい、表示ムラが生じることにな
る。
に示すように基板の貼り合わせ部、（表示部のほぼ中
央）で膜厚の厚いＢの部分と膜厚の薄いＡ'の部分が隣
り合わせになってしまい、表示ムラが生じることにな
る。
【０００８】また、周辺駆動回路が形成された表示装置
において、他の駆動基板との対向面に接合領域を有し、
他の基板と組み合わされることにより１つの拡大された
表示部を形成する方法（特開平１０−１６１５７２号公
報）も考案されているが、これは本発明のように個片の
素子の形成方法を規定するものではない。
において、他の駆動基板との対向面に接合領域を有し、
他の基板と組み合わされることにより１つの拡大された
表示部を形成する方法（特開平１０−１６１５７２号公
報）も考案されているが、これは本発明のように個片の
素子の形成方法を規定するものではない。
【０００９】本発明は前記従来課題を考慮してなされた
ものであって、複数の素子を貼り合わせて一つの素子を
形成した場合でも表示ムラがなく良好な表示品位の素子
を得ることができる。
ものであって、複数の素子を貼り合わせて一つの素子を
形成した場合でも表示ムラがなく良好な表示品位の素子
を得ることができる。
【００１０】
【課題を解決するための手段】前記の目的を達成するた
めに請求項１の発明は、少なくとも二つ以上の複数個の
個片の素子をつなぎ合わせて一つの素子を形成する素子
において、それぞれの個片の素子を形成する場合に素子
の形成方向が同一方向であることを特徴としている。
めに請求項１の発明は、少なくとも二つ以上の複数個の
個片の素子をつなぎ合わせて一つの素子を形成する素子
において、それぞれの個片の素子を形成する場合に素子
の形成方向が同一方向であることを特徴としている。
【００１１】前記構成にすることにより、つなぎ合わせ
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
【００１２】また請求項２記載の発明は少なくとも二つ
以上の複数個の個片の素子をつなぎ合わせて一つの素子
を形成する素子において、それぞれの個片の素子をつな
ぎ合わせる場合のつなぎ目付近の膜厚分布が最小となる
ようにすることを特徴としている。
以上の複数個の個片の素子をつなぎ合わせて一つの素子
を形成する素子において、それぞれの個片の素子をつな
ぎ合わせる場合のつなぎ目付近の膜厚分布が最小となる
ようにすることを特徴としている。
【００１３】前記構成にすることにより、つなぎ合わせ
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
【００１４】また請求項３の発明は少なくとも二つ以上
の複数個の個片の素子をつなぎ合わせて一つの素子を形
成する素子において、それぞれの個片の素子を形成する
場合につなぎ合わせて一つの素子にした場合と同じ方向
になるように個片の素子を形成することを特徴としてい
る。
の複数個の個片の素子をつなぎ合わせて一つの素子を形
成する素子において、それぞれの個片の素子を形成する
場合につなぎ合わせて一つの素子にした場合と同じ方向
になるように個片の素子を形成することを特徴としてい
る。
【００１５】前記構成にすることにより、つなぎ合わせ
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
【００１６】また請求項４の発明は請求項１、２、３の
発明において、素子を表示素子であることを特徴として
いる。
発明において、素子を表示素子であることを特徴として
いる。
【００１７】また請求項５の発明は請求項１、２、３の
発明において、素子を液晶表示素子であることを特徴と
している。
発明において、素子を液晶表示素子であることを特徴と
している。
【００１８】また請求項６の発明は請求項１、２、３の
発明において、素子をプラズマ表示素子であることを特
徴としている。
発明において、素子をプラズマ表示素子であることを特
徴としている。
【００１９】表示素子の場合は特につなぎ合わせ部のム
ラが目立ちやすいためにこのように規制している。
ラが目立ちやすいためにこのように規制している。
【００２０】
【発明の実施の形態】（実施の形態１）図１は本発明に
よる液晶パネルの製造方法を示す上面図である。
よる液晶パネルの製造方法を示す上面図である。
【００２１】以下図１に示す液晶パネルの実施例を説明
する。
する。
【００２２】ａ）は成膜時の状態、ｂ）はフォトリソグ
ラフィ工程で表示部１３及び実装部１４などを形成した
時の状態、ｃ）は貼り合せた時の状態を示している。
ラフィ工程で表示部１３及び実装部１４などを形成した
時の状態、ｃ）は貼り合せた時の状態を示している。
【００２３】素子１（１）と素子２（２）を貼り合わせ
て一つの基板（素子３（３））を形成する。
て一つの基板（素子３（３））を形成する。
【００２４】ガラス基板１上にＡｌなどの金属あるいは
ＳｉＮｘなどの絶縁膜をスピンナ−により成膜する（図
１のａ））。その後、洗浄し、感光性のレジストを金属
（あるいは絶縁膜）の上にスピンナ−により塗布し、プ
リベ−ク（８０〜１１０℃で乾燥）する。次に露光工程
として、マスクを用いてＵＶ光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク（１
２０〜２００℃の熱処理）を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
ＳｉＮｘなどの絶縁膜をスピンナ−により成膜する（図
１のａ））。その後、洗浄し、感光性のレジストを金属
（あるいは絶縁膜）の上にスピンナ−により塗布し、プ
リベ−ク（８０〜１１０℃で乾燥）する。次に露光工程
として、マスクを用いてＵＶ光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク（１
２０〜２００℃の熱処理）を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
【００２５】この洗浄、成膜（図１のａ））、フォトリ
ソグラフィ工程（図１のｂ））を繰り返すことによりア
レイ基板を作製する。
ソグラフィ工程（図１のｂ））を繰り返すことによりア
レイ基板を作製する。
【００２６】このアレイ基板と対向の基板を上下で貼り
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子１と素子２を貼り合わせて１
枚の素子３を形成する。
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子１と素子２を貼り合わせて１
枚の素子３を形成する。
【００２７】すなわち図１１に示す製造方法で作製した
液晶パネルを２枚作製し、それらを貼り合わせるのであ
る。
液晶パネルを２枚作製し、それらを貼り合わせるのであ
る。
【００２８】この場合に素子１と素子２の成膜工程（図
１のａ））とフォトリソグラフィ工程（図１のｂ））で
つなぎ目付近の膜厚差が小さくなるように素子を形成す
る。具体的には図１に示すように成膜時及びフォリソ時
の基板方向を揃えることによりつなぎ目付近の膜厚差を
小さくすることができる。
１のａ））とフォトリソグラフィ工程（図１のｂ））で
つなぎ目付近の膜厚差が小さくなるように素子を形成す
る。具体的には図１に示すように成膜時及びフォリソ時
の基板方向を揃えることによりつなぎ目付近の膜厚差を
小さくすることができる。
【００２９】例えば基板１のＢの部分の膜厚がＡの部分
の膜厚よりも厚く、ＡＢ間で膜厚の傾斜がついている場
合、同じ方向で成膜、フォトリソグラフを行うことによ
り、Ｂ'の部分の膜厚がＡ'の部分の膜厚よりも厚く、
Ａ'Ｂ'間で膜厚の傾斜がつくことになる。
の膜厚よりも厚く、ＡＢ間で膜厚の傾斜がついている場
合、同じ方向で成膜、フォトリソグラフを行うことによ
り、Ｂ'の部分の膜厚がＡ'の部分の膜厚よりも厚く、
Ａ'Ｂ'間で膜厚の傾斜がつくことになる。
【００３０】これらの基板を貼り合わせると、図１に示
すように基板の貼り合わせ部、（表示部のほぼ中央）で
膜厚の厚いＢの部分と膜厚の厚いＢ'の部分が隣り合わ
せになり、表示ムラは目立たなくなる（ＡＢ間、Ａ'Ｂ'
間は徐々に膜厚が変わっているので目立たない）。
すように基板の貼り合わせ部、（表示部のほぼ中央）で
膜厚の厚いＢの部分と膜厚の厚いＢ'の部分が隣り合わ
せになり、表示ムラは目立たなくなる（ＡＢ間、Ａ'Ｂ'
間は徐々に膜厚が変わっているので目立たない）。
【００３１】比較例として図２に示すように基板１のＢ
の部分の膜厚がＡの部分の膜厚よりも厚く、ＡＢ間で膜
厚の傾斜がついている場合、第２の基板の方向などを考
慮せずに成膜、フォトリソグラフを行うと、フォトリソ
グラフィ工程時に図２ｂ）のようになる場合がある。
の部分の膜厚がＡの部分の膜厚よりも厚く、ＡＢ間で膜
厚の傾斜がついている場合、第２の基板の方向などを考
慮せずに成膜、フォトリソグラフを行うと、フォトリソ
グラフィ工程時に図２ｂ）のようになる場合がある。
【００３２】これらの基板を貼り合わせると、図２ｃ）
に示すように基板の貼り合わせ部、（表示部のほぼ中
央）で膜厚の厚いＢの部分と膜厚の薄いＡ'の部分が隣
り合わせになってしまい、表示ムラが生じてしまった。
に示すように基板の貼り合わせ部、（表示部のほぼ中
央）で膜厚の厚いＢの部分と膜厚の薄いＡ'の部分が隣
り合わせになってしまい、表示ムラが生じてしまった。
【００３３】（実施の形態２）図３は本発明による液晶
パネルの製造方法を示す上面図である。
パネルの製造方法を示す上面図である。
【００３４】以下図３に示す液晶パネルの実施例を説明
する。
する。
【００３５】ａ）は成膜時の状態、ｂ）はフォトリソグ
ラフィ工程で表示部１３及び実装部１４などを形成した
時の状態、ｃ）は貼り合せた時の状態を示している。
ラフィ工程で表示部１３及び実装部１４などを形成した
時の状態、ｃ）は貼り合せた時の状態を示している。
【００３６】素子１〜４と素子５〜８を貼り合わせて一
つの基板（素子９）を形成する。
つの基板（素子９）を形成する。
【００３７】ガラス基板１上にＡｌなどの金属あるいは
ＳｉＮｘなどの絶縁膜をスピンナ−により成膜する（図
３のａ））。その後、洗浄し、感光性のレジストを金属
（あるいは絶縁膜）の上にスピンナ−により塗布し、プ
リベ−ク（８０〜１１０℃で乾燥）する。次に露光工程
として、マスクを用いてＵＶ光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク（１
２０〜２００℃の熱処理）を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
ＳｉＮｘなどの絶縁膜をスピンナ−により成膜する（図
３のａ））。その後、洗浄し、感光性のレジストを金属
（あるいは絶縁膜）の上にスピンナ−により塗布し、プ
リベ−ク（８０〜１１０℃で乾燥）する。次に露光工程
として、マスクを用いてＵＶ光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク（１
２０〜２００℃の熱処理）を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
【００３８】この洗浄、成膜（図３のａ））、フォトリ
ソグラフィ工程（図３のｂ））を繰り返すことによりア
レイ基板を作製する。
ソグラフィ工程（図３のｂ））を繰り返すことによりア
レイ基板を作製する。
【００３９】このアレイ基板と対向の基板を上下で貼り
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子１〜４と素子５〜８を貼り合
わせて１枚の素子９を形成する。
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子１〜４と素子５〜８を貼り合
わせて１枚の素子９を形成する。
【００４０】すなわち図１１に示す製造方法で作製した
液晶パネルを２枚作製し、それらを貼り合わせるのであ
る。
液晶パネルを２枚作製し、それらを貼り合わせるのであ
る。
【００４１】この場合に素子１〜４と素子５〜８の成膜
工程（図３のａ））とフォトリソグラフィ工程（図３の
ｂ））でつなぎ目付近の膜厚差が小さくなるように素子
を形成する。具体的には図３に示すように成膜時及びフ
ォリソグラフィ時の基板方向を特定することによりつな
ぎ目付近の膜厚差を最小にすることができる。
工程（図３のａ））とフォトリソグラフィ工程（図３の
ｂ））でつなぎ目付近の膜厚差が小さくなるように素子
を形成する。具体的には図３に示すように成膜時及びフ
ォリソグラフィ時の基板方向を特定することによりつな
ぎ目付近の膜厚差を最小にすることができる。
【００４２】例えば基板１のＢ、Ｄの部分の膜厚がＡ、
Ｃの部分の膜厚よりも厚く、膜厚の傾斜がついている場
合、方向を特定して成膜、フォトリソグラフを行うこと
により、基板２を形成した場合も、Ｂ'Ｄ'の部分の膜厚
がＡ'Ｃ'の部分の膜厚よりも厚くなる。
Ｃの部分の膜厚よりも厚く、膜厚の傾斜がついている場
合、方向を特定して成膜、フォトリソグラフを行うこと
により、基板２を形成した場合も、Ｂ'Ｄ'の部分の膜厚
がＡ'Ｃ'の部分の膜厚よりも厚くなる。
【００４３】これらの基板を貼り合わせると、図３ｃ）
に示すように基板の貼り合わせ部、（表示部のほぼ中
央）で膜厚の厚いＢ、Ｄの部分と膜厚の厚いＢ'、Ｄ'の
部分が隣り合わせになり、表示ムラは目立たなくなる
（ここでＡ'とＣ'は表示の周辺部なので入れ替わって
も、中央部ほどの表示ムラは見えない）。
に示すように基板の貼り合わせ部、（表示部のほぼ中
央）で膜厚の厚いＢ、Ｄの部分と膜厚の厚いＢ'、Ｄ'の
部分が隣り合わせになり、表示ムラは目立たなくなる
（ここでＡ'とＣ'は表示の周辺部なので入れ替わって
も、中央部ほどの表示ムラは見えない）。
【００４４】比較例として図４に示すように基板１の
Ｂ、Ｄの部分の膜厚がＡ、Ｃの部分の膜厚よりも厚く、
膜厚の傾斜がついている場合、基板２の基板の方向など
を考慮せずに成膜、フォトリソグラフを行うと、フォト
リソグラフィ工程時にｂ）のようになる場合がある。
Ｂ、Ｄの部分の膜厚がＡ、Ｃの部分の膜厚よりも厚く、
膜厚の傾斜がついている場合、基板２の基板の方向など
を考慮せずに成膜、フォトリソグラフを行うと、フォト
リソグラフィ工程時にｂ）のようになる場合がある。
【００４５】これらの基板を貼り合わせると、図４ｃ）
に示すように基板の貼り合わせ部、（表示部のほぼ中
央）で膜厚の厚いＢ、Ｄの部分と膜厚の薄いＣ'、Ａ'の
部分が隣り合わせになってしまい、表示ムラが生じてし
まった。
に示すように基板の貼り合わせ部、（表示部のほぼ中
央）で膜厚の厚いＢ、Ｄの部分と膜厚の薄いＣ'、Ａ'の
部分が隣り合わせになってしまい、表示ムラが生じてし
まった。
【００４６】なお図１では２分割を図３では８分割の場
合を示したが、分割数はこれに限らず、何分割でも可能
であるのは言うまでもない。
合を示したが、分割数はこれに限らず、何分割でも可能
であるのは言うまでもない。
【００４７】（実施の形態３）図５は本発明による液晶
パネルの製造方法を示す上面図である。
パネルの製造方法を示す上面図である。
【００４８】以下図５に示す液晶パネルの実施例を説明
する。
する。
【００４９】ａ）は成膜時の状態、ｂ）はフォトリソグ
ラフィ工程で表示部１３及び実装部１４などを形成した
時の状態、ｃ）は貼り合せた時の状態を示している。
ラフィ工程で表示部１３及び実装部１４などを形成した
時の状態、ｃ）は貼り合せた時の状態を示している。
【００５０】素子１あるいは３と素子２あるいは４を貼
り合わせて一つの基板（素子５）を形成する。
り合わせて一つの基板（素子５）を形成する。
【００５１】ガラス基板１上にＡｌなどの金属あるいは
ＳｉＮｘなどの絶縁膜をスピンナ−により成膜する（図
５のａ））。その後、洗浄し、感光性のレジストを金属
（あるいは絶縁膜）の上にスピンナ−により塗布し、プ
リベ−ク（８０〜１１０℃で乾燥）する。次に露光工程
として、マスクを用いてＵＶ光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク（１
２０〜２００℃の熱処理）を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
ＳｉＮｘなどの絶縁膜をスピンナ−により成膜する（図
５のａ））。その後、洗浄し、感光性のレジストを金属
（あるいは絶縁膜）の上にスピンナ−により塗布し、プ
リベ−ク（８０〜１１０℃で乾燥）する。次に露光工程
として、マスクを用いてＵＶ光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク（１
２０〜２００℃の熱処理）を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
【００５２】この洗浄、成膜（図５のａ））、フォトリ
ソグラフィ工程（図５のｂ））を繰り返すことによりア
レイ基板を作製する。
ソグラフィ工程（図５のｂ））を繰り返すことによりア
レイ基板を作製する。
【００５３】このアレイ基板と対向の基板を上下で貼り
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子１と素子４を貼り合わせて１
枚の素子５を形成する。
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子１と素子４を貼り合わせて１
枚の素子５を形成する。
【００５４】このように素子を分割して製造することに
より、歩留りを向上させることができる。例えば図５に
おいて第２の素子及び第３の素子が不良であった場合、
１枚の基板で作製していたならば基板１、２とも不良に
なってしまうが、図５のように素子を分割して製造した
場合、素子１と素子４を組み合わせることができるの
で、良品の素子５を作製できる。
より、歩留りを向上させることができる。例えば図５に
おいて第２の素子及び第３の素子が不良であった場合、
１枚の基板で作製していたならば基板１、２とも不良に
なってしまうが、図５のように素子を分割して製造した
場合、素子１と素子４を組み合わせることができるの
で、良品の素子５を作製できる。
【００５５】図５に示すようにつなぎ合わせて一つの素
子になった場合（素子５）と同じ方向で素子１、２ある
いは素子３、４などを形成する。このように形成するこ
とにより、つなぎ目付近の膜厚差を小さくすることがで
きる。
子になった場合（素子５）と同じ方向で素子１、２ある
いは素子３、４などを形成する。このように形成するこ
とにより、つなぎ目付近の膜厚差を小さくすることがで
きる。
【００５６】例えば基板１のＤ、Ｇの部分の膜厚が他の
部分の膜厚よりも厚い場合（基板２ではＤ'、Ｇ'が厚く
なる）、図５のように成膜、フォトリソグラフを行うこ
とにより、素子５を形成した場合でも膜厚の厚いＤ、
Ｇ'が隣り合わせになり、表示ムラは目立たなくなる。
部分の膜厚よりも厚い場合（基板２ではＤ'、Ｇ'が厚く
なる）、図５のように成膜、フォトリソグラフを行うこ
とにより、素子５を形成した場合でも膜厚の厚いＤ、
Ｇ'が隣り合わせになり、表示ムラは目立たなくなる。
【００５７】比較例として図６に示すように形成した場
合は膜厚の厚いＤの部分と薄いＨ'の部分が隣り合わせ
になってしまい、表示ムラが生じてしまった。
合は膜厚の厚いＤの部分と薄いＨ'の部分が隣り合わせ
になってしまい、表示ムラが生じてしまった。
【００５８】図５では２分割の場合を示したが、図７の
ように４分割あるいはそれ以上の分割を行っても良いの
は言うまでもない。
ように４分割あるいはそれ以上の分割を行っても良いの
は言うまでもない。
【００５９】図８（比較例）のように形成するよりも図
７のように形成した方がつなぎ目付近の膜厚差を小さく
することができる。
７のように形成した方がつなぎ目付近の膜厚差を小さく
することができる。
【００６０】なお本実施の形態では液晶パネルを用いた
が、プラズマディスプレイやＥＬ（Electroluminescenc
e）、ＦＥＤ（Field Emission Display）、プラズマア
ドレス液晶ディスプレイなど表示装置は言うに及ばず、
基板の大型化、歩留りの向上など素子の製造方法として
有効である。
が、プラズマディスプレイやＥＬ（Electroluminescenc
e）、ＦＥＤ（Field Emission Display）、プラズマア
ドレス液晶ディスプレイなど表示装置は言うに及ばず、
基板の大型化、歩留りの向上など素子の製造方法として
有効である。
【００６１】また本実施例では液晶パネルを例にとった
ので基板としてガラス基板を用いたが、シリコン基板や
フィルムやプラスチックなどどのような基板でも良い。
ので基板としてガラス基板を用いたが、シリコン基板や
フィルムやプラスチックなどどのような基板でも良い。
【００６２】また成膜に用いる膜材料もどのようなもの
を用いても良く、また本実施例ではスピンコ−ト法やフ
ォトリソグラフィ法を用いたが、これに限らず、印刷法
やインクジェット法などどのような形成方法でも良い。
本実施例では液晶パネル製造工程のアレイ工程での成
膜、フォトリソグラフィ工程について述べたが、配向膜
形成などのパネル工程でも有効であるのは勿論である。
を用いても良く、また本実施例ではスピンコ−ト法やフ
ォトリソグラフィ法を用いたが、これに限らず、印刷法
やインクジェット法などどのような形成方法でも良い。
本実施例では液晶パネル製造工程のアレイ工程での成
膜、フォトリソグラフィ工程について述べたが、配向膜
形成などのパネル工程でも有効であるのは勿論である。
【００６３】
【発明の効果】以上のように本発明によれば、少なくと
も二つ以上の複数個の個片の素子をつなぎ合わせて一つ
の素子を形成する素子において、それぞれの個片の素子
を形成する場合に素子の形成方向が同一方向であること
を特徴とすることにより大型化した場合でもムラのない
素子、歩留りの良い素子を作製することができる。
も二つ以上の複数個の個片の素子をつなぎ合わせて一つ
の素子を形成する素子において、それぞれの個片の素子
を形成する場合に素子の形成方向が同一方向であること
を特徴とすることにより大型化した場合でもムラのない
素子、歩留りの良い素子を作製することができる。
【図１】本実施の形態１における液晶パネルの製造方法
を模式的に示す上面図
を模式的に示す上面図
【図２】従来の液晶パネルの製造方法を模式的に示す上
面図
面図
【図３】本実施の形態２における液晶パネルの製造方法
を模式的に示す上面図
を模式的に示す上面図
【図４】従来の液晶パネルの製造方法を模式的に示す上
面図
面図
【図５】本実施の形態３における液晶パネルの製造方法
を模式的に示す上面図
を模式的に示す上面図
【図６】従来の液晶パネルの製造方法を模式的に示す上
面図
面図
【図７】本実施の形態３における液晶パネルの製造方法
を模式的に示す上面図
を模式的に示す上面図
【図８】従来の液晶パネルの製造方法を模式的に示す上
面図
面図
【図９】従来の液晶パネルの構造を模式的に示す上面図
【図１０】従来の液晶パネルの製造方法を模式的に示す
上面図
上面図
【図１１】従来の液晶パネルの製造方法を示すフローチ
ャ−ト
ャ−ト
１ 素子１ ２ 素子２ ３ 素子３ ４ 素子４ ５ 素子５ ６ 素子６ ７ 素子７ ８ 素子８ ９ 素子９ １３ 表示部 １４ 実装部（配線部、回路部）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 一文 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木村 雅典 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H089 KA10 KA11 QA12 QA14 5C094 AA14 AA42 BA27 BA31 BA33 BA43 DA01 EB02 5G435 AA17 BB05 BB06 BB12 EE33 KK05
Claims (6)
- 【請求項１】 少なくとも二つ以上の複数個の個片の素
子をつなぎ合わせて一つの素子を形成する素子におい
て、それぞれの個片の素子を形成する場合に素子の形成
方向が同一方向であることを特徴とする素子の製造方
法。 - 【請求項２】 少なくとも二つ以上の複数個の個片の素
子をつなぎ合わせて一つの素子を形成する素子におい
て、それぞれの個片の素子をつなぎ合わせる場合のつな
ぎ目付近の膜厚分布が最小となるようにすることを特徴
とする素子の製造方法。 - 【請求項３】 少なくとも二つ以上の複数個の個片の素
子をつなぎ合わせて一つの素子を形成する素子におい
て、それぞれの個片の素子を形成する場合につなぎ合わ
せて一つの素子にした場合と同じ方向になるように個片
の素子を形成することを特徴とする素子の製造方法。 - 【請求項４】 素子が表示素子であることを特徴とする
請求項１、２、３のいずれかに記載の素子の製造方法。 - 【請求項５】 素子が液晶表示素子であることを特徴と
する請求項１、２、３のいずれかに記載の素子の製造方
法。 - 【請求項６】 素子がプラズマ表示素子であることを特
徴とする請求項１、２、３のいずれかに記載の素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28435999A JP2001109392A (ja) | 1999-10-05 | 1999-10-05 | 素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28435999A JP2001109392A (ja) | 1999-10-05 | 1999-10-05 | 素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001109392A true JP2001109392A (ja) | 2001-04-20 |
Family
ID=17677581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28435999A Pending JP2001109392A (ja) | 1999-10-05 | 1999-10-05 | 素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001109392A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013501960A (ja) * | 2009-08-14 | 2013-01-17 | トビス カンパニー リミテッド | マルチディスプレイ装置の製造方法 |
| WO2014002694A1 (ja) * | 2012-06-27 | 2014-01-03 | シャープ株式会社 | マルチディスプレイ装置 |
| CN104919512A (zh) * | 2012-11-12 | 2015-09-16 | 夏普株式会社 | 显示装置 |
-
1999
- 1999-10-05 JP JP28435999A patent/JP2001109392A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013501960A (ja) * | 2009-08-14 | 2013-01-17 | トビス カンパニー リミテッド | マルチディスプレイ装置の製造方法 |
| WO2014002694A1 (ja) * | 2012-06-27 | 2014-01-03 | シャープ株式会社 | マルチディスプレイ装置 |
| JP2014010169A (ja) * | 2012-06-27 | 2014-01-20 | Sharp Corp | マルチディスプレイ装置及びマルチディスプレイ装置の製造方法 |
| CN104508543A (zh) * | 2012-06-27 | 2015-04-08 | 夏普株式会社 | 多屏显示器装置 |
| US20150370112A1 (en) * | 2012-06-27 | 2015-12-24 | Sharp Kabushiki Kaisha | Multi-display apparatus |
| CN104919512A (zh) * | 2012-11-12 | 2015-09-16 | 夏普株式会社 | 显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7515241B2 (en) | Bonding structure for flat panel display and method having outer and inner walls of a predetermined interval having sealant and bonded to upper and lower substrates for unimpeded cell gap between the substrates and the inner separation wall | |
| JP3579492B2 (ja) | 表示装置の作製方法 | |
| JPH06118441A (ja) | 表示セル | |
| JPH08250745A (ja) | 表示装置 | |
| KR101799937B1 (ko) | 경량 박형의 액정표시장치의 제조 방법 | |
| US9147802B2 (en) | Liquid crystal display panel and manufacturing method thereof | |
| KR101002936B1 (ko) | 캐리어 기판, 이를 이용한 플라스틱 기판의 적층 방법 및유연한 디스플레이 장치의 제조 방법 | |
| JP2011003778A (ja) | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 | |
| JP2001109392A (ja) | 素子の製造方法 | |
| JP2001154221A (ja) | アクティブマトリクス型液晶表示パネルの製造方法 | |
| JP3445402B2 (ja) | 薄膜トランジスタとその製造方法およびアクティブマトリックス基板とその製造方法 | |
| JP2002124554A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH08271869A (ja) | 液晶表示パネルの製造方法 | |
| JP2000284260A (ja) | 液晶装置の製造方法 | |
| JP2002108246A (ja) | 樹脂基板を有する電子装置の製造方法および樹脂基板を有する液晶表示装置の製造方法 | |
| JP2001215481A (ja) | 液晶アレイ装置、その製造方法、およびそれを用いた液晶表示パネル | |
| JPH02223912A (ja) | アクテイブマトリクス液晶デイスプレイの形成方法およびその駆動方法 | |
| JPH04309927A (ja) | アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子 | |
| JP4387258B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2006106188A (ja) | 液晶表示素子及びその製造方法 | |
| JP2002358024A (ja) | 表示装置の製造方法及び液晶表示装置 | |
| JPH01211727A (ja) | 表示デバイス | |
| JPH04316022A (ja) | 液晶表示素子の製造方法 | |
| JPH1115008A (ja) | 表示パネルのめっき方法 | |
| JPH0720450A (ja) | 液晶表示装置及びその製造方法 |