JP2001053815A - 波形生成回路 - Google Patents

Abstract

(57)【要約】 【課題】 パイロット信号とデータの他に振幅０の波形
に対応するスペースシンボルを挿入したときの送信波形
を簡単な回路で生成する。 【解決手段】 スペースシンボル制御信号ＳＳが入ると
切替カウント５はシンボルクロックＣＬＢを所定値まで
カウントアップしたのち０出力を続ける。この出力は上
位アドレスＡＨとしてＲＯＭへ与えられ、スペースシン
ボルの影響を受けないとき、及び影響があるときのスペ
ースシンボル位置に対応した波形データのエリアが選択
される。またシリアルなシンボルデータの干渉を与える
範囲のシンボルがシリアル／パラレル変換器４でパラレ
ル化され、中間アドレスＡＭとしてＲＯＭへ与えられ、
パターン列対応の波形エリアが選択される。さらにサン
プリングクロックＣＬＡがサンプルカウンタ２でカウン
トされ、各エリアのサンプル値か下位アドレスＡＬによ
り選択されて読み出される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、波形生成回路に係
り、特にデータ列にスペースシンボルを挿入したときの
帯域制限波形を生成するための波形生成回路に関する。

【０００２】

【従来の技術】ディジタル陸上移動通信において、周波
数利用効率の向上と高品質伝送を目的とした直交ＳＦＨ
／１６ＱＡＭ方式が知られており（ＳＦＨ：Slow Frequ
ency Hopping）、さらにこの方式で耐干渉性を高めるた
めに、ホッピング周期に同期して周期的に振幅が０のス
ペースシンボルを挿入し、このスペースシンボルにおけ
る受信レベルから干渉波レベルを検出・推定し、シンボ
ルごとに重み付けを行う重み付けユークリッド距離最小
復号方式が提案されている（特開平ー６５１８４号及び
電子情報通信学会論文誌Ｂ−II，Ｖｏｌ．Ｊ７８−Ｂ−
II，Ｎｏ．６，ＰＰ４４５−４５３，１９９５年６月参
照）。

【０００３】

【発明が解決しようとする課題】このようなシステムを
実現するためには、送信側で送信データの間にスペース
シンボルを周期的に挿入し、帯域制限した送信波形を生
成することが必要であり、特に移動機の場合にはそのた
めの回路が小型かつ低価格で構成できることが望まれ
る。しかしこうした点を考慮した波形生成回路は具体的
に開示されたものがない。

【０００４】本発明の目的は、送信データ列にスペース
シンボルを挿入して帯域制限した送信波形を、小型かつ
安価な回路で生成することのできる波形生成回路を実現
することにある。

【０００５】

【課題を解決するための手段】本発明は、データシンボ
ル及びスペースシンボルから成る入力シンボル列をその
入力とし、データシンボル値の“１”か“０”かに対応
して予め定められた帯域制限波形を出力し、スペースシ
ンボルに対応して振幅０の波形を出力するための波形生
成回路において、１つのシンボル対応の前記帯域制限波
形が干渉するところの当該シンボルに先行及び後続する
干渉シンボル範囲を定めたとき、１つのシンボル位置の
波形データを格納するアドレスを上位、中間及び下位ア
ドレスに分け、そのシンボル位置を前記干渉シンボル範
囲としてもつシンボルにスペースシンボルが含まれてい
ないか、あるいは含まれているときはそのスペースシン
ボルと当該シンボル位置との前後を区別した相対距離が
いくつかに応じて異なる上位アドレスを対応させ、当該
シンボル位置を干渉シンボル範囲としてもつシンボルと
当該シンボル位置のシンボル自体から成るシンボル列の
値を中間アドレスに対応させ、さらに個々の波形データ
の複数のサンプル値を下位アドレスに対応させて構成し
たＲＯＭと、前記入力シンボル列に前記スペースシンボ
ルが挿入される位置に同期して入力される制御信号から
前記ＲＯＭの上位アドレスを決定する第１の手段と、前
記入力シンボル列の前記干渉シンボル範囲に相当する長
さのシリアルシンボル列をパラレルデータに変換して前
記ＲＯＭの中間アドレスを決定する第２の手段と、前記
入力シンボル列のクロック周期に同期した下位アドレス
を発生する第３の手段と、を備えたことを特徴とする波
形生成回路を開示する。

【０００６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明になる波形生成回
路の構成例を示すブロック図で、出力波形のサンプル値
を格納し、サンプリングクロックＣＬＡをその読み出し
信号とするＲＯＭ１、サンプリングクロックＣＬＡをカ
ウンとし、カウント値がその最大値Ｍ−１になると再び
０からカウントを繰り返し、その出力をＲＯＭ１のアド
レス信号の内の下位アドレスＡＬとして出力するサンプ
ルカウンタ２、サンプリングクロックＣＬＡを１／Ｍに
分周してシンボルクロックＣＬＢを生成する分周回路
３、送信ディジタルデータ（シリアル）であるシンボル
データＩＮの連続したＬシンボル（Ｌビット）をシンボ
ルクロックＣＬＢに同期してＬビットのパラレルデータ
に変換し、ＲＯＭ１のアドレス信号Ｌビット分の中間ア
ドレスＡＭとして出力するシリアル／パラレル変換器
４、及びスペースシンボル制御信号ＳＳが入力されると
シンボルクロックＣＬＢのカウントを開始し、そのカウ
ント値がＬになるとカウントを停止して“０”にリセッ
トされた状態を継続し、ＲＯＭ１のアドレスの上位アド
レスＡＨを出力する切替カウンタ５から構成されてい
る。ここでシリアル／パラレル変換器４は、シンボルク
ロックＣＬＢをシフトクロックとするシフトレジスタに
よって構成できる。

【０００７】上記の構成において、まずＲＯＭ１に格納
すべき出力波形について説明する。図２は、理想的バン
ドパスフィルタのインパレスポンスを示しており、今１
つの送信シンボルの信号波形はこの図２の波形とする。
即ち送信シンボルが“１”のときは図２の波形そのも
の、“０”のときは図２の波形の正負を反転したものと
する。同図のインターバルＴはシンボルクロックＣＬＢ
の周期である。また、インパルスレスポンスは理論的に
は図示の時間軸範囲よりも外側へ（無限に）続くが、以
下では図のように６Ｔの区間で打ち切った波形とする。
これは帯域制限により生じる符号干渉を考慮する長さに
相当する。前述のシリアル／パラレル変換器４のパラレ
ルデータ数Ｌ、切替カウンタ５の最大カウント値Ｌはこ
のインパルスレスポンスの打ち切り長に等しく、従って
以下ではＬ＝６とする。

【０００８】図３は、図２の信号波形を用いたときの、
スペースシンボルを含まない送信シンボル列“…ａｂｃ
ｄｅｆｇｈ…”＝“…１１１００１１１…”の個々の波
形を示しており、実際の波形は同図の実際の波形をすべ
て加算したものとなる。この波形でシンボルｃに着目す
ると、図２のように打ち切り長Ｌを６としているから、
シンボルｃの波形（図３のｃの右側区間の波形）は、そ
の前後のシンボルａ、ｂ、ｄ、ｅ、ｆのインパルスレス
ポンスの影響を受けた波形となっている。即ちシンボル
ａから受ける影響は図２の区間６の波形と等しく、シン
ボルｂから受ける影響は区間５の波形と等しく、シンボ
ルｄから受ける影響は区間３の波形を反転したものと等
しく、シンボルｅから受ける影響は区間２の波形を反転
したものと等しく、シンボルｆから受ける影響は区間１
の波形と等しい。つまりシンボルｃの波形データは、図
２のインパルス応答の区間１から６までの波形をシンボ
ル列に応じて正負を考慮して重ね合わせた波形と同じで
ある。このことはシンボル列が図３の例と変わっても同
様であって、スペースシンボルを含まないときのあるシ
ンボル位置の送信波形は、そのシンボルと、先行する２
つのシンボルと、後に続く３つのシンボルの、合計６個
のシンボルの値から決まる。

【０００９】図４は、図２の送信波形を用いたときの、
スペースシンボルを含む送信シンボル列“…ＡＢＣＤＥ
ＦＧＨＩＪＫ…”＝“…１０１１０Ｓ１１１１１…”の
波形を示しており、やはり実際の波形は同図の実線を全
て加算したものとなる。ここでシンボルＦが振幅０のシ
ンボルＳである。この図でシンボルＣに着目すると、打
ち切り長Ｌを６としたとき、スペースシンボルであるシ
ンボルＦより３シンボル先行しているシンボルＣの波形
は、その前後のシンボルＡ、Ｂ、Ｄ、Ｅ、Ｆの影響を受
けるが、シンボルＦは振幅が０であるのでその影響を受
けない。これは自身のシンボルＣを含めて、図２でイン
パルスレスポンスの区間１の波形を除いた区間２から６
までの波形をシンボル列の“１”“０”に応じた正負を
考慮して重ね合わせた波形である。スペースシンボルで
あるシンボルＦより２シンボル先行しているシンボルＤ
の波形は、その前後のシンボルＢ、Ｃ、Ｅ、Ｇから影響
を受け、自身のシンボルＤを含めて図２の区間１と３か
ら６までの波形とこれらのシンボル列から定まり、以下
同様にシンボルＦの直前のシンボルＥの波形は、その前
後のシンボルＣ、Ｄ、Ｇ、Ｈ及び自身のシンボルＥの値
と図２の区間１と２と４から６までの波形から定まり、
シンボルＦの波形はその前後のシンボルＤ、Ｅ、Ｇ、
Ｈ、Ｉの値と図２の区間１から３と５と６の波形から定
まり、シンボルＦの次のシンボルＧの波形はその前後の
シンボルＥ、Ｈ、Ｉ、Ｊの値と図２の区間１から４と６
の波形から定まり、さらにその次のシンボルＨの波形は
その前後のシンボルＧ、Ｉ、Ｊ、Ｋの値と図２の区間１
から５の波形から定まる。この場合にも各シンボル位置
の波形は、シンボル列の値が図４の例と変わっても同様
であって、スペースシンボルを含むときのあるシンボル
位置の送信波形は、やはりそのシンボルと、先行する２
つのシンボルと、後に続く３シンボルから決まるが、そ
の内のスペースシンボルＳからの寄与は０として残りの
波形の加算を行えばよい。但しスペースシンボルは一般
に打ち切り長Ｌよりも十分長い間隔で１個づつ挿入され
るので、連続したＬシンボル内に２個以上スペースシン
ボルが現れることはなく、図４のシンボルＡ、Ｂやそれ
より前のシンボル、及びシンボルＩ、Ｊ、Ｋ…等の波形
は図３の場合と同じ方法で求められる。

【００１０】図５は、以上の図３、図４を用いて説明し
た波形データをＲＯＭ１に格納したときのメモリマップ
を示したもので、インパルスレスポンスの打ち切り長Ｌ
を６とした場合である。ＲＯＭ１のアドレス領域はアド
レス領域ＡＲ０〜ＡＲ６の７つの領域から成っていて、
これらのアドレス領域は３ビット幅の上位アドレスＡＨ
の値０〜６をそれぞれ持っている。ここで上位アドレス
ＡＨ＝０のアドレス領域ＡＲ０は図３で述べたように、
スペースシンボルの影響がないときの波形データであ
り、それぞれが上位アドレス１〜６をもつアドレス領域
ＡＲ１〜ＡＲ６の各々は、図４で説明したように、スペ
ースシンボルより３シンボル先行した位置、２シンボル
先行した位置、スペースシンボル直前シンボル位置、ス
ペースシンボル自身の位置、スペースシンボル直後シン
ボル位置、及びスペースシンボルより２シンボル後の位
置のそれぞれの波形データを格納している。そしてこれ
らアドレス領域ＡＲ０〜ＡＲ６内の各波形データは、以
下に述べるように６ビットの中間アドレスＡＭと対応づ
けられている。

【００１１】アドレスＡＲ０の波形データは、図３で説
明したようにそのシンボルと先行２シンボル及び後続３
シンボルの合計６シンボルの値で決まるから２⁶個あ
り、６シンボルのビット列を中間アドレスＡＭとするエ
リアにその６シンボル対応の波形データを格納してお
く。アドレス領域ＡＲ１〜ＡＲ６の各々の波形データ
は、図４で説明したように、そのシンボルと先行２シン
ボル及び後続３シンボルの合計６シンボルの内、スペー
スシンボルを除いた５シンボルの値で決まるから２⁵個
づつある。しかしシンボルデータＩＮにはスペースシン
ボルの位置に“０”又は“１”をもつダミーシンボルが
挿入されているから、そのダミーを含む６シンボルを中
間アドレスＡＭとするエリアに各シンボル列対応の波形
データを格納しておく。この場合、ダミーシンボルが
“０”か“１”かによりアドレスＡＭが変わるが、その
どちらにも同じ波形データを格納しておくものとする。
但しダミーシンボルを常に“０”か“１”のいずれかに
固定することができれば、その値に対応したアドレスだ
けを用いてもよい。

【００１２】以上では波形データは、各シンボル周期Ｔ
の時間幅内のアナログデータとして説明した。しかしＲ
ＯＭにはディジタル化してそのサンプル値を入力してお
く必要があり、このサンプル数が分周回路３の分周比及
びサンプルカウンタ２の定数Ｍに等しい。例えばＭ＝４
とすると、１波形データは４サンプル値分が下位アドレ
スＡＬの０〜３（２ビット）に対応してＲＯＭに格納さ
れており、これらが読み出され、図示を省略したＤＡ変
換器、ローパスフィルタ経由でアナログ化されて送信さ
れる。

【００１３】次に、以上のようにＲＯＭ１を構成したと
きの、図１の回路の動作を説明する。図６はこの回路動
作を示すタイムチャートで、シンボルクロックＣＬＢは
サンプリングクロックＣＬＡをＭ分周して生成される。
スペースシンボル制御信号ＳＳが入力されていない（図
６の時刻ｔ０以前のハイレベル時間）ときは、切替カウ
ンタ５の出力する上位アドレスＡＨは０である。一方、
シンボルクロックＣＬＢに同期して入力されるシンボル
データＩＮは、１シンボル入力されるごとにそのシンボ
ルと先行する５シンボルの合計６シンボルがシリアル／
パラレル変換器４でパラレルデータに変換され、これが
中間アドレスＡＭとなる。従って、シンボルクロックＣ
ＬＢの１クロック周期の間は、ＲＯＭ１のアドレスＡＲ
０の、現在及び先行の計６シンボルを中間アドレスとす
る領域が選択されている。そしてその間はサンプルカウ
ンタ２出力の下位アドレスＡＬが０、１、２、３と変化
するから、上記６シンボル対応波形データの４サンプル
値がサンプリングクロックＣＬＡを読み出しパルスとし
て次々とＲＯＭ１から読み出される。このとき読み出さ
れた波形データは、今入力されたシンボルより３つ先行
するシンボル位置のものである。

【００１４】次に、時刻ｔ０にスペースシンボル制御信
号ＳＳが入力されると（ローレベル）、その立ち上がり
時点ｔ１に切替カウンタ５が＋１カウントアップされ、
以後その最大値Ｌ＝６までシンボルクロックＣＬＢをカ
ウントアップする。そしてこの切替カウンタ５のカウン
ト値ＡＭがカウントアップするごとにＲＯＭ１のアドレ
ス領域ＡＲ１、ＡＲ２…が順次選択され、上記と同様に
現在入力されたシンボルと先行５シンボルの計６シンボ
ル対応の波形データのサンプル値がＲＯＭ１から読み出
される。そしてこの波形データは、今入力されたシンボ
ルより３つ先行するシンボル位置のものである。従っ
て、スペースシンボル制御信号ＳＳにより切替カウンタ
５の出力ＡＨが１になるときにスペースシンボル対応の
ダミーシンボルが入力されるタイミングでスペースシン
ボル制御信号ＳＳを与えれば、それから３シンボル後の
シンボル入力時には上位アドレスＡＨ＝４となる共に、
その入力シンボルよりダミーシンボルは３シンボル先行
している。即ちスペースシンボル位置の波形データを格
納しているアドレス領域ＡＲ４のデータがスペースシン
ボル位置の波形として出力される。切替カウンタ５の出
力ＡＨが０に戻ると、以降はスペースシンボルの影響を
受けない波形データがアドレス領域ＡＲ０から次々と読
み出される。

【００１５】

【発明の効果】本発明によれば、簡単で安価なディジタ
ル回路で、スペースシンボルを挿入して帯域制限した送
信波形を生成できる効果がある。

【図面の簡単な説明】

【図１】本発明になる波形生成回路の構成例を示すブロ
ック図である。

【図２】インパルスレスポンスの説明図である。

【図３】スペースシンボルがないときの送信波形説明図
である。

【図４】スペースシンボルがあるときの送信波形説明図
である。

【図５】ＲＯＭのメモリマップである。

【図６】図１の回路の動作を示すタイムチャートであ
る。

【符号の説明】

１ ＲＯＭ ２ サンプルカウンタ ３ 分周回路 ４ シリアル／パラレル変換器 ５ 切替カウンタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データシンボル及びスペースシンボルか
   ら成る入力シンボル列をその入力とし、データシンボル
   値の“１”か“０”かに対応して予め定められた帯域制
   限波形を出力し、スペースシンボルに対応して振幅０の
   波形を出力するための波形生成回路において、 １つのシンボル対応の前記帯域制限波形が干渉するとこ
   ろの当該シンボルに先行及び後続する干渉シンボル範囲
   を定めたとき、１つのシンボル位置の波形データを格納
   するアドレスを上位、中間及び下位アドレスに分け、そ
   のシンボル位置を前記干渉シンボル範囲としてもつシン
   ボルにスペースシンボルが含まれていないか、あるいは
   含まれているときはそのスペースシンボルと当該シンボ
   ル位置との前後を区別した相対距離がいくつかに応じて
   異なる上位アドレスを対応させ、当該シンボル位置を干
   渉シンボル範囲としてもつシンボルと当該シンボル位置
   のシンボル自体から成るシンボル列の値を中間アドレス
   に対応させ、さらに個々の波形データの複数のサンプル
   値を下位アドレスに対応させて構成したＲＯＭと、 前記入力シンボル列に前記スペースシンボルが挿入され
   る位置に同期して入力される制御信号から前記ＲＯＭの
   上位アドレスを決定する第１の手段と、 前記入力シンボル列の前記干渉シンボル範囲に相当する
   長さのシリアルシンボル列をパラレルデータに変換して
   前記ＲＯＭの中間アドレスを決定する第２の手段と、 前記入力シンボル列のクロック周期に同期した下位アド
   レスを発生する第３の手段と、 を備えたことを特徴とする波形生成回路。