JP2001015761A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2001015761A JP2001015761A JP11187398A JP18739899A JP2001015761A JP 2001015761 A JP2001015761 A JP 2001015761A JP 11187398 A JP11187398 A JP 11187398A JP 18739899 A JP18739899 A JP 18739899A JP 2001015761 A JP2001015761 A JP 2001015761A
- Authority
- JP
- Japan
- Prior art keywords
- source electrode
- electrode
- thin film
- drain electrode
- tooth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Shift Register Type Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 櫛歯型の薄膜トランジスタにおいて、ドレイ
ン電圧ＶＤを上げても、ＶＧ（ゲート電圧）−ＩＤ（ド
レイン電流）特性が劣化しないようにする。 【解決手段】 ドレイン電極７及びソース電極８の各歯
部７ａ、８ａの先端部とこれに対向するソース電極８及
びドレイン電極７の各連結部８ｂ、７ｂとの間隔Ｔ１は
ドレイン電極７の歯部７ａとソース電極８の歯部８ａと
の間隔Ｔ２（チャネル長）よりも大きくなっている。こ
れにより、ドレイン電極７及びソース電極８の各歯部７
ａ、８ａの先端部とこれに対向するソース電極８及びド
レイン電極７の各連結部８ｂ、７ｂとの間に生じる電界
集中を緩和することができる。この結果、ドレイン電圧
ＶＤを例えば４０Ｖと上げても、ＶＧ−ＩＤ特性が劣化
しないようにすることができる。
ン電圧ＶＤを上げても、ＶＧ（ゲート電圧）−ＩＤ（ド
レイン電流）特性が劣化しないようにする。 【解決手段】 ドレイン電極７及びソース電極８の各歯
部７ａ、８ａの先端部とこれに対向するソース電極８及
びドレイン電極７の各連結部８ｂ、７ｂとの間隔Ｔ１は
ドレイン電極７の歯部７ａとソース電極８の歯部８ａと
の間隔Ｔ２（チャネル長）よりも大きくなっている。こ
れにより、ドレイン電極７及びソース電極８の各歯部７
ａ、８ａの先端部とこれに対向するソース電極８及びド
レイン電極７の各連結部８ｂ、７ｂとの間に生じる電界
集中を緩和することができる。この結果、ドレイン電圧
ＶＤを例えば４０Ｖと上げても、ＶＧ−ＩＤ特性が劣化
しないようにすることができる。
Description
【０００１】
【発明の属する技術分野】この発明は櫛歯型の薄膜トラ
ンジスタに関する。
ンジスタに関する。
【０００２】
【従来の技術】例えば、液晶表示パネルやダブルゲート
型フォトセンサのドライバとして用いられる薄膜トラン
ジスタには、アモルファスシリコン薄膜トランジスタで
あって、図６及び図７に示すように、櫛歯型としたもの
がある。薄膜トランジスタを櫛歯型とするのは、アモル
ファスシリコンの移動度が１ｃｍ2／Ｖ・ｓ程度以下と
低いので、これを補うため、チャネル縦横比（Ｗ／Ｌ）
を大きくしてオン電流を確保するためである。
型フォトセンサのドライバとして用いられる薄膜トラン
ジスタには、アモルファスシリコン薄膜トランジスタで
あって、図６及び図７に示すように、櫛歯型としたもの
がある。薄膜トランジスタを櫛歯型とするのは、アモル
ファスシリコンの移動度が１ｃｍ2／Ｖ・ｓ程度以下と
低いので、これを補うため、チャネル縦横比（Ｗ／Ｌ）
を大きくしてオン電流を確保するためである。
【０００３】図６及び図７に示す従来の薄膜トランジス
タの構造について説明すると、ガラス基板１の上面の所
定の箇所には方形状のゲート電極２が設けられている。
ゲート電極２を含むガラス基板１の上面全体にはゲート
絶縁膜３が設けられている。ゲート絶縁膜２の上面の所
定の箇所には、ゲート電極２よりもやや大きめの方形状
のアモルファスシリコン薄膜４が設けられている。アモ
ルファスシリコン薄膜４の上面の所定の５箇所には短冊
形状のチャネル保護膜５が等間隔ずつ離間して設けられ
ている。各チャネル保護膜５の上面の幅方向（チャネル
長方向）両側及びアモルファスシリコン薄膜４のチャネ
ル保護膜５によって覆われずに露出されている露出面上
にはｎ型アモルファスシリコンからなる短冊形状の６つ
のオーミックコンタクト層６が等間隔ずつ離間して設け
られている。６つのオーミックコンタクト層６の上面及
びその近傍のゲート絶縁膜２の上面の各所定の箇所には
ほぼＥ字状のドレイン電極７とほぼ逆Ｅ字状のソース電
極８とが互いに食い込むように設けられている。すなわ
ち、ドレイン電極７及びソース電極８は、複数の歯部７
ａ、８ａとこれらの歯部７ａ、８ａを連結する連結部７
ｂ、８ｂとを有して櫛歯状に形成されている。
タの構造について説明すると、ガラス基板１の上面の所
定の箇所には方形状のゲート電極２が設けられている。
ゲート電極２を含むガラス基板１の上面全体にはゲート
絶縁膜３が設けられている。ゲート絶縁膜２の上面の所
定の箇所には、ゲート電極２よりもやや大きめの方形状
のアモルファスシリコン薄膜４が設けられている。アモ
ルファスシリコン薄膜４の上面の所定の５箇所には短冊
形状のチャネル保護膜５が等間隔ずつ離間して設けられ
ている。各チャネル保護膜５の上面の幅方向（チャネル
長方向）両側及びアモルファスシリコン薄膜４のチャネ
ル保護膜５によって覆われずに露出されている露出面上
にはｎ型アモルファスシリコンからなる短冊形状の６つ
のオーミックコンタクト層６が等間隔ずつ離間して設け
られている。６つのオーミックコンタクト層６の上面及
びその近傍のゲート絶縁膜２の上面の各所定の箇所には
ほぼＥ字状のドレイン電極７とほぼ逆Ｅ字状のソース電
極８とが互いに食い込むように設けられている。すなわ
ち、ドレイン電極７及びソース電極８は、複数の歯部７
ａ、８ａとこれらの歯部７ａ、８ａを連結する連結部７
ｂ、８ｂとを有して櫛歯状に形成されている。
【０００４】なお、方形状のアモルファスシリコン薄膜
４の図６における左右端部はチャネル保護膜５の左右端
部と同じ位置となっている。そして、アモルファスシリ
コン薄膜４（チャネル保護膜５）の図６における左右端
部は、ドレイン電極７及びソース電極８の各歯部７ａ、
８ａとこれに対向するソース電極８及びドレイン電極７
の各連結部８ｂ、７ｂとの間に配置されている。
４の図６における左右端部はチャネル保護膜５の左右端
部と同じ位置となっている。そして、アモルファスシリ
コン薄膜４（チャネル保護膜５）の図６における左右端
部は、ドレイン電極７及びソース電極８の各歯部７ａ、
８ａとこれに対向するソース電極８及びドレイン電極７
の各連結部８ｂ、７ｂとの間に配置されている。
【０００５】ところで、この従来の薄膜トランジスタに
おいて、ドレイン電圧ＶＤを１０Ｖ、２０Ｖ、３０Ｖ、
４０Ｖとこの順で上昇させて、ＶＧ（ゲート電圧）−Ｉ
Ｄ（ドレイン電流）特性を調べたところ、図８に示す結
果が得られた。この図から明らかなように、ドレイン電
圧ＶＤが１０Ｖ、２０Ｖと低い場合、ＶＧ−ＩＤ特性が
良好であるが、ドレイン電圧ＶＤを４０Ｖに上げると、
ゲート電圧ＶＧのしきい値が正側に大きくシフトし、オ
ン電流が低下し、ＶＧ−ＩＤ特性が劣化してしまう。そ
して、同じ薄膜トランジスタにおいて、もう１度、ドレ
イン電圧ＶＤを１０Ｖ、２０Ｖ、３０Ｖ、４０Ｖとこの
順で上昇させて、ＶＧ−ＩＤ特性を調べたところ、図９
に示す結果が得られた。この図から明らかなように、ド
レイン電圧ＶＤが１０Ｖ、２０Ｖと低い場合であって
も、ＶＧ−ＩＤ特性が良好とならず、ＶＧ−ＩＤ特性が
一度劣化すると元に戻らなくなってしまう。
おいて、ドレイン電圧ＶＤを１０Ｖ、２０Ｖ、３０Ｖ、
４０Ｖとこの順で上昇させて、ＶＧ（ゲート電圧）−Ｉ
Ｄ（ドレイン電流）特性を調べたところ、図８に示す結
果が得られた。この図から明らかなように、ドレイン電
圧ＶＤが１０Ｖ、２０Ｖと低い場合、ＶＧ−ＩＤ特性が
良好であるが、ドレイン電圧ＶＤを４０Ｖに上げると、
ゲート電圧ＶＧのしきい値が正側に大きくシフトし、オ
ン電流が低下し、ＶＧ−ＩＤ特性が劣化してしまう。そ
して、同じ薄膜トランジスタにおいて、もう１度、ドレ
イン電圧ＶＤを１０Ｖ、２０Ｖ、３０Ｖ、４０Ｖとこの
順で上昇させて、ＶＧ−ＩＤ特性を調べたところ、図９
に示す結果が得られた。この図から明らかなように、ド
レイン電圧ＶＤが１０Ｖ、２０Ｖと低い場合であって
も、ＶＧ−ＩＤ特性が良好とならず、ＶＧ−ＩＤ特性が
一度劣化すると元に戻らなくなってしまう。
【０００６】
【発明が解決しようとする課題】このように、従来の櫛
歯型の薄膜トランジスタでは、ドレイン電圧ＶＤを４０
Ｖに上げると、ＶＧ−ＩＤ特性が劣化して元に戻らなく
なってしまうという問題があった。これは、従来の櫛歯
型の薄膜トランジスタでは、例えば、ソース電極８の歯
部８ａとこれに対向するドレイン電極７の連結部７ｂと
の間隔Ｔ１がドレイン電極７の歯部７ａとソース電極８
の歯部８ａとの間隔Ｔ２（チャネル長）とほぼ同じで比
較的小さくなっており、且つ、ソース電極８の歯部８ａ
の先端部及びドレイン電極７の歯部７ａと該歯部７ａに
連結される連結部７ｂとの根元の部分が角部となってい
ることにより、ドレイン電圧ＶＤの上昇に伴い両電極
７、８の当該角部となっている部分に電界集中が生じ、
この部分におけるアモルファスシリコン薄膜４のチャネ
ルにキャリアが注入されることに起因するものと思われ
る。この発明の課題は、ドレイン電圧ＶＤを上げても、
ＶＧ−ＩＤ特性が劣化しないようにすることである。
歯型の薄膜トランジスタでは、ドレイン電圧ＶＤを４０
Ｖに上げると、ＶＧ−ＩＤ特性が劣化して元に戻らなく
なってしまうという問題があった。これは、従来の櫛歯
型の薄膜トランジスタでは、例えば、ソース電極８の歯
部８ａとこれに対向するドレイン電極７の連結部７ｂと
の間隔Ｔ１がドレイン電極７の歯部７ａとソース電極８
の歯部８ａとの間隔Ｔ２（チャネル長）とほぼ同じで比
較的小さくなっており、且つ、ソース電極８の歯部８ａ
の先端部及びドレイン電極７の歯部７ａと該歯部７ａに
連結される連結部７ｂとの根元の部分が角部となってい
ることにより、ドレイン電圧ＶＤの上昇に伴い両電極
７、８の当該角部となっている部分に電界集中が生じ、
この部分におけるアモルファスシリコン薄膜４のチャネ
ルにキャリアが注入されることに起因するものと思われ
る。この発明の課題は、ドレイン電圧ＶＤを上げても、
ＶＧ−ＩＤ特性が劣化しないようにすることである。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
複数の歯部とこれらの歯部を連結する連結部とを有して
櫛歯状に形成されたドレイン電極とソース電極とが互い
に食い込むように設けられた薄膜トランジスタにおい
て、前記ドレイン電極及び前記ソース電極のうち一方の
電極の各歯部の先端部とこれに対向する他方の電極の連
結部との間隔を前記ドレイン電極の歯部と前記ソース電
極の歯部との間隔よりも大きくしたものである。請求項
５記載の発明は、複数の歯部とこれらの歯部を連結する
連結部とを有して櫛歯状に形成されたドレイン電極とソ
ース電極とが互いに食い込むように設けられた薄膜トラ
ンジスタにおいて、前記ドレイン電極及び前記ソース電
極の各歯部の先端部及び前記各歯部と該歯部に連結され
る前記連結部との根元の部分を角部の無い丸みを帯びた
形状としたものである。請求項６記載の発明は、チャネ
ル形成用のアモルファスシリコン薄膜上または下に複数
の歯部とこれらの歯部を連結する連結部とを有して櫛歯
状に形成されたドレイン電極とソース電極とが互いに食
い込むように設けられた薄膜トランジスタにおいて、前
記アモルファスシリコン薄膜を前記ドレイン電極及び前
記ソース電極の各歯部の先端部より内側の領域に形成し
たものである。請求項１記載の発明によれば、ドレイン
電極とソース電極の所定の部分の間隔を大きくしている
ので、両電極間の所定の部分に生じる電界集中を緩和す
ることができ、したがってドレイン電圧ＶＤを上げて
も、ＶＧ−ＩＤ特性が劣化しないようにすることができ
る。請求項５記載の発明によれば、ドレイン電極及びソ
ース電極の各所定の部分を角部の無い丸みを帯びた形状
としているので、両電極間の所定の部分に生じる電界集
中を緩和することができ、したがってドレイン電圧ＶＤ
を上げても、ＶＧ−ＩＤ特性が劣化しないようにするこ
とができる。請求項６記載の発明によれば、アモルファ
スシリコン薄膜をドレイン電極及びソース電極の各歯部
の先端部より内側の領域に形成しているので、両電極間
の所定の部分に電界集中が生じても、この電界集中の生
じた部分より内側の領域に形成されたアモルファスシリ
コン薄膜のチャネルにキャリアが注入されないようにす
ることができ、したがってドレイン電圧ＶＤを上げて
も、ＶＧ−ＩＤ特性が劣化しないようにすることができ
る。
複数の歯部とこれらの歯部を連結する連結部とを有して
櫛歯状に形成されたドレイン電極とソース電極とが互い
に食い込むように設けられた薄膜トランジスタにおい
て、前記ドレイン電極及び前記ソース電極のうち一方の
電極の各歯部の先端部とこれに対向する他方の電極の連
結部との間隔を前記ドレイン電極の歯部と前記ソース電
極の歯部との間隔よりも大きくしたものである。請求項
５記載の発明は、複数の歯部とこれらの歯部を連結する
連結部とを有して櫛歯状に形成されたドレイン電極とソ
ース電極とが互いに食い込むように設けられた薄膜トラ
ンジスタにおいて、前記ドレイン電極及び前記ソース電
極の各歯部の先端部及び前記各歯部と該歯部に連結され
る前記連結部との根元の部分を角部の無い丸みを帯びた
形状としたものである。請求項６記載の発明は、チャネ
ル形成用のアモルファスシリコン薄膜上または下に複数
の歯部とこれらの歯部を連結する連結部とを有して櫛歯
状に形成されたドレイン電極とソース電極とが互いに食
い込むように設けられた薄膜トランジスタにおいて、前
記アモルファスシリコン薄膜を前記ドレイン電極及び前
記ソース電極の各歯部の先端部より内側の領域に形成し
たものである。請求項１記載の発明によれば、ドレイン
電極とソース電極の所定の部分の間隔を大きくしている
ので、両電極間の所定の部分に生じる電界集中を緩和す
ることができ、したがってドレイン電圧ＶＤを上げて
も、ＶＧ−ＩＤ特性が劣化しないようにすることができ
る。請求項５記載の発明によれば、ドレイン電極及びソ
ース電極の各所定の部分を角部の無い丸みを帯びた形状
としているので、両電極間の所定の部分に生じる電界集
中を緩和することができ、したがってドレイン電圧ＶＤ
を上げても、ＶＧ−ＩＤ特性が劣化しないようにするこ
とができる。請求項６記載の発明によれば、アモルファ
スシリコン薄膜をドレイン電極及びソース電極の各歯部
の先端部より内側の領域に形成しているので、両電極間
の所定の部分に電界集中が生じても、この電界集中の生
じた部分より内側の領域に形成されたアモルファスシリ
コン薄膜のチャネルにキャリアが注入されないようにす
ることができ、したがってドレイン電圧ＶＤを上げて
も、ＶＧ−ＩＤ特性が劣化しないようにすることができ
る。
【０００８】
【発明の実施の形態】（第１実施形態）図１はこの発明
の第１実施形態における薄膜トランジスタの平面図を示
し、図２はそのＸ−Ｘ線に沿う断面図を示したものであ
る。これらの図において、図６及び図７と同一名称部分
には同一の符号を付し、その説明を適宜省略する。この
薄膜トランジスタにおいて、図６及び図７に示す場合と
異なる点は、ドレイン電極７及びソース電極８の各歯部
７ａ、８ａの先端部とこれに対向するソース電極８及び
ドレイン電極７の各連結部８ｂ、７ｂとの間隔Ｔ１をド
レイン電極７の歯部７ａとソース電極８の歯部８ａとの
間隔Ｔ２（チャネル長）よりも大きくした点である。こ
の場合、間隔Ｔ１は間隔Ｔ２の２倍以上であることが望
ましく、より望ましくは３倍以上である。なお、チャネ
ル保護膜５の左右端部は、図６に示す場合と比較して、
ドレイン電極７及びソース電極８の各連結部７ｂ、８ｂ
からある程度離間されている。そして、方形状のアモル
ファスシリコン薄膜４の左右端部はチャネル保護膜５の
左右端部と同じ位置となっている。
の第１実施形態における薄膜トランジスタの平面図を示
し、図２はそのＸ−Ｘ線に沿う断面図を示したものであ
る。これらの図において、図６及び図７と同一名称部分
には同一の符号を付し、その説明を適宜省略する。この
薄膜トランジスタにおいて、図６及び図７に示す場合と
異なる点は、ドレイン電極７及びソース電極８の各歯部
７ａ、８ａの先端部とこれに対向するソース電極８及び
ドレイン電極７の各連結部８ｂ、７ｂとの間隔Ｔ１をド
レイン電極７の歯部７ａとソース電極８の歯部８ａとの
間隔Ｔ２（チャネル長）よりも大きくした点である。こ
の場合、間隔Ｔ１は間隔Ｔ２の２倍以上であることが望
ましく、より望ましくは３倍以上である。なお、チャネ
ル保護膜５の左右端部は、図６に示す場合と比較して、
ドレイン電極７及びソース電極８の各連結部７ｂ、８ｂ
からある程度離間されている。そして、方形状のアモル
ファスシリコン薄膜４の左右端部はチャネル保護膜５の
左右端部と同じ位置となっている。
【０００９】このように、この薄膜トランジスタでは、
ドレイン電極７及びソース電極８の各歯部７ａ、８ａの
先端部とこれに対向するソース電極８及びドレイン電極
７の各連結部８ｂ、７ｂとの間隔Ｔ１をドレイン電極７
の歯部７ａとソース電極８の歯部８ａとの間隔Ｔ２より
も大きくしているので、ドレイン電極７及びソース電極
８の各歯部７ａ、８ａの先端部とこれに対向するソース
電極８及びドレイン電極７の各連結部８ｂ、７ｂとの間
に生じる電界集中を緩和することができる。この結果、
ドレイン電圧ＶＤを例えば４０Ｖと上げても、ＶＧ−Ｉ
Ｄ特性が劣化しないようにすることができる。
ドレイン電極７及びソース電極８の各歯部７ａ、８ａの
先端部とこれに対向するソース電極８及びドレイン電極
７の各連結部８ｂ、７ｂとの間隔Ｔ１をドレイン電極７
の歯部７ａとソース電極８の歯部８ａとの間隔Ｔ２より
も大きくしているので、ドレイン電極７及びソース電極
８の各歯部７ａ、８ａの先端部とこれに対向するソース
電極８及びドレイン電極７の各連結部８ｂ、７ｂとの間
に生じる電界集中を緩和することができる。この結果、
ドレイン電圧ＶＤを例えば４０Ｖと上げても、ＶＧ−Ｉ
Ｄ特性が劣化しないようにすることができる。
【００１０】（第２実施形態）図３はこの発明の第２実
施形態における薄膜トランジスタの平面図を示したもの
である。この図において、図６と同一名称部分には同一
の符号を付し、その説明を適宜省略する。この薄膜トラ
ンジスタにおいて、図６に示す場合と異なる点は、ドレ
イン電極７及びソース電極８の各歯部７ａ、８ａの先端
部を角部の無い凸状の丸みを帯びた形状とし、ドレイン
電極７及びソース電極８の各歯部７ａ、８ａと該歯部７
ａ、８ａに連結される各連結部７ｂ、８ｂとの根元の部
分を角部の無い凹状の丸みを帯びた形状とした点であ
る。
施形態における薄膜トランジスタの平面図を示したもの
である。この図において、図６と同一名称部分には同一
の符号を付し、その説明を適宜省略する。この薄膜トラ
ンジスタにおいて、図６に示す場合と異なる点は、ドレ
イン電極７及びソース電極８の各歯部７ａ、８ａの先端
部を角部の無い凸状の丸みを帯びた形状とし、ドレイン
電極７及びソース電極８の各歯部７ａ、８ａと該歯部７
ａ、８ａに連結される各連結部７ｂ、８ｂとの根元の部
分を角部の無い凹状の丸みを帯びた形状とした点であ
る。
【００１１】このように、この薄膜トランジスタでは、
ドレイン電極７及びソース電極８の各歯部７ａ、８ａを
角部の無い凸状の丸みを帯びた形状とし、これに対向す
るソース電極８及びドレイン電極７の各連結部８ｂ、７
ｂを角部の無い凹状の丸みを帯びた形状としているの
で、ドレイン電極７及びソース電極８の各歯部７ａ、８
ａの先端部とこれに対向するソース電極８及びドレイン
電極７の各連結部８ｂ、７ｂとの間に生じる電界集中を
緩和することができる。この結果、ドレイン電圧ＶＤを
例えば４０Ｖと上げても、ＶＧ−ＩＤ特性が劣化しない
ようにすることができる。
ドレイン電極７及びソース電極８の各歯部７ａ、８ａを
角部の無い凸状の丸みを帯びた形状とし、これに対向す
るソース電極８及びドレイン電極７の各連結部８ｂ、７
ｂを角部の無い凹状の丸みを帯びた形状としているの
で、ドレイン電極７及びソース電極８の各歯部７ａ、８
ａの先端部とこれに対向するソース電極８及びドレイン
電極７の各連結部８ｂ、７ｂとの間に生じる電界集中を
緩和することができる。この結果、ドレイン電圧ＶＤを
例えば４０Ｖと上げても、ＶＧ−ＩＤ特性が劣化しない
ようにすることができる。
【００１２】（第３実施形態）図４はこの発明の第３実
施形態における薄膜トランジスタの平面図を示したもの
である。この図において、図６と同一名称部分には同一
の符号を付し、その説明を適宜省略する。この薄膜トラ
ンジスタにおいて、図６に示す場合と異なる点は、チャ
ネル保護膜５の左右端部をドレイン電極７及びソース電
極８の各歯部７ａ、８ａの先端部の内側に配置した点で
ある。すなわち、図示していないが、方形状のアモルフ
ァスシリコン薄膜の左右端部はチャネル保護膜５の左右
端部と同じ位置となっているので、アモルファスシリコ
ン薄膜はドレイン電極７及びソース電極８の各歯部７
ａ、８ａの先端部より内側の領域に形成されている。
施形態における薄膜トランジスタの平面図を示したもの
である。この図において、図６と同一名称部分には同一
の符号を付し、その説明を適宜省略する。この薄膜トラ
ンジスタにおいて、図６に示す場合と異なる点は、チャ
ネル保護膜５の左右端部をドレイン電極７及びソース電
極８の各歯部７ａ、８ａの先端部の内側に配置した点で
ある。すなわち、図示していないが、方形状のアモルフ
ァスシリコン薄膜の左右端部はチャネル保護膜５の左右
端部と同じ位置となっているので、アモルファスシリコ
ン薄膜はドレイン電極７及びソース電極８の各歯部７
ａ、８ａの先端部より内側の領域に形成されている。
【００１３】このように、この薄膜トランジスタでは、
アモルファスシリコン薄膜をドレイン電極７及びソース
電極８の各歯部７ａ、８ａの先端部より内側の領域に形
成しているので、ドレイン電極７及びソース電極８の各
歯部７ａ、８ａの先端部とこれに対向するソース電極８
及びドレイン電極７の各連結部８ｂ、７ｂとの間に電界
集中が生じても、この電界集中の生じた部分より内側の
領域に形成されたアモルファスシリコン薄膜のチャネル
にキャリアが注入されないようにすることができる。こ
の結果、ドレイン電圧ＶＤを例えば４０Ｖと上げても、
ＶＧ−ＩＤ特性が劣化しないようにすることができる。
アモルファスシリコン薄膜をドレイン電極７及びソース
電極８の各歯部７ａ、８ａの先端部より内側の領域に形
成しているので、ドレイン電極７及びソース電極８の各
歯部７ａ、８ａの先端部とこれに対向するソース電極８
及びドレイン電極７の各連結部８ｂ、７ｂとの間に電界
集中が生じても、この電界集中の生じた部分より内側の
領域に形成されたアモルファスシリコン薄膜のチャネル
にキャリアが注入されないようにすることができる。こ
の結果、ドレイン電圧ＶＤを例えば４０Ｖと上げても、
ＶＧ−ＩＤ特性が劣化しないようにすることができる。
【００１４】（第４実施形態）図５はこの発明の第４実
施形態における薄膜トランジスタの平面図を示したもの
である。この実施形態は、図１に示す場合（両電極７、
８の所定の部分の間隔の拡大）と図３に示す場合（両電
極７、８の各所定の部分を角部の無い丸みを帯びた形状
とする）との組合わせであり、したがって電界集中をよ
り一層緩和することができ、ＶＧ−ＩＤ特性がより一層
劣化しいようにすることができる。
施形態における薄膜トランジスタの平面図を示したもの
である。この実施形態は、図１に示す場合（両電極７、
８の所定の部分の間隔の拡大）と図３に示す場合（両電
極７、８の各所定の部分を角部の無い丸みを帯びた形状
とする）との組合わせであり、したがって電界集中をよ
り一層緩和することができ、ＶＧ−ＩＤ特性がより一層
劣化しいようにすることができる。
【００１５】なお、上記各実施形態では、チャネル保護
膜５を備えた薄膜トランジスタについて説明したが、こ
の発明は、チャネル保護膜を備えていない薄膜トランジ
スタにも適用することができる。また、上記各実施形態
では、ボトムゲート型の薄膜トランジスタについて説明
したが、この発明は、トップゲート型の薄膜トランジス
タにも適用することができる。この場合、アモルファス
シリコン薄膜上にゲート絶縁膜を介してゲート電極が設
けられ、アモルファスシリコン薄膜下に櫛歯状のドレイ
ン電極とソース電極とが互いに食い込むように設けられ
ることになる。
膜５を備えた薄膜トランジスタについて説明したが、こ
の発明は、チャネル保護膜を備えていない薄膜トランジ
スタにも適用することができる。また、上記各実施形態
では、ボトムゲート型の薄膜トランジスタについて説明
したが、この発明は、トップゲート型の薄膜トランジス
タにも適用することができる。この場合、アモルファス
シリコン薄膜上にゲート絶縁膜を介してゲート電極が設
けられ、アモルファスシリコン薄膜下に櫛歯状のドレイ
ン電極とソース電極とが互いに食い込むように設けられ
ることになる。
【００１６】
【発明の効果】以上説明したように、ドレイン電極とソ
ース電極の所定の部分の間隔を大きくしているので、両
電極間の所定の部分に生じる電界集中を緩和することが
でき、したがってドレイン電圧ＶＤを上げても、ＶＧ−
ＩＤ特性が劣化しないようにすることができる。また、
請求項５記載の発明によれば、ドレイン電極及びソース
電極の各所定の部分を角部の無い丸みを帯びた形状とし
ているので、両電極間の所定の部分に生じる電界集中を
緩和することができ、したがってドレイン電圧ＶＤを上
げても、ＶＧ−ＩＤ特性が劣化しないようにすることが
できる。さらに、請求項６記載の発明によれば、アモル
ファスシリコン薄膜をドレイン電極及びソース電極の各
歯部の先端部より内側の領域に形成しているので、両電
極間の所定の部分に電界集中が生じても、この電界集中
の生じた部分より内側の領域に形成されたアモルファス
シリコン薄膜のチャネルにキャリアが注入されないよう
にすることができ、したがってドレイン電圧ＶＤを上げ
ても、ＶＧ−ＩＤ特性が劣化しないようにすることがで
きる。
ース電極の所定の部分の間隔を大きくしているので、両
電極間の所定の部分に生じる電界集中を緩和することが
でき、したがってドレイン電圧ＶＤを上げても、ＶＧ−
ＩＤ特性が劣化しないようにすることができる。また、
請求項５記載の発明によれば、ドレイン電極及びソース
電極の各所定の部分を角部の無い丸みを帯びた形状とし
ているので、両電極間の所定の部分に生じる電界集中を
緩和することができ、したがってドレイン電圧ＶＤを上
げても、ＶＧ−ＩＤ特性が劣化しないようにすることが
できる。さらに、請求項６記載の発明によれば、アモル
ファスシリコン薄膜をドレイン電極及びソース電極の各
歯部の先端部より内側の領域に形成しているので、両電
極間の所定の部分に電界集中が生じても、この電界集中
の生じた部分より内側の領域に形成されたアモルファス
シリコン薄膜のチャネルにキャリアが注入されないよう
にすることができ、したがってドレイン電圧ＶＤを上げ
ても、ＶＧ−ＩＤ特性が劣化しないようにすることがで
きる。
【図１】この発明の第１実施形態における薄膜トランジ
スタの平面図。
スタの平面図。
【図２】図１のＸ−Ｘ線に沿う断面図。
【図３】この発明の第２実施形態における薄膜トランジ
スタの平面図。
スタの平面図。
【図４】この発明の第３実施形態における薄膜トランジ
スタの平面図。
スタの平面図。
【図５】この発明の第４実施形態における薄膜トランジ
スタの平面図。
スタの平面図。
【図６】従来の薄膜トランジスタの一例の平面図。
【図７】図６のＸ−Ｘ線に沿う断面図。
【図８】この従来の薄膜トランジスタの１回目の所定の
測定によるＶＧ−ＩＤ特性を示す図。
測定によるＶＧ−ＩＤ特性を示す図。
【図９】同従来の薄膜トランジスタの２回目の同じ測定
によるＶＧ−ＩＤ特性を示す図。
によるＶＧ−ＩＤ特性を示す図。
１ ガラス基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ アモルファスシリコン薄膜 ５ チャネル保護膜 ６ オーミックコンタクト層 ７ ドレイン電極 ８ ソース電極 ７ａ、８ａ 歯部 ７ｂ、８ａ 連結部
Claims (6)
- 【請求項１】 複数の歯部とこれらの歯部を連結する連
結部とを有して櫛歯状に形成されたドレイン電極とソー
ス電極とが互いに食い込むように設けられた薄膜トラン
ジスタにおいて、前記ドレイン電極及び前記ソース電極
のうち一方の電極の各歯部の先端部とこれに対向する他
方の電極の連結部との間隔が前記ドレイン電極の歯部と
前記ソース電極の歯部との間隔よりも大きくなっている
ことを特徴とする薄膜トランジスタ。 - 【請求項２】 請求項１記載の発明において、前記ドレ
イン電極及び前記ソース電極のうち一方の電極の各歯部
の先端部とこれに対向する他方の電極の連結部との間隔
は前記ドレイン電極の歯部と前記ソース電極の歯部との
間隔の２倍以上であることを特徴とする薄膜トランジス
タ。 - 【請求項３】 請求項１または２記載の発明において、
前記ドレイン電極及び前記ソース電極の各歯部の先端部
は角部の無い丸みを帯びた形状であることを特徴とする
薄膜トランジスタ。 - 【請求項４】 請求項３記載の発明において、前記ドレ
イン電極及び前記ソース電極の各歯部と該歯部に連結さ
れる前記連結部との根元の部分は角部の無い丸みを帯び
た形状であることを特徴とする薄膜トランジスタ。 - 【請求項５】 複数の歯部とこれらの歯部を連結する連
結部とを有して櫛歯状に形成されたドレイン電極とソー
ス電極とが互いに食い込むように設けられた薄膜トラン
ジスタにおいて、前記ドレイン電極及び前記ソース電極
の各歯部の先端部及び前記各歯部と該歯部に連結される
前記連結部との根元の部分は角部の無い丸みを帯びた形
状であることを特徴とする薄膜トランジスタ。 - 【請求項６】 チャネル形成用のアモルファスシリコン
薄膜上または下に複数の歯部とこれらの歯部を連結する
連結部とを有して櫛歯状に形成されたドレイン電極とソ
ース電極とが互いに食い込むように設けられた薄膜トラ
ンジスタにおいて、前記アモルファスシリコン薄膜は前
記ドレイン電極及び前記ソース電極の各歯部の先端部よ
り内側の領域に形成されていることを特徴とする薄膜ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11187398A JP2001015761A (ja) | 1999-07-01 | 1999-07-01 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11187398A JP2001015761A (ja) | 1999-07-01 | 1999-07-01 | 薄膜トランジスタ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004230035A Division JP2004356646A (ja) | 2004-08-06 | 2004-08-06 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015761A true JP2001015761A (ja) | 2001-01-19 |
Family
ID=16205337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11187398A Pending JP2001015761A (ja) | 1999-07-01 | 1999-07-01 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001015761A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274050A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。 |
| KR100711001B1 (ko) | 2003-12-29 | 2007-04-24 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 |
| JP2008009375A (ja) * | 2006-05-31 | 2008-01-17 | Hitachi Displays Ltd | 表示装置 |
| JP2008205451A (ja) * | 2007-01-25 | 2008-09-04 | Toppan Printing Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
| JP2013098222A (ja) * | 2011-10-28 | 2013-05-20 | Sanken Electric Co Ltd | 窒化物半導体装置 |
| JP2013172151A (ja) * | 2012-02-17 | 2013-09-02 | Internatl Rectifier Corp | 増大した降伏電圧を有するトランジスタ |
| US9070755B2 (en) | 2012-02-17 | 2015-06-30 | International Rectifier Corporation | Transistor having elevated drain finger termination |
-
1999
- 1999-07-01 JP JP11187398A patent/JP2001015761A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274050A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。 |
| US8008690B2 (en) | 2003-03-04 | 2011-08-30 | Samsung Electronics Co., Ltd. | Amorphous-silicon thin film transistor and shift register having the same |
| US8610179B2 (en) | 2003-03-04 | 2013-12-17 | Samsung Display Co., Ltd. | Amorphous-silicon thin film transistor and shift register having the same |
| KR100711001B1 (ko) | 2003-12-29 | 2007-04-24 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 |
| JP2008009375A (ja) * | 2006-05-31 | 2008-01-17 | Hitachi Displays Ltd | 表示装置 |
| JP2008205451A (ja) * | 2007-01-25 | 2008-09-04 | Toppan Printing Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
| JP2013098222A (ja) * | 2011-10-28 | 2013-05-20 | Sanken Electric Co Ltd | 窒化物半導体装置 |
| JP2013172151A (ja) * | 2012-02-17 | 2013-09-02 | Internatl Rectifier Corp | 増大した降伏電圧を有するトランジスタ |
| US9070755B2 (en) | 2012-02-17 | 2015-06-30 | International Rectifier Corporation | Transistor having elevated drain finger termination |
| US9379231B2 (en) | 2012-02-17 | 2016-06-28 | Infineon Technologies Americas Corp. | Transistor having increased breakdown voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43079E1 (en) | Thin film transistors for liquid crystal displays | |
| JP3740513B2 (ja) | フリンジフィールド駆動液晶表示装置及びその製造方法 | |
| JPH04229658A (ja) | 半導体装置 | |
| US6441432B1 (en) | High voltage lateral semiconductor device | |
| JPH0752776B2 (ja) | 薄膜トランジスタおよびその製造法 | |
| JP4797225B2 (ja) | 半導体装置 | |
| JP2010272664A (ja) | ａ−ＳｉＴＦＴ及びこのａ−ＳｉＴＦＴを有するシフトレジスター | |
| JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| JP2001015761A (ja) | 薄膜トランジスタ | |
| JPH08255906A (ja) | 強い電界に対する保護構造を備えた集積装置 | |
| JP2004356646A (ja) | 薄膜トランジスタ | |
| CN112534578A (zh) | 阵列基板及其制作方法、显示装置 | |
| JPH04125970A (ja) | ダブルゲート高耐圧薄膜トランジスタ | |
| JP3137840B2 (ja) | 半導体装置 | |
| JPS6136389B2 (ja) | ||
| JPH07175087A (ja) | 液晶表示装置 | |
| JP2804063B2 (ja) | 薄膜トランジスタ及び該トランジスタを用いたアクティブマトリクス回路基板並びに画像表示装置 | |
| JPS63205963A (ja) | 薄膜トランジスタ | |
| JP2000298289A (ja) | 液晶表示装置 | |
| JPH04158580A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP3064872B2 (ja) | 電界効果トランジスタ | |
| JPH0548091A (ja) | 高耐圧ｍｏｓｆｅｔ | |
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0569413B2 (ja) | ||
| JP2656554B2 (ja) | 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040914 |