JPH08255906A - 強い電界に対する保護構造を備えた集積装置 - Google Patents
強い電界に対する保護構造を備えた集積装置Info
- Publication number
- JPH08255906A JPH08255906A JP7290092A JP29009295A JPH08255906A JP H08255906 A JPH08255906 A JP H08255906A JP 7290092 A JP7290092 A JP 7290092A JP 29009295 A JP29009295 A JP 29009295A JP H08255906 A JPH08255906 A JP H08255906A
- Authority
- JP
- Japan
- Prior art keywords
- integrated device
- region
- fingers
- conductive material
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005684 electric field Effects 0.000 title description 22
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 9
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 集積装置において、電界に対する保護構造を
提供する。 【解決手段】 保護構造は、本装置のゲート／ソース領
域６に電気的に接続され、かつ第１の電位を有する櫛形
部３４と、本装置のドレイン領域１５に電気的に接続さ
れ、かつ第２の電位を有する櫛形部３５により形成され
ている。櫛形部３４は幾つかの隙間により分離された指
状部３２を備えており、櫛形部３５は前記の複数の隙間
に伸び、かつ櫛形構造を形成する指状部３３を備えてい
る。これにより、相互に組み合わされる櫛形構造の対に
より形成され、かつ、第１および第２の電位の中間の電
位を有する保護領域に、半導体物質の基板１が面してい
る。
提供する。 【解決手段】 保護構造は、本装置のゲート／ソース領
域６に電気的に接続され、かつ第１の電位を有する櫛形
部３４と、本装置のドレイン領域１５に電気的に接続さ
れ、かつ第２の電位を有する櫛形部３５により形成され
ている。櫛形部３４は幾つかの隙間により分離された指
状部３２を備えており、櫛形部３５は前記の複数の隙間
に伸び、かつ櫛形構造を形成する指状部３３を備えてい
る。これにより、相互に組み合わされる櫛形構造の対に
より形成され、かつ、第１および第２の電位の中間の電
位を有する保護領域に、半導体物質の基板１が面してい
る。
Description
【０００１】
【発明の属する技術分野】本発明は強い電界に対する保
護構造を備えた集積装置に関するものであり、「強い」
とは、装置の破壊に至る臨界フィールドに近い電界を意
味するものとする。
護構造を備えた集積装置に関するものであり、「強い」
とは、装置の破壊に至る臨界フィールドに近い電界を意
味するものとする。
【０００２】
【従来の技術】この分野の通常の技術水準を有する者
は、「電界プレート」構造として知られるものに通じて
いるが、それは、半導体基板における集積部品を外部電
界あるいは部品に印加される電圧により生成される電界
から保護するために、半導体基板を覆うように形成され
るものである。そのような構造は、典型的には、高電圧
装置（数十から数百ボルトの範囲である）の正しい動作
を確保するために用いられている。
は、「電界プレート」構造として知られるものに通じて
いるが、それは、半導体基板における集積部品を外部電
界あるいは部品に印加される電圧により生成される電界
から保護するために、半導体基板を覆うように形成され
るものである。そのような構造は、典型的には、高電圧
装置（数十から数百ボルトの範囲である）の正しい動作
を確保するために用いられている。
【０００３】関係する問題を説明するために、例とし
て、ＲＥＳＵＲＦ（REduced SURfaceField ）状態で動
作するＮチャネルＤＭＯＳ横形トランジスタで、通常バ
イパスされるソースおよび基板領域と、ゲート電極と、
ドリフト領域として知られる低濃度ドープＮ- 領域とＮ
+ 型の接点領域により形成されるドレイン領域とを有す
るものの場合を考える。そのようなトランジスタが図１
に示されており、それは、Ｐ- 型基板２を含むウェハ
１、ドリフト領域４を形成するＮ- 型のエピタキシャル
層３を含んでいる。エピタキシャル層３はＰ型基板領域
５を収容し、その基板領域５はソース領域６を収容して
おり、このソース領域６は、接点７によりＰ+ ドープ領
域８を介して電気的に基板領域５に接続されている。ポ
リシリコンからなるゲート部１０は、ウェハ１の表面１
１上を伸びており、その下の基板領域５およびエピタキ
シャル層３から、薄い酸化物層１３により、又、ドリフ
ト領域４の上に伸びる厚いフィールド酸化物層１４の一
部により、電気的に絶縁されている。フィールド酸化物
層１４は、Ｎ+ 型ドレイン領域１５により中断されてい
る。ウェハ１の表面１１およびゲート部１０の上に、Ｐ
ＳＧ（Phosphorous Silicon Glass 、リンシリケートガ
ラス）の絶縁層１６が伸びており、ソース接点７、ゲー
ト接点２０、ドレイン接点２１により中断されている。
この装置は、パッシベーション層２２により被覆されて
いる。
て、ＲＥＳＵＲＦ（REduced SURfaceField ）状態で動
作するＮチャネルＤＭＯＳ横形トランジスタで、通常バ
イパスされるソースおよび基板領域と、ゲート電極と、
ドリフト領域として知られる低濃度ドープＮ- 領域とＮ
+ 型の接点領域により形成されるドレイン領域とを有す
るものの場合を考える。そのようなトランジスタが図１
に示されており、それは、Ｐ- 型基板２を含むウェハ
１、ドリフト領域４を形成するＮ- 型のエピタキシャル
層３を含んでいる。エピタキシャル層３はＰ型基板領域
５を収容し、その基板領域５はソース領域６を収容して
おり、このソース領域６は、接点７によりＰ+ ドープ領
域８を介して電気的に基板領域５に接続されている。ポ
リシリコンからなるゲート部１０は、ウェハ１の表面１
１上を伸びており、その下の基板領域５およびエピタキ
シャル層３から、薄い酸化物層１３により、又、ドリフ
ト領域４の上に伸びる厚いフィールド酸化物層１４の一
部により、電気的に絶縁されている。フィールド酸化物
層１４は、Ｎ+ 型ドレイン領域１５により中断されてい
る。ウェハ１の表面１１およびゲート部１０の上に、Ｐ
ＳＧ（Phosphorous Silicon Glass 、リンシリケートガ
ラス）の絶縁層１６が伸びており、ソース接点７、ゲー
ト接点２０、ドレイン接点２１により中断されている。
この装置は、パッシベーション層２２により被覆されて
いる。
【０００４】
【発明が解決しようとする課題】図１のトランジスタが
高い逆電圧ＶDSS （ソースおよびゲートをバイパスした
ドレイン−ソース電圧）に耐えるようにするためには、
ウェハ１の様々な領域を適切にドープし、酸化物層（ゲ
ート酸化物、ＰＳＧ酸化物）を正しいサイズとするだけ
ではなく、メタル製のゲートおよびドレイン領域１５お
よびドレイン接点２１も正しいサイズとすることによ
り、表面近くでピーク電界（図１における、等電位線の
密集）が形成されるのを防止する必要がある。そのよう
なピーク電界により、装置が寿命前に破壊されることが
ある。
高い逆電圧ＶDSS （ソースおよびゲートをバイパスした
ドレイン−ソース電圧）に耐えるようにするためには、
ウェハ１の様々な領域を適切にドープし、酸化物層（ゲ
ート酸化物、ＰＳＧ酸化物）を正しいサイズとするだけ
ではなく、メタル製のゲートおよびドレイン領域１５お
よびドレイン接点２１も正しいサイズとすることによ
り、表面近くでピーク電界（図１における、等電位線の
密集）が形成されるのを防止する必要がある。そのよう
なピーク電界により、装置が寿命前に破壊されることが
ある。
【０００５】更に、構造が信頼できるものであるために
は、即ち、最大破壊電圧が時とともに変化するのを避け
るためには、ドリフト領域４の上の誘電体層１４，１
６，２２における電気伝導現象、即ち、電荷の移動現象
（それはウェハ１の電界の値を変えることになる）を阻
止する必要がある。言い換えれば、この構造の信頼性
は、経時変化しないソース／ドレインとゲート電極間の
電位分布に依存している。
は、即ち、最大破壊電圧が時とともに変化するのを避け
るためには、ドリフト領域４の上の誘電体層１４，１
６，２２における電気伝導現象、即ち、電荷の移動現象
（それはウェハ１の電界の値を変えることになる）を阻
止する必要がある。言い換えれば、この構造の信頼性
は、経時変化しないソース／ドレインとゲート電極間の
電位分布に依存している。
【０００６】ドレインとソース／ゲート電極間に、ある
いはもっと一般的に言って、高電圧電極と低電圧電極間
に、電圧を分布させる従来の方法は、例えば、アイ・イ
ー・イー・イー、カタログナンバー９４ＣＨ３３７７−
９、１９９４年５月３１日〜６月２日、スイス、ダヴォ
スにて開催のパワー半導体デバイスおよびＩＣに関する
第６回国際シンポジウムにおける、Ｋ・エンドウ、Ｙ・
ババ、Ｙ・ウドウ、Ｍ・ヤスイおよびＹ・サノによる
「新電界緩和構造を有する５００Ｖ １Ａ １−チップ
インバータＩＣ」（"A 500V 1A 1-Chip Inverter IC wi
th a New Electric Field Reduction Structure", by
K. Endo, Y. Baba, Y. Udo, M. Yasui andY. Sano, Pro
c. of the 6th Internat. Symposium on Power Semicon
ductor Device & IC's, Davos Switzerland, 31 May -
2 June, 1994, IEEE Cat. n. 94CH3377-9 ）に説明され
ているＳＩＰＯ（Semi-Insulated Polycrystalline Sil
icon、半絶縁性多結晶シリコン）のような抵抗性の物質
を用いることである。しかし、そのような解決方法では
本構造の信頼性を確実なものとすることはできない。な
ぜなら、物質の電気的な特性は、温度や印加される電圧
とともに変化するからである。
いはもっと一般的に言って、高電圧電極と低電圧電極間
に、電圧を分布させる従来の方法は、例えば、アイ・イ
ー・イー・イー、カタログナンバー９４ＣＨ３３７７−
９、１９９４年５月３１日〜６月２日、スイス、ダヴォ
スにて開催のパワー半導体デバイスおよびＩＣに関する
第６回国際シンポジウムにおける、Ｋ・エンドウ、Ｙ・
ババ、Ｙ・ウドウ、Ｍ・ヤスイおよびＹ・サノによる
「新電界緩和構造を有する５００Ｖ １Ａ １−チップ
インバータＩＣ」（"A 500V 1A 1-Chip Inverter IC wi
th a New Electric Field Reduction Structure", by
K. Endo, Y. Baba, Y. Udo, M. Yasui andY. Sano, Pro
c. of the 6th Internat. Symposium on Power Semicon
ductor Device & IC's, Davos Switzerland, 31 May -
2 June, 1994, IEEE Cat. n. 94CH3377-9 ）に説明され
ているＳＩＰＯ（Semi-Insulated Polycrystalline Sil
icon、半絶縁性多結晶シリコン）のような抵抗性の物質
を用いることである。しかし、そのような解決方法では
本構造の信頼性を確実なものとすることはできない。な
ぜなら、物質の電気的な特性は、温度や印加される電圧
とともに変化するからである。
【０００７】知られている他の解決方法は、様々なデザ
インのフローティング電界プレートを用いることである
が、固定電位に接続されず、それ自体不安定なフローテ
ィング電極を用いるのは満足すべきものではない。
インのフローティング電界プレートを用いることである
が、固定電位に接続されず、それ自体不安定なフローテ
ィング電極を用いるのは満足すべきものではない。
【０００８】ＤＭＯＳ横形トランジスタに関する上記の
考察は、Ｎ- 層に埋め込まれたＰ+、Ｎ+ 領域を有する
簡単なダイオードから始め、他のどんなタイプの高電圧
構造にも当てはまる。
考察は、Ｎ- 層に埋め込まれたＰ+、Ｎ+ 領域を有する
簡単なダイオードから始め、他のどんなタイプの高電圧
構造にも当てはまる。
【０００９】本発明の目的は、高電圧集積装置におい
て、電界に対して保護となり、又、高い破壊電圧を保証
することや、時間に対して安定で温度の影響を受けない
保護を考慮した信頼できる構造を提供することである。
て、電界に対して保護となり、又、高い破壊電圧を保証
することや、時間に対して安定で温度の影響を受けない
保護を考慮した信頼できる構造を提供することである。
【００１０】
【課題を解決するための手段】本発明によれば、特許請
求の範囲の請求項１に記載されているように、電界に対
する保護となる構造を備えた集積装置が提供される。
求の範囲の請求項１に記載されているように、電界に対
する保護となる構造を備えた集積装置が提供される。
【００１１】実際のところ、本発明によれば、正および
負の電極間に互いに入り込む電界プレートが提供され、
それが、前述のＤＭＯＳトランジスタのような装置部品
が集積される半導体物質のウェハにおいて、強い電界が
ウェハに形成されるのを防ぐ仕方で、そして特にドリフ
ト領域を上部の誘電体層における電荷の移動の影響から
保護する仕方で、等電位線を分布させるのに貢献する。
負の電極間に互いに入り込む電界プレートが提供され、
それが、前述のＤＭＯＳトランジスタのような装置部品
が集積される半導体物質のウェハにおいて、強い電界が
ウェハに形成されるのを防ぐ仕方で、そして特にドリフ
ト領域を上部の誘電体層における電荷の移動の影響から
保護する仕方で、等電位線を分布させるのに貢献する。
【００１２】以下、多くの好ましい、しかし限定を意図
したものではない、実施の形態が、例示のために添付図
面を参照しながら説明される。
したものではない、実施の形態が、例示のために添付図
面を参照しながら説明される。
【００１３】
【発明の実施の形態】図２には、図１と共通の部品（半
導体物質のウェハ１内とその上に形成されたＤＭＯＳト
ランジスタ領域）が、更に説明することなしに同じ部品
番号体系を用いて、示されており、明瞭化のために、薄
いゲート酸化物層１３およびパッシベーション層２２
は、図２および図１０〜図１２には示されていない。た
だし、ソース領域６は第１の装置領域を示し、ドレイン
領域１５は第２の装置領域を示している。
導体物質のウェハ１内とその上に形成されたＤＭＯＳト
ランジスタ領域）が、更に説明することなしに同じ部品
番号体系を用いて、示されており、明瞭化のために、薄
いゲート酸化物層１３およびパッシベーション層２２
は、図２および図１０〜図１２には示されていない。た
だし、ソース領域６は第１の装置領域を示し、ドレイン
領域１５は第２の装置領域を示している。
【００１４】図２の実施の形態において、保護構造は、
ウェハ１の上に、ゲート接点３０およびドレイン接点３
１によって形成されており、それらの接点は、それぞれ
指状部３２，３３を備えた櫛形部３４，３５の形状を示
している。これら２つの櫛形部３４，３５は相互に組み
合わされ、即ち、相互に入り込んでおり、１つの櫛形部
３４，３５の各指状部３２，３３は、非接触状態で、他
の櫛形部３５，３４の隣り合う２本の指状部３２，３３
の間に挿入されている（図３も参照）。図２の実施の形
態において、指状部３２、３３はすべて同じ形状、即
ち、方形であり、又、同じサイズである。パッシベーシ
ョン層（図示されていない）は、指状部３２と３３との
間の隙間に挿入されている。
ウェハ１の上に、ゲート接点３０およびドレイン接点３
１によって形成されており、それらの接点は、それぞれ
指状部３２，３３を備えた櫛形部３４，３５の形状を示
している。これら２つの櫛形部３４，３５は相互に組み
合わされ、即ち、相互に入り込んでおり、１つの櫛形部
３４，３５の各指状部３２，３３は、非接触状態で、他
の櫛形部３５，３４の隣り合う２本の指状部３２，３３
の間に挿入されている（図３も参照）。図２の実施の形
態において、指状部３２、３３はすべて同じ形状、即
ち、方形であり、又、同じサイズである。パッシベーシ
ョン層（図示されていない）は、指状部３２と３３との
間の隙間に挿入されている。
【００１５】本発明の保護構造は、次の原理により作用
する。図１の既知のトランジスタにおいては、保護構造
が無く、ゲート電極２０およびドレイン電極２１は、互
いに対し、実質的に平行な縁に沿って面しており、等電
位面は、パッシベーション層２２およびウェハ１にあっ
て、２つの接点の間に均一に分布している。他方、図２
の櫛形構造では、ゲート電極３０およびドレイン電極３
１を電気的に分離する狭いジグザグ領域を除いて、ドリ
フト領域４が完全に覆われており、その結果、各点は、
両方の電極により生成される電界の作用を結合したもの
の影響を強く受ける。特に、酸化物層１４，１６の厚さ
に関連して、小さな指状部３２，３３を設け、又、指状
部３２，３３の間に小さな隙間「ｄ」を設けることによ
り（指状部の幅「ｌ」およびその隙間「ｄ」は、酸化物
の厚さと同じオーダーである）、ウェハ１の内部の長さ
ＬD のドリフト領域４に「見られる」電界は、ドリフト
領域全体を覆う単一の電極により生成されるものと同等
であり、ゲート電極３０、ドレイン電極３１の電位に対
して中間の電位である。
する。図１の既知のトランジスタにおいては、保護構造
が無く、ゲート電極２０およびドレイン電極２１は、互
いに対し、実質的に平行な縁に沿って面しており、等電
位面は、パッシベーション層２２およびウェハ１にあっ
て、２つの接点の間に均一に分布している。他方、図２
の櫛形構造では、ゲート電極３０およびドレイン電極３
１を電気的に分離する狭いジグザグ領域を除いて、ドリ
フト領域４が完全に覆われており、その結果、各点は、
両方の電極により生成される電界の作用を結合したもの
の影響を強く受ける。特に、酸化物層１４，１６の厚さ
に関連して、小さな指状部３２，３３を設け、又、指状
部３２，３３の間に小さな隙間「ｄ」を設けることによ
り（指状部の幅「ｌ」およびその隙間「ｄ」は、酸化物
の厚さと同じオーダーである）、ウェハ１の内部の長さ
ＬD のドリフト領域４に「見られる」電界は、ドリフト
領域全体を覆う単一の電極により生成されるものと同等
であり、ゲート電極３０、ドレイン電極３１の電位に対
して中間の電位である。
【００１６】図２および図３の実施の形態では、指状部
３２、３３は同じ幅、同じ長さの方形であり、ドリフト
領域４の各点は、ゲート電極３０およびドレイン電極３
１（即ち、指状部３２，３３）を、実質的に同じ距離お
よび同じ領域に「見る」ので、その結果、ゲート電極３
０、ドレイン電極３１の平均電位に等しい一定の電圧の
１つの電極により生成される電界分布と同等の電界分布
を達成する。
３２、３３は同じ幅、同じ長さの方形であり、ドリフト
領域４の各点は、ゲート電極３０およびドレイン電極３
１（即ち、指状部３２，３３）を、実質的に同じ距離お
よび同じ領域に「見る」ので、その結果、ゲート電極３
０、ドレイン電極３１の平均電位に等しい一定の電圧の
１つの電極により生成される電界分布と同等の電界分布
を達成する。
【００１７】ドリフト領域の電圧は、櫛形領域の指状部
の形状を変化させることにより修正することができる。
の形状を変化させることにより修正することができる。
【００１８】図４の実施の形態において、指状部４２、
４３は、やはり、すべて同じ形状であるが、台形の形状
に構成されている。この場合、ドリフト領域４は、（図
４で）左から右へと、各表面セクションにおける指状部
４２および４３の面積比の関数として、線形で増加する
可変電圧源により生成されるものと同じ電界を示す。
４３は、やはり、すべて同じ形状であるが、台形の形状
に構成されている。この場合、ドリフト領域４は、（図
４で）左から右へと、各表面セクションにおける指状部
４２および４３の面積比の関数として、線形で増加する
可変電圧源により生成されるものと同じ電界を示す。
【００１９】図５〜図８の実施の形態においては、指状
部５２、５３は三角形であり、図６〜図８は、フィール
ド酸化物層１４およびＰＳＧ酸化物層１６により結合し
て形成される誘電体層の異なる深さにおける装置の、最
小および最大等電位線ＶMAX、Ｖmin を示している。図
から見ることができるように、複合層１４、１６におい
て、電極の指状部５２、５３に近い場合は（図６）、最
大および最小電圧線（電極の電位に等しい）は、電極の
縁に事実上同一のパターンを示している。中間セクショ
ンにおいては（図７）、２つの電極の間接的な影響が感
じられはじめ、そのため、最大および最小電圧線パター
ンは、より漸進的なパターンである。ウェハ１の近くで
は（図８）、最大および最小電位線パターンは、小さな
起伏を除いて、ほぼまっすぐな状態である。最大および
最小電位線の間の領域において、電位分布は線形であ
る。
部５２、５３は三角形であり、図６〜図８は、フィール
ド酸化物層１４およびＰＳＧ酸化物層１６により結合し
て形成される誘電体層の異なる深さにおける装置の、最
小および最大等電位線ＶMAX、Ｖmin を示している。図
から見ることができるように、複合層１４、１６におい
て、電極の指状部５２、５３に近い場合は（図６）、最
大および最小電圧線（電極の電位に等しい）は、電極の
縁に事実上同一のパターンを示している。中間セクショ
ンにおいては（図７）、２つの電極の間接的な影響が感
じられはじめ、そのため、最大および最小電圧線パター
ンは、より漸進的なパターンである。ウェハ１の近くで
は（図８）、最大および最小電位線パターンは、小さな
起伏を除いて、ほぼまっすぐな状態である。最大および
最小電位線の間の領域において、電位分布は線形であ
る。
【００２０】電極の間の幅、形状、および距離を、そし
て、電極およびウェハ間の距離を適切に選択することに
より、設定された電位が、それぞれの場合について、概
して装置に最適な電位分布に従うようにすることがで
き、そのようにしてウェハ１が寿命の前に（接合部で、
あるいはピークに誘発されて）破壊される危険を取り除
き、装置の動作寿命の間の電気的なパラメータの安定性
を向上させることができる。
て、電極およびウェハ間の距離を適切に選択することに
より、設定された電位が、それぞれの場合について、概
して装置に最適な電位分布に従うようにすることがで
き、そのようにしてウェハ１が寿命の前に（接合部で、
あるいはピークに誘発されて）破壊される危険を取り除
き、装置の動作寿命の間の電気的なパラメータの安定性
を向上させることができる。
【００２１】図９は、ゲート電極３０およびドレイン電
極３１の櫛形部の指状部の、更に別の変形例を示すもの
であり、ゲート電極３０により形成された曲線形の指状
部６２と、ドレイン電極３１により形成される方形の指
状部６３が示されている。
極３１の櫛形部の指状部の、更に別の変形例を示すもの
であり、ゲート電極３０により形成された曲線形の指状
部６２と、ドレイン電極３１により形成される方形の指
状部６３が示されている。
【００２２】本発明の更に別の実施の形態によれば、電
極はウェハ１の表面に堆積された異なる複数の層により
形成することができ、より具体的には、ゲート部を形成
するポリシリコン層、又は、接点および配線を形成する
メタル層の少なくとも一方をを適切な形状とすることに
より、電極を形成することができる。
極はウェハ１の表面に堆積された異なる複数の層により
形成することができ、より具体的には、ゲート部を形成
するポリシリコン層、又は、接点および配線を形成する
メタル層の少なくとも一方をを適切な形状とすることに
より、電極を形成することができる。
【００２３】図１０および図１１の実施の形態では、異
なる複数の層により櫛形構造が形成されている。より具
体的に、図１０では、ゲート部６５が指状部７１を備え
た櫛形領域７０の形状を呈している。又、ドレイン電極
７２も指状部７４を備えた櫛形領域７３の形状を呈して
おり、櫛形領域７０の上に、しかし、ＰＳＧ酸化物領域
１６により電気的に分離されて配置されている。指状部
７１，７４は相互に相殺し合う形状であり、縁で僅かに
重なり合うようなサイズとされている。あるいは、図３
の場合のように、指状部７１，７４を重なり合わないサ
イズとする、即ち、各指状部７１’，７４’の幅が、他
の櫛形領域７０’，７３’の２つの指状部の間の距離よ
り小さくすることもできる。どちらの場合でも、ゲート
電極７５は、図１のように、櫛形領域を持たないように
形成されている。
なる複数の層により櫛形構造が形成されている。より具
体的に、図１０では、ゲート部６５が指状部７１を備え
た櫛形領域７０の形状を呈している。又、ドレイン電極
７２も指状部７４を備えた櫛形領域７３の形状を呈して
おり、櫛形領域７０の上に、しかし、ＰＳＧ酸化物領域
１６により電気的に分離されて配置されている。指状部
７１，７４は相互に相殺し合う形状であり、縁で僅かに
重なり合うようなサイズとされている。あるいは、図３
の場合のように、指状部７１，７４を重なり合わないサ
イズとする、即ち、各指状部７１’，７４’の幅が、他
の櫛形領域７０’，７３’の２つの指状部の間の距離よ
り小さくすることもできる。どちらの場合でも、ゲート
電極７５は、図１のように、櫛形領域を持たないように
形成されている。
【００２４】図１１の実施の形態では、ドレイン電極と
して機能し、ドレイン領域に接触するメタル領域８２
が、ドリフト領域４の上を伸び、その結果、ゲート部６
５の櫛形領域７０の全体を覆う、櫛形形状を成していな
い部分８３を含んでいる。部分８３は、誘電体であるＰ
ＳＧ酸化物領域層１６により櫛形領域７０から分離され
ている。この実施の形態では、櫛形領域７０の指状部７
１が、櫛形形状を成していない部分８３の一部をシール
ドするので、櫛形形状を成していない部分８３のシール
ドされていない部分だけが、ドリフト領域４から見え
る。よって、この平坦な部分８３はまた、櫛形領域７０
の指状部７１の間に正確に配置されて、指状部７１の間
の隙間と正確に同じサイズの櫛形形状をしているかのよ
うに機能する。図１１の構造は、機能的には図１０の構
造と同じであるが、形状的にはより単純な構造である。
して機能し、ドレイン領域に接触するメタル領域８２
が、ドリフト領域４の上を伸び、その結果、ゲート部６
５の櫛形領域７０の全体を覆う、櫛形形状を成していな
い部分８３を含んでいる。部分８３は、誘電体であるＰ
ＳＧ酸化物領域層１６により櫛形領域７０から分離され
ている。この実施の形態では、櫛形領域７０の指状部７
１が、櫛形形状を成していない部分８３の一部をシール
ドするので、櫛形形状を成していない部分８３のシール
ドされていない部分だけが、ドリフト領域４から見え
る。よって、この平坦な部分８３はまた、櫛形領域７０
の指状部７１の間に正確に配置されて、指状部７１の間
の隙間と正確に同じサイズの櫛形形状をしているかのよ
うに機能する。図１１の構造は、機能的には図１０の構
造と同じであるが、形状的にはより単純な構造である。
【００２５】図１２の実施の形態では、両方の櫛形領域
が、ゲート部６５を形成するポリシリコンを利用して形
成されている。より具体的には、ゲート部６５が、やは
り、指状部７１を備えた櫛形領域７０の形状を呈してお
り、ドレイン電極が、第１のポリシリコン領域７８、第
２のポリシリコン領域７９、およびメタル領域９０を含
む、幾つかの部分から形成されている。第１および第２
のポリシリコン領域７８，７９は、ドレイン領域１５に
対して対称的に伸び、その両方が、ドレイン領域１５に
接触する部分と、フィールド酸化物層１４に重ね合わさ
れる部分とを有している。第１および第２のポリシリコ
ン領域７８，７９のドレイン領域１５に接触する部分は
分離されており、それによりメタル領域９０が直接ドレ
イン領域１５に接触できるようになっている。各ポリシ
リコン領域７８，７９のフィールド酸化物層に重ね合わ
されている部分は、指状部９３を備えた櫛形領域９２の
形状を呈している。より具体的には、第１のポリシリコ
ン領域７８の櫛形領域９２は、ゲート部６５の櫛形領域
７０と相互に組み合わされており、第２のポリシリコン
領域７９の櫛形領域９２は、ウェハ１において集積装置
の一部、例えばゲート部、を形成する他の櫛形領域９４
と相互に組み合わされている。
が、ゲート部６５を形成するポリシリコンを利用して形
成されている。より具体的には、ゲート部６５が、やは
り、指状部７１を備えた櫛形領域７０の形状を呈してお
り、ドレイン電極が、第１のポリシリコン領域７８、第
２のポリシリコン領域７９、およびメタル領域９０を含
む、幾つかの部分から形成されている。第１および第２
のポリシリコン領域７８，７９は、ドレイン領域１５に
対して対称的に伸び、その両方が、ドレイン領域１５に
接触する部分と、フィールド酸化物層１４に重ね合わさ
れる部分とを有している。第１および第２のポリシリコ
ン領域７８，７９のドレイン領域１５に接触する部分は
分離されており、それによりメタル領域９０が直接ドレ
イン領域１５に接触できるようになっている。各ポリシ
リコン領域７８，７９のフィールド酸化物層に重ね合わ
されている部分は、指状部９３を備えた櫛形領域９２の
形状を呈している。より具体的には、第１のポリシリコ
ン領域７８の櫛形領域９２は、ゲート部６５の櫛形領域
７０と相互に組み合わされており、第２のポリシリコン
領域７９の櫛形領域９２は、ウェハ１において集積装置
の一部、例えばゲート部、を形成する他の櫛形領域９４
と相互に組み合わされている。
【００２６】上記のすべての実施の形態は、図２を参照
して説明されたように動作するので、下部に位置するド
リフト領域４の電界は均一で、時間とともには変化せ
ず、装置の電気的な特性が、温度に起因する恒久的な変
化を受けることは全くない。
して説明されたように動作するので、下部に位置するド
リフト領域４の電界は均一で、時間とともには変化せ
ず、装置の電気的な特性が、温度に起因する恒久的な変
化を受けることは全くない。
【００２７】なお、本発明の範囲から逸脱することな
く、説明された図示された構造に変更を加えることがで
きることは明らかである。特に、又、既に述べたよう
に、相互に組み合わされる櫛形構造は、同一ステップで
成形される同じ材質の層（ポリシリコン層、メタル層）
からも、あるいは、異なるステップで堆積される異なる
材質の異なる層からも、形成することができる。
く、説明された図示された構造に変更を加えることがで
きることは明らかである。特に、又、既に述べたよう
に、相互に組み合わされる櫛形構造は、同一ステップで
成形される同じ材質の層（ポリシリコン層、メタル層）
からも、あるいは、異なるステップで堆積される異なる
材質の異なる層からも、形成することができる。
【００２８】更に、所望の電位分布に応じて、櫛形領域
の指状部の形状を変えることもできる。例えば、指状部
は、方形、三角形、（正あるいは正でない）多角形、凹
あるいは凸の弧形、あるいは複合的な形状のものとする
ことができる。指状部の間の距離は、所望の電位分布に
応じて、一定とすることも変化させることもできる。２
つの櫛形構造（１つは高電圧用、他方は低電圧用）の指
状部は、同じ形状・サイズとすることもでき、異なる形
状・サイズとすることもできる。櫛形領域は、実際に櫛
の形とすることもでき、あるいは、図１１に示されてい
る場合のように、櫛形形状領域として機能する限り、そ
れとは異なる形状とすることもできる。
の指状部の形状を変えることもできる。例えば、指状部
は、方形、三角形、（正あるいは正でない）多角形、凹
あるいは凸の弧形、あるいは複合的な形状のものとする
ことができる。指状部の間の距離は、所望の電位分布に
応じて、一定とすることも変化させることもできる。２
つの櫛形構造（１つは高電圧用、他方は低電圧用）の指
状部は、同じ形状・サイズとすることもでき、異なる形
状・サイズとすることもできる。櫛形領域は、実際に櫛
の形とすることもでき、あるいは、図１１に示されてい
る場合のように、櫛形形状領域として機能する限り、そ
れとは異なる形状とすることもできる。
【００２９】
【発明の効果】本発明の保護構造の利点は次の通りであ
る。第１に、最適かつ安定な電圧分布を確保する備えと
なっている。実際、櫛形領域の形状を適切に選択するこ
とにより、ウェハ１から見ての電位を決定することがで
きる。又、その電位は、所定の定電圧として参照される
（ソース／ゲートおよびドレイン電位）。本構造は、エ
ピタキシャル層におけるドリフト領域のほとんど全体を
被覆するので、最も破壊されやすい領域を保護する。第
２に、本構造の電気的特性は安定で、印加される電圧か
ら独立であり、抵抗分圧器あるいは容量分圧器を全く含
まないために、温度に起因する恒久的な装置の変更をも
たらすことがない。そして、最後の点として、本構造の
上にある層での電荷のどんな移動も、完全にシールドさ
れている。
る。第１に、最適かつ安定な電圧分布を確保する備えと
なっている。実際、櫛形領域の形状を適切に選択するこ
とにより、ウェハ１から見ての電位を決定することがで
きる。又、その電位は、所定の定電圧として参照される
（ソース／ゲートおよびドレイン電位）。本構造は、エ
ピタキシャル層におけるドリフト領域のほとんど全体を
被覆するので、最も破壊されやすい領域を保護する。第
２に、本構造の電気的特性は安定で、印加される電圧か
ら独立であり、抵抗分圧器あるいは容量分圧器を全く含
まないために、温度に起因する恒久的な装置の変更をも
たらすことがない。そして、最後の点として、本構造の
上にある層での電荷のどんな移動も、完全にシールドさ
れている。
【００３０】
【図１】既知のＤＭＯＳトランジスタの断面を示す図で
ある。
ある。
【図２】本発明の第１の実施の形態である構造のＤＭＯ
Ｓトランジスタの一部破断斜視図である。
Ｓトランジスタの一部破断斜視図である。
【図３】図２の保護構造のレイアウトの上側平面図であ
る。
る。
【図４】図３のレイアウトの変形例を示す図である。
【図５】図４の詳細の断面図である。
【図６】図４の変形例の、図５に示されたものと異なる
シリコンウェハ断面における、そして異なる深さでの、
電界を示す図である。
シリコンウェハ断面における、そして異なる深さでの、
電界を示す図である。
【図７】図４の変形例の、図５に示されたものと異なる
シリコンウェハ断面における、そして異なる深さでの、
電界を示す図である。
シリコンウェハ断面における、そして異なる深さでの、
電界を示す図である。
【図８】図４の変形例の、図５に示されたものと異なる
シリコンウェハ断面における、そして異なる深さでの、
電界を示す図である。
シリコンウェハ断面における、そして異なる深さでの、
電界を示す図である。
【図９】本発明の他の実施の形態における保護構造の上
側平面図である。
側平面図である。
【図１０】本発明の他の実施の形態における保護構造
の、図２と同様の断面図である。
の、図２と同様の断面図である。
【図１１】本発明の他の実施の形態における保護構造
の、図２と同様の断面図である。
の、図２と同様の断面図である。
【図１２】本発明の更に他の実施の形態における保護構
造の、図２と同様の断面図である。
造の、図２と同様の断面図である。
１ ウェハ（半導体物質の基板） ６ ソース領域（第１の装置領域） １１ 表面 １５ ドレイン領域（第２の装置領域） ３２ 指状部 ３４ 櫛形部（第１の導電物質領域） ３５ 櫛形部（第２の導電物質領域） ７０ 櫛形領域（第１の導電物質領域） ７１ 指状部 ７３ 櫛形領域（第２の導電物質領域） ８２ メタル領域（第２の導電物質領域） ８３ 櫛形形状を成していない部分（第２の導電物質領
域） ９２ 櫛形領域（第２の導電物質領域）
域） ９２ 櫛形領域（第２の導電物質領域）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リッカルド・デペトロ イタリア国、28037 ドモドッソラ、ヴィ ア ロミータ、12
Claims (18)
- 【請求項１】 表面（１１）を呈し、少なくとも第１の
電位を有する第１の装置領域（６）と、第１の電位とは
異なる第２の電位を有する第２の装置領域（１５）とを
含む半導体物質の基板（１）と、 前記半導体物質の基板（１）の前記表面（１１）上に伸
びる電位分布領域（３４、３５；７０、７３；８２；８
３；９２）を含む、電界に対する保護構造とを有し、 前記電位分布領域は、前記第１の装置領域（６）に電気
的に接続された第１の導電物質領域（３４；７０）と、
前記第２の装置領域（１５）に電気的に接続された第２
の導電物質領域（３５；７３；８２；８３；９２）とを
含んでいる集積装置であって、 前記第１の導電物質領域（３４；７０）が櫛形形状であ
り、複数の隙間により分離された第１の複数の指状部
（３２；７１）を備え、 前記第２の導電物質領域（３５；７３；８２；８３）
が、前記複数の隙間に伸長する部分を有し、それによ
り、組み合わされた１対の櫛形構造により形成され、前
記第１および第２の電位の中間電位を有する保護領域に
前記半導体物質の基板（１）が面していることを特徴と
する集積装置。 - 【請求項２】 請求項１記載の集積装置であって、前記
第１および第２の導電物質領域（３４、３５；７０、８
２；９２）が、同じ物質層から形成され、該第２の導電
物質領域（３５；９２）は、前記複数の隙間の内部に伸
長し、かつ、前記第１の複数の指状部（３２；７１）か
ら電気的に分離された第２の複数の指状部（３３；８
３）を備えた櫛形形状であることを特徴とする集積装
置。 - 【請求項３】 請求項２記載の集積装置であって、前記
同じ物質層が該装置の電極（３０、３１）を形成するメ
タル層であることを特徴とする集積装置。 - 【請求項４】 請求項２記載の集積装置であって、前記
同じ物質層が該集積装置の電極（７５、９０）に電気的
に接続された多結晶シリコン層（６５、７８）であるこ
とを特徴とする集積装置。 - 【請求項５】 請求項１記載の集積装置であって、前記
第１および第２の導電物質領域（７０、７３；７０、８
３）が、２つの異なる重ね合わされた物質層から形成さ
れていることを特徴とする集積装置。 - 【請求項６】 請求項５記載の集積装置であって、前記
第１の導電物質領域（７０）が、前記半導体物質の基板
（１）の表面（１１）の上に堆積された多結晶シリコン
層から形成されており、前記第２の導電物質領域（７
３；８３）が該多結晶シリコン層（７０）上に堆積さ
れ、かつ、該多結晶シリコン層から誘電体層（１６）に
より電気的に分離されたメタル層から形成されているこ
とを特徴とする集積装置。 - 【請求項７】 請求項６記載の集積装置であって、前記
第２の導電物質領域（７３、７３’）が櫛形形状であ
り、前記第１の複数の指状部（７１、７１’）により形
成されている前記隙間の上に位置していることを特徴と
する集積装置。 - 【請求項８】 請求項７記載の集積装置であって、前記
第２の複数の指状部（７４）が前記隙間よりそれぞれ大
きく、又、それぞれの指状部（７４）が前記第１の複数
の指状部のうちの隣接する指状部（７１）に対して部分
的に重ね合わされていることを特徴とする集積装置。 - 【請求項９】 請求項７記載の集積装置であって、前記
第２の複数の指状部（７４’）が、前記第１の複数の指
状部（７１’）の間の前記隙間よりそれぞれ小さいこと
を特徴とする集積装置。 - 【請求項１０】 請求項６記載の集積装置であって、前
記第２の導電物質領域が、前記第１の複数の指状部（７
１）および前記隙間を覆うプレート領域（８３）を有し
ていることを特徴とする集積装置。 - 【請求項１１】 請求項２〜９のいずれか１項の集積装
置において、前記第１および第２の複数の指状部（３
２、３３；４２、４３；５２、５３、７１、７４）が同
じ形状であることを特徴とする集積装置。 - 【請求項１２】 請求項２〜９のいずれか１項の集積装
置において、前記第１および第２の複数の指状部（６
２、６３）が異なる形状であることを特徴とする集積装
置。 - 【請求項１３】 請求項２〜１２のいずれか１項の集積
装置において、前記指状部（３２、３３）の少なくとも
幾つかが方形であることを特徴とする集積装置。 - 【請求項１４】 請求項２〜１２のいずれか１項の集積
装置において、前記指状部（５２、５３）の少なくとも
幾つかが三角形であることを特徴とする集積装置。 - 【請求項１５】 請求項２〜１２のいずれか１項の集積
装置において、前記指状部（６２）の少なくとも幾つか
は曲線形であることを特徴とする集積装置。 - 【請求項１６】 請求項１〜１５のいずれか１項の集積
装置において、前記第１の電位が前記第２の電位より低
いことを特徴とする集積装置。 - 【請求項１７】 請求項１〜１６のいずれか１項の集積
装置において、第１の電圧のソース領域（６）と、該第
１の電圧より高い第２の電圧のドレイン領域（１５）
と、ゲート部（１０；６５）とを備えた横形ＤＭＯＳト
ランジスタを含み、 前記第１の導電物質領域（３４；７０）が該ゲート部に
電気的に接続されており、 前記第２の導電物質領域（３５；７３；８２；８３；９
２）が該ドレイン領域に電気的に接続されていることを
特徴とする集積装置。 - 【請求項１８】 請求項１７記載の集積装置であって、
前記第１の導電物質領域（７０）が、前記ゲート部（６
５）を延在させることにより形成されていることを特徴
とする集積装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94830530A EP0714135B1 (en) | 1994-11-08 | 1994-11-08 | Integrated device with a structure for protection against high electric fields |
| IT94830530.5 | 1994-11-08 | ||
| EP94830530.5 | 1994-11-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255906A true JPH08255906A (ja) | 1996-10-01 |
| JP2957118B2 JP2957118B2 (ja) | 1999-10-04 |
Family
ID=8218573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7290092A Expired - Fee Related JP2957118B2 (ja) | 1994-11-08 | 1995-11-08 | 強い電界に対する保護構造を備えた半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5777366A (ja) |
| EP (1) | EP0714135B1 (ja) |
| JP (1) | JP2957118B2 (ja) |
| DE (1) | DE69415987T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353444A (ja) * | 2001-05-28 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2953416B2 (ja) * | 1996-12-27 | 1999-09-27 | 日本電気株式会社 | 半導体装置 |
| US6346451B1 (en) * | 1997-12-24 | 2002-02-12 | Philips Electronics North America Corporation | Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode |
| JP3180776B2 (ja) * | 1998-09-22 | 2001-06-25 | 日本電気株式会社 | 電界効果型トランジスタ |
| SE522910C2 (sv) * | 2002-06-03 | 2004-03-16 | Ericsson Telefon Ab L M | Integrerad krets för reducering av strömdensitet i en transistor innefattande sammanflätade kollektor-, emitter- och styrfingrar |
| US7800196B2 (en) * | 2008-09-30 | 2010-09-21 | Northrop Grumman Systems Corporation | Semiconductor structure with an electric field stop layer for improved edge termination capability |
| US8236640B2 (en) | 2009-12-18 | 2012-08-07 | Intel Corporation | Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions |
| US8754469B2 (en) | 2010-10-26 | 2014-06-17 | Texas Instruments Incorporated | Hybrid active-field gap extended drain MOS transistor |
| JP2014154595A (ja) * | 2013-02-05 | 2014-08-25 | Seiko Instruments Inc | 半導体装置 |
| KR102122365B1 (ko) * | 2014-12-12 | 2020-06-12 | 삼성전자주식회사 | 반도체 소자 |
| CN105742365A (zh) * | 2016-04-14 | 2016-07-06 | 东莞电子科技大学电子信息工程研究院 | 射频ldmos晶体管及其制作方法 |
| CN107845675B (zh) * | 2017-10-30 | 2020-02-18 | 济南大学 | 一种横向双扩散金属氧化物半导体场效应管 |
| CN109980011A (zh) * | 2017-12-28 | 2019-07-05 | 无锡华润上华科技有限公司 | 一种半导体器件及其制作方法 |
| US10665712B2 (en) * | 2018-09-05 | 2020-05-26 | Monolithic Power Systems, Inc. | LDMOS device with a field plate contact metal layer with a sub-maximum size |
| CN111710723B (zh) * | 2020-07-16 | 2022-09-16 | 杰华特微电子股份有限公司 | 横向双扩散晶体管及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372577A (en) * | 1976-12-10 | 1978-06-28 | Hitachi Ltd | High dielectric strength field effect transistor |
| JPS55150275A (en) * | 1979-05-02 | 1980-11-22 | Philips Nv | Insulated gate field effect transistor and method of fabricating same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2852621C4 (de) * | 1978-12-05 | 1995-11-30 | Siemens Ag | Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone |
| JPS56169368A (en) * | 1980-05-30 | 1981-12-26 | Sharp Corp | High withstand voltage mos field effect semiconductor device |
| JP2804294B2 (ja) * | 1988-06-17 | 1998-09-24 | エヌティエヌ株式会社 | 滑り軸受用潤滑性樹脂組成物 |
| US5040045A (en) * | 1990-05-17 | 1991-08-13 | U.S. Philips Corporation | High voltage MOS transistor having shielded crossover path for a high voltage connection bus |
| EP0565808B1 (en) * | 1992-04-17 | 1996-12-11 | STMicroelectronics S.r.l. | Junction-isolated high voltage MOS integrated device |
-
1994
- 1994-11-08 DE DE69415987T patent/DE69415987T2/de not_active Expired - Fee Related
- 1994-11-08 EP EP94830530A patent/EP0714135B1/en not_active Expired - Lifetime
-
1995
- 1995-11-07 US US08/553,154 patent/US5777366A/en not_active Expired - Lifetime
- 1995-11-08 JP JP7290092A patent/JP2957118B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372577A (en) * | 1976-12-10 | 1978-06-28 | Hitachi Ltd | High dielectric strength field effect transistor |
| JPS55150275A (en) * | 1979-05-02 | 1980-11-22 | Philips Nv | Insulated gate field effect transistor and method of fabricating same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353444A (ja) * | 2001-05-28 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5777366A (en) | 1998-07-07 |
| EP0714135B1 (en) | 1999-01-13 |
| DE69415987T2 (de) | 1999-06-24 |
| JP2957118B2 (ja) | 1999-10-04 |
| DE69415987D1 (de) | 1999-02-25 |
| EP0714135A1 (en) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458381B1 (en) | A semiconductor device comprising a high voltage MOS transistor having shielded crossover path for a high voltage connection bus | |
| JP2957118B2 (ja) | 強い電界に対する保護構造を備えた半導体装置 | |
| US6593621B2 (en) | LDMOS field effect transistor with improved ruggedness in narrow curved areas | |
| JP5578183B2 (ja) | 半導体装置 | |
| JP4087248B2 (ja) | トレンチゲート電界効果トランジスタ及びその製法 | |
| US5086332A (en) | Planar semiconductor device having high breakdown voltage | |
| JP3959125B2 (ja) | 半導体装置 | |
| JP3602751B2 (ja) | 高耐圧半導体装置 | |
| US11164859B2 (en) | Semiconductor device | |
| JP4797225B2 (ja) | 半導体装置 | |
| US6344676B1 (en) | Power semiconductor device having low on-resistance and high breakdown voltage | |
| JPS6152593B2 (ja) | ||
| US11527615B2 (en) | Semiconductor device | |
| JP2004022700A (ja) | 半導体装置 | |
| US11158713B2 (en) | Semiconductor device | |
| US5498899A (en) | Spiral resistor integrated on a semiconductor substrate | |
| EP3686929B1 (en) | Semiconductor die | |
| JP2566210B2 (ja) | 半導体デバイス | |
| JP2781175B2 (ja) | 半導体デバイス | |
| JP2003158266A (ja) | ガードリングをフィールドプレートの下に有するｍｏｓゲートデバイスの終端 | |
| US20030075729A1 (en) | Minimum sized cellular MOS-gated device geometry | |
| JP3855386B2 (ja) | 半導体装置 | |
| JP2002305300A (ja) | パワーｍｏｓトランジスタ | |
| US7301179B2 (en) | Semiconductor device having a high breakdown voltage transistor formed thereon | |
| US5554878A (en) | Intergrated high-voltage resistor including field-plate layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |