JP2001007116A - 結晶格子欠陥を有する半導体ディスク及びその製造法 - Google Patents

結晶格子欠陥を有する半導体ディスク及びその製造法

Info

Publication number
JP2001007116A
JP2001007116A JP2000155230A JP2000155230A JP2001007116A JP 2001007116 A JP2001007116 A JP 2001007116A JP 2000155230 A JP2000155230 A JP 2000155230A JP 2000155230 A JP2000155230 A JP 2000155230A JP 2001007116 A JP2001007116 A JP 2001007116A
Authority
JP
Japan
Prior art keywords
semiconductor disk
layer
heat treatment
oxygen
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000155230A
Other languages
English (en)
Other versions
JP3578397B2 (ja
Inventor
Guenther Obermeier
オーバーマイアー ギュンター
Alfred Buchner
ブーフナー アルフレート
Theresia Dr Bauer
バウアー テレジア
Juergen Hage
ハーゲ ユルゲン
Rasso Ostermeir
オスターマイア ラッソ
Ammon Wilfried Von
フォン アモン ヴィルフリート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Publication of JP2001007116A publication Critical patent/JP2001007116A/ja
Application granted granted Critical
Publication of JP3578397B2 publication Critical patent/JP3578397B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 表側面1、裏側面2、上層3、下層4、上層
3の下側に存在する内側層5、下層4の上側に存在する
内側層6、層5と6との間の中央領域7及び結晶格子欠
陥の不均一な分布を有する半導体ディスク。 【解決手段】 結晶格子欠陥は、置換又は割り込みによ
って組み込まれた窒素又は空所である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、結晶格子欠陥の不
均一な分布を有する半導体ディスク及びその製造法に関
するものである。
【0002】
【従来の技術】殊に半導体ディスクの製造のための珪素
結晶体は、有利に、通常、石英ガラス坩堝中に装入され
る珪素溶融液からの種晶の引き延ばしによって得られ
る。書斎には、前記のいわゆる坩堝引き延ばし法(Ti
egelzieh−Verfahren)は、Czoc
hralskiにより、例えばW.Zulehner
und D.Huber、Czochralski−G
rown Silicon、Crystals 8、S
pringer Verlag Berlin−Hei
delberg 1982中に記載されている。
【0003】坩堝引き延ばし法の間の珪素溶融液との石
英ガラス坩堝の反応によって、成長していく珪素結晶体
中に、主要不純物としての酸素が組み込まれている。酸
素の濃度は、多くの場合に高いので、酸素は、結晶体の
冷却後には過飽和の形で存在している。引き続く熱処理
において、酸素は酸素沈着物の形で排除される。この排
除には、利点と欠点がある。酸素沈着物のいわゆるゲッ
ター特性は有利である。
【0004】これは、例えば金属不純物が半導体ディス
ク中で酸素沈着物に結合させられ、ひいては表面付近の
構成要素に関係する層から除去されることである。欠点
は、酸素沈着物が表面付近の構成要素に関係する層中
で、半導体ディスク上で仕上げられた構成要素の機能を
損なうことである。従って、表面付近では、露出した帯
域、DZとも呼称される沈着物のない帯域、PFZ及び
半導体ディスクの内側、いわゆるバルク中で、高濃度の
沈着物を生じさせようとしてきた。
【0005】公知技術水準、例えば「Oxygen i
n Silicon」F.Himura、Semico
nductors and Semimaterial
sVol 42、Academic Press、Sa
n Diego、1994においては、表面付近での酸
素の拡散が、有利に1100℃の温度での熱処理の際に
達成されると開示されている。この拡散によって、沈着
がもはや行われず、ひいてはPFZが生じる限り、酸素
の濃度は、表面付近の層中で低下する。この熱処理は、
構成要素の製造プロセスの際に、多くの場合、直接組み
込まれていた。最近のプロセスでは、前記の高い温度
は、確かにもはや使用されていないので、必要な拡散
は、付加的な熱処理工程によって実施されている。
【0006】酸素沈着は、本質的に2つの工程で行われ
る: 1)酸素沈着のための核形成中心、いわゆる核の形成 2)検出可能な酸素沈着のための前記の中心の成長 引き続く熱処理の間に、前記の核の大きさは、いわゆる
「臨界半径」としてのより大きな半径を有する核が成長
して酸素沈着物なるよう変性することができるが;これ
とは異なり、より小さな半径を有する核は崩壊(分解)
してしまう。>rcの半径を有する核の成長は、より高
い温度で行われ、本質的に、酸素の拡散によって制限さ
れている。一般に許容されるモデル(例えば、Vanh
ellemont他、J.Appl.Phys.62、
第3960頁、1987参照)は、臨界半径rcが、温
度、酸素過飽和並びに空所の濃度の関数として記載され
ている。濃度とは、単位容量あたりの粒子のことであ
る。高い酸素濃度及び/又は高い空所過剰飽和は、酸素
沈着を簡素化もしくは促進し、より高い濃度の沈着につ
ながる。更に、沈着物の濃度もしくは大きさは、殊に半
導体ディスクの場合、熱炉プロセスの間、殊にいわゆる
RTAプロセス(高速熱アニーリング)の間又はディス
ク上の薄い結晶層のエピタキシャル分離の間の加熱率及
び冷却率に左右される。前記の熱処理の場合、半導体デ
ィスクは、数秒内に、1300℃までの温度に昇温さ
れ、引き続き、毎秒300℃までの速度で冷却される。
【0007】酸素濃度、空所濃度、割り込みの重度、ド
ープ剤濃度並びに既に存在する除去種晶、例えば炭素原
子の濃度は、同様に酸素の沈着に影響を及ぼすものであ
る。
【0008】国際公開番号WO98/38675号から
は、熱処理を用いて得られる結晶格子空所の不均一な分
布を有する半導体ディスクが公知である。この種の生じ
た空所プロフィールの最大値は、半導体ディスクのバル
クの場合に存在しており、表面の方向で著しく低下す
る。引き続く、殊に800℃で3時間及び1000℃で
16時間の熱処理法の間、酸素沈着は前記のプロフィー
ルに追従している。これによって、半導体ディスクのバ
ルク中に酸素の事前の拡散及び酸素沈着のないPFZが
得られる。酸素沈着の濃度は、国際公開番号WO98/
38657号によれば空所の濃度を上回って調節され、
深さは、熱処理後の冷却率により調節される。前記半導
体ディスクの欠点は、殊に>1000℃の温度での熱処
理の間に、結晶格子中の空所が極めて流動的であること
が判明したことである。従って、空所のプロフィール、
ひいては酸素沈着のプロフィールは、引き続く熱処理の
間に「ふさがってしまう」。
【0009】酸素の拡散のための>1050℃の高い温
度プロセスも、国際公開番号WO98/38657号か
らはに記載の熱処理も施さなかった酸素含有半導体ディ
スクに有利に450℃〜850℃の間の温度範囲での熱
処理を有利に数時間施す場合には、例えば780℃で3
時間及び1000℃で16時間の引き続く熱処理の際
に、PFZの形成が生じるのではなく、珪素ディスク中
での均一な沈着物密度が生じるにすぎない。これは、後
の酸素濃度のための核形成中心の均一な濃度のみが有利
に450℃〜850℃の間の範囲での熱処理によっても
たらされたということを意味するものである。
【0010】
【発明が解決しようとする課題】従って、本発明の課題
は、酸素沈着のための核形成中心の安定なプロフィール
を有し、ひいては、改善された内部格子作用を有する半
導体ディスクのベースとして用いられる半導体ディスク
及びその製造法を提供することである。
【0011】
【課題を解決するための手段】前記課題は、結晶格子欠
陥が置換又は割り込みによって組み込まれた窒素又は空
所であることによって特徴付けられる、表側面1、裏側
面2、上層3、下層4、上層3の下側に存在する内側層
5、下層4の上側に存在する内側層6、層5と6との間
の中央領域7及び結晶格子欠陥の不均一な分布を有する
半導体ディスクによって解決される。
【0012】窒素の濃度は、有利に中央領域7で最大値
(max1)を有し、有利に、表側面1の方向及び裏側
面2の方向で低下している。最大値(max1)の場
合、窒素の濃度は、有利に原子1011〜1015個/cm
3の間である。
【0013】図1は、半導体ディスクの本発明により定
義された層並びに表側面1、裏側面2及び層5と6との
間の中央領域7を示している。上層3は、有利に0〜1
00μmの厚さであり、内側層5は、有利に15〜33
0μmの厚さであり、内側層6は、有利に100〜30
0μmの厚さであり、下層4は、有利に0〜250μm
の厚さである。
【0014】また、本発明の課題は、窒素でドープされ
た半導体ディスクに、800〜1300℃の間の温度で
1〜360秒間の熱処理を施すことによって特徴付けら
れる、表側面1、裏側面2、上層3、下層4、上層3の
下側に存在する内側層5、下層4の上側に存在する内側
層6、層5と6との間の中央領域7及び置換又は割り込
みによって組み込まれた窒素の不均一な分布を有する半
導体ディスクの製造法によっても解決される。
【0015】ドープされた半導体ディスクは、有利に原
子1012から3×1015個/cm3、特に有利に原子2
×1013個/cm3から原子4×1014個/cm3の窒素
濃度及び有利に原子1×1017から1×1018個/cm
3、特に有利に原子2×101 7から6.5×1017個/
cm3の酸素濃度を有している。この種の半導体ディス
クは、例えばT.S.Hockett、Appl.Ph
ys.Lett.48、1986、第224頁中に開示
されている窒素ドープされた結晶スティックから得られ
る。
【0016】熱処理は、有利にプロセスガス雰囲気下で
実施される。このプロセスガスは、有利に、酸素、窒
素、水素及び希ガス並びに前記のガスの任意の混合物及
び任意の化合物を含むガスのグループから選択されてい
る。有利に、プロセスガスは酸化特性を有している。熱
処理後に、1300から800℃までの温度範囲内で、
有利に毎秒1〜300℃、特に有利に毎秒100℃から
毎秒250℃、殊に毎秒75℃から毎秒200℃の間の
冷却率が保持される。前記冷却率を用いて、欠陥の濃度
及び深さが制御される。
【0017】本発明によれば、窒素でドープされた半導
体ディスク中には、熱処理の間の核酸プロセスで窒素の
濃度プロフィールが生じる。窒素の濃度は、中央領域7
に最大値(max1)を有し、表側面1の方向及び裏側
面2の方向で有利に一様に低下している。最大値(ma
1)での窒素濃度は、有利に原子1012〜1015l個
/cm3である。
【0018】驚異的なことに、置換又は割り込みによっ
て組み込まれた窒素の不均一な分布の前記プロフィール
は、引き続く熱処理で、酸素沈着のための核形成中心の
不均一な分布の相応するプロフィールに変わっている。
【0019】従って、本発明の課題は、核形成中心の濃
度が、中央領域7で最大値(max 1)を有し、核形成
中心の濃度は、表側面1の上、裏側面2の上、上層3及
び下層4中において、引き続く熱処理の際に、拡散せず
に酸素が沈着していない1〜100μmの厚さの層が、
表側面1及び裏側面2の上に生じていることによって特
徴付けられる、表側面1、裏側面2、上層3、下層4、
上層3の下側に存在する内側層5、下層4の上側に存在
する内側層6、層5と6との間の中央領域7及び酸素沈
着のための核形成中心の不均一な分布を有する半導体デ
ィスクによっても解決される。
【0020】本発明の課題は、置換又は割り込みによっ
て組み込まれた窒素の不均一な分布又は空所の不均一な
分布を有する半導体ディスクに、300〜1000℃の
間、有利に500〜800℃の間の温度での熱処理を施
すことによって特徴付けられる、酸素沈着のための核形
成中心の不均一な分布を有する半導体ディスクの製造法
によっても解決される。
【0021】本発明によれば、窒素又は空所の濃度プロ
フィールを有する半導体ディスクは、熱処理の間に、酸
素沈着のための核形成中心の不均一な分布を有する半導
体ディスクに変わる。核形成中心の濃度は、中央領域7
に最大値(max1)を有している。核形成中心の濃度
は、表側面1の上、裏側面2の上、上層3及び下層4中
において、引き続く熱処理の際に、拡散せずに酸素が沈
着していない1〜100μmの厚さの層が、表側面1及
び裏側面2の上に生じているような程度に低下してい
る。
【0022】熱処理は、有利にプロセスガス雰囲気下に
実施される。このプロセスガスは、有利に、酸素、窒
素、水素及び希ガス並びに前記のガスの任意の混合物及
び任意の化合物を含むガスのグループから選択されてい
る。熱処理は、有利に15〜360分間継続する。
【0023】従って、前記課題は、酸素沈着のための核
形成中心の不均一な分布を有する半導体ディスクによっ
ても解決される。
【0024】驚異的なことに、核形成中心は、可動性の
点欠陥ではなく、位置の固定した析出物であることが判
明した。従って、本発明によれば、酸素沈着は、引き続
く熱処理の間、例えば780℃で3時間及び1000℃
で16時間の熱処理の間に、前記の位置の固定した析出
物のプロフィールに正確に追従している。従って、前記
課題は、酸素沈着のための核形成中心の不均一な分布を
有する半導体ディスクによっても解決される。
【0025】本発明によれば、有利に780℃で3時間
及び1000℃で16時間の前記熱処理の際に、沈着物
のない層が、高価な酸素拡散工程を実施しなくとも、半
導体ディスクの構成要素活性面の上に有利に1〜100
μmの厚さで得られる。半導体ディスクのバルク中に
は、酸素沈着物が代表的には1×108から1×1011
/cm3の濃度で存在しているので、不純物の内部ゲッ
ターが保証される。
【図面の簡単な説明】
【図1】図1は、半導体ディスクの本発明により定義さ
れた層並びに表側面1、裏側面2及び層5と6との間の
中央領域7を示す図面である。
【符号の説明】
1 表側面、 2 裏側面、 3 上層、 4 下層、
5 内側層、 6内側層、 7 中央領域
フロントページの続き (72)発明者 アルフレート ブーフナー オーストリア国 ピッシェルスドルフ ピ ッシェルスドルフ 66 (72)発明者 テレジア バウアー ドイツ連邦共和国 ブルクキルヒェン オ ルトレーナーシュトラーセ 19 (72)発明者 ユルゲン ハーゲ ドイツ連邦共和国 メーリング−エート ガングホーファー シュトラーセ 5 (72)発明者 ラッソ オスターマイア ドイツ連邦共和国 コットガイゼリング アマーゼーシュトラーセ 18ベー (72)発明者 ヴィルフリート フォン アモン オーストリア国 ホーホブルク−アッハ ヴァングハウゼン 111

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 表側面1、裏側面2、上層3、下層4、
    上層3の下側に存在する内側層5、下層4の上側に存在
    する内側層6、層5と6との間の中央領域7及び結晶格
    子欠陥の不均一な分布を有する半導体ディスクにおい
    て、結晶格子欠陥が置換又は割り込みにより組み込まれ
    た窒素又は空所であることを特徴とする、半導体ディス
    ク。
  2. 【請求項2】 窒素の濃度が、中央領域7に最大値(m
    ax1)を有し、表側面1の方向及び裏側面2の方向に
    向かって減少している、請求項1に記載の半導体ディス
    ク。
  3. 【請求項3】 最大値(max1)の窒素の濃度が、原
    子1011〜1015個/cm3の間である、請求項1に記
    載の半導体ディスク。
  4. 【請求項4】 請求項1に記載の半導体ディスクの製造
    法において、窒素でドープされた半導体ディスクに、8
    00〜1300℃の間の温度で1〜360秒間の熱処理
    を施す、請求項1に記載の半導体ディスクの製造法。
  5. 【請求項5】 熱処理後に、1300から800℃の温
    度範囲内で、毎秒1〜300℃の冷却率を保つ、請求項
    4に記載の方法。
  6. 【請求項6】 表側面1、裏側面2、上層3、下層4、
    上層3の下側に存在する内側層5、下層4の上側に存在
    する内側層6、層5と6との間の中央領域7及び酸素沈
    着のための核形成中心の不均一な分布を有する半導体デ
    ィスクにおいて、核形成中心の濃度が、中央領域7で最
    大値(max1)を有し、核形成中心の濃度は、表側面
    1の上、裏側面2の上、上層3及び下層4中において、
    引き続く熱処理の際に、拡散せずに酸素が沈着していな
    い1〜100μmの厚さの層が、表側面1及び裏側面2
    の上に生じる程度に低下していることを特徴とする、半
    導体ディスク。
  7. 【請求項7】 請求項6に記載の半導体ディスクの製造
    法において、置換又は割り込みによって組み込まれた窒
    素の不均一な分布又は空所の不均一な分布を有する半導
    体ディスクに300〜1000℃の間の温度で熱処理を
    施す、請求項6に記載の半導体ディスクの製造法。
  8. 【請求項8】 熱処理を15〜360分間継続する、請
    求項7に記載の方法。
JP2000155230A 1999-05-28 2000-05-25 結晶格子欠陥を有する半導体ディスク及びその製造法 Expired - Lifetime JP3578397B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19925044A DE19925044B4 (de) 1999-05-28 1999-05-28 Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
DE19925044.8 1999-05-28

Publications (2)

Publication Number Publication Date
JP2001007116A true JP2001007116A (ja) 2001-01-12
JP3578397B2 JP3578397B2 (ja) 2004-10-20

Family

ID=7909854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000155230A Expired - Lifetime JP3578397B2 (ja) 1999-05-28 2000-05-25 結晶格子欠陥を有する半導体ディスク及びその製造法

Country Status (3)

Country Link
US (1) US6395653B1 (ja)
JP (1) JP3578397B2 (ja)
DE (1) DE19925044B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515633A (ja) * 2001-12-21 2005-05-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 窒素/炭素安定化された酸素析出核形成中心を有する理想的酸素析出を行ったシリコンウエハおよびその製造方法
JP2008135773A (ja) * 2002-02-07 2008-06-12 Siltronic Ag シリコンウェーハの熱処理方法及び該方法で処理したシリコンウェーハ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
DE102008061519A1 (de) * 2008-12-10 2010-01-07 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit internem Getter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69213795T2 (de) * 1991-04-03 1997-03-27 Philips Electronics Nv Verfahren zur Erzeugung von epitaktischen II-VI-Halbleiterschichten mit hohen Akzeptor-Konzentrationen
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
EP0959154B1 (en) * 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515633A (ja) * 2001-12-21 2005-05-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 窒素/炭素安定化された酸素析出核形成中心を有する理想的酸素析出を行ったシリコンウエハおよびその製造方法
JP2008135773A (ja) * 2002-02-07 2008-06-12 Siltronic Ag シリコンウェーハの熱処理方法及び該方法で処理したシリコンウェーハ

Also Published As

Publication number Publication date
JP3578397B2 (ja) 2004-10-20
DE19925044B4 (de) 2005-07-21
DE19925044A1 (de) 2000-12-07
US6395653B1 (en) 2002-05-28

Similar Documents

Publication Publication Date Title
JP2874834B2 (ja) シリコンウェーハのイントリンシックゲッタリング処理法
JP3412636B2 (ja) 珪素ウェーハの処理方法
JP3711199B2 (ja) シリコン基板の熱処理方法
EP0090320B1 (en) A method for tailoring oxygen precipitate particle density and distribution in silicon
JP3144631B2 (ja) シリコン半導体基板の熱処理方法
JP2001335396A (ja) 水素でドープされたシリコン半導体ディスク及びその製造法
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
CN1402317A (zh) 硅半导体晶片及其制造方法
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
US6436846B1 (en) Combined preanneal/oxidation step using rapid thermal processing
JP2003297839A (ja) シリコンウエーハの熱処理方法
JP2003115491A (ja) シリコン半導体基板の熱処理方法
JPH11354525A (ja) シリコンエピタキシャルウェーハの製造方法
JP2001007116A (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP4055343B2 (ja) シリコン半導体基板の熱処理方法
JP2001028372A (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
KR100432496B1 (ko) 어닐 웨이퍼의 제조 방법
JPH1192283A (ja) シリコンウエハ及びその製造方法
JPH08250505A (ja) シリコンウエーハ及びその製造方法
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JPH0574783A (ja) シリコンウエハーおよびウエハーゲツタリングの処理方法
JPS6344720B2 (ja)
JPH10144696A (ja) シリコンウエーハ及びその製造方法
JPH0543400A (ja) GaAs単結晶の製造方法
JP2002176058A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040709

R150 Certificate of patent or registration of utility model

Ref document number: 3578397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term