JP2001005944A - マイクロ回路を含むカードの製造方法 - Google Patents

マイクロ回路を含むカードの製造方法

Info

Publication number
JP2001005944A
JP2001005944A JP2000133153A JP2000133153A JP2001005944A JP 2001005944 A JP2001005944 A JP 2001005944A JP 2000133153 A JP2000133153 A JP 2000133153A JP 2000133153 A JP2000133153 A JP 2000133153A JP 2001005944 A JP2001005944 A JP 2001005944A
Authority
JP
Japan
Prior art keywords
area
microcircuit
cavity
board
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000133153A
Other languages
English (en)
Other versions
JP4737479B2 (ja
Inventor
Francois Bouchez
ブッシェ フランソワ
Jerome Bouvard
ブヴァール ジェローム
Francois Launay
ロナイ フランソワ
Pierre Loubly
ルブリ ピエール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemia France SAS
Original Assignee
Oberthur Card Systems SA France
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oberthur Card Systems SA France filed Critical Oberthur Card Systems SA France
Publication of JP2001005944A publication Critical patent/JP2001005944A/ja
Application granted granted Critical
Publication of JP4737479B2 publication Critical patent/JP4737479B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】マイクロ回路カードを製造するに際して、硬化
性被覆材料の広がりを良好に制御することができる製造
方法を提供する。 【解決手段】 支持体の表面を処理し、表面状態が異な
り且つ実質的にマイクロ回路の所定の位置を超えて広が
る少なくとも二つの領域を作る。これらの領域の形成に
より、被覆材料の広がりが制限される。この処理は、レ
ーザービームによって行うことが望ましい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に典型的には樹
脂である硬化性被覆材料でマイクロ回路を被覆するステ
ップを含む、マイクロ回路カードの製造方法に関する。
更に、特に、被覆材料の硬化前の広がり方の改良に関す
る。この方法は、更に、マイクロ回路カードの製造の間
に用いられる樹脂又は接着材料の接着性を改善する。
【０００２】
【従来の技術】接着材料の接着性を改善するためには物
体の表面の状態を適合させるべきであることは知られて
いる。例えば、接着材料又は樹脂の表面エネルギー（ジ
ュール/m2で表すことができる。）を、接着材料又は樹
脂を載置して接着させる表面の表面エネルギーに適合さ
せ、支持体が樹脂又は接着材料によって適当に濡れるこ
とによって良い接着性が得られることが知られている。
【０００３】一般的には、表面が粗く作られている場合
に濡れが改善されることが知られている。特に、レーザ
ービームによって表面を処理することにより、その表面
状態を変えることが知られている。一方、過剰な濡れに
より、接着材又は樹脂が必要な境界を超えて広がること
がある。
【０００４】
【発明が解決しようとする課題】本発明の一般的な目的
は、表面処理技術を用いることにあり、特に、レーザー
ビームによる表面処理を用いることにより、マイクロ回
路カードの製造の所定のステップにおける接着材料又は
樹脂の広がりの制御を改善すること、及び、硬化性材料
即ち熱硬化材料の広がり及び／又は接着の制御を改善す
ることにある。
【０００５】
【課題を解決するための手段】本発明は、硬化性被覆材
料中にマイクロ回路を被覆するステップ、カードに含ま
れる支持体の表面を処理し、その表面上に、表面状態が
異なり且つ共に所定のマイクロ回路の位置を超えて広が
り且つ実質的にその位置と同心的である少なくとも二つ
の領域を定めるステップ、続いて、その位置に対して中
心の領域に材料を載置するステップを含み、これによ
り、材料がマイクロ回路を埋め込み、材料の広がりが前
記の二つの領域の形状、大きさ及び表面状態に依存す
る、マイクロ回路を含むカードの製造方法を提供する。
【０００６】例えば、支持体の表面の処理が、異なる粗
さを持つ少なくとも二つの領域を定めることができる。
一つの領域が表面処理をしたものであり、他の領域が、
通常はより平滑である支持体自体の元の粗さを持つ未処
理の表面とすることができる。前記の処理は、レーザー
ビームを用いることが望ましい。例えば紫外線レーザー
ビームを用いることができる。高い光学的エネルギー
が、表面で著しい加熱なしにポリマー材料の共有結合を
破壊する。これは、支持体を構成するポリマー材料の変
形を防ぐ。他方、ＹＡＧレーザーを用いて、支持体上に
マイクロキャビティ又は微小溝のアレイを形成し、それ
により、表面層の除去により材料の表面エネルギーを変
える効果によって粗さを顕微鏡的に増加させることがで
きる。
【０００７】この処理は、例えばカード本体の所定の位
置にモジュールを固定する操作における接着材料の使用
を不要にする。加熱ツールを用いてカードのプラスチッ
ク材料を処理済みの領域のマイクロキャビティの中に流
し込むことにより、プラスチック材料の支持体（カー
ド）を直接機械的に前記のマイクロキャビティにより繋
ぎ止めることができる。
【０００８】主要な課題、即ち所定の操作の間の樹脂の
広がりの制御（換言すれば、要求される境界内に制限す
ること）について、前記の材料の広がりを制限するた
め、マイクロ回路の位置の周囲に環状の溝を設けるため
に、他の表面処理を用いることができる。そのため、樹
脂は、毛細管現象により溝によって範囲を限定された領
域内に制限され、それにより、マイクロ回路の上及び周
囲の被覆材料の量を安定させる。この種の環状溝は、接
続ボードの表面及び／又はキャビティの底部にその周囲
から特定の距離をおいて形成することができる
【０００９】以下において例示と図面によって与えられ
る本発明のいくつかの実施例の説明により、本発明がよ
りよく理解され、本発明の他の利点が更に明確になろ
う。
【００１０】
【発明の実施の形態】マイクロ回路12を搭載し、その後
他の支持体即ちプラスチック製のカード本体にこのため
に形成されたキャビティの中にマウントされるように構
成されたモジュール11の製造プロセスについて、特に図
１乃至６を参照して詳細に説明する。このモジュール
は、一般的には可撓性フィルムからなり且つ相互に接す
る絶縁層14及び金属層15を有する接続ボード13を含む。
接続穴即ちウェル16が絶縁部分に作られ、金属部分がカ
ットされて接続領域17を形成する。
【００１１】通常の方法により、接続ボード13の中央の
絶縁表面上にマイクロ回路12が固定されるように設計さ
れ、線即ち通常は金線が、前記の接続ウェル16を通して
接続面12aと接続領域17との間にハンダ付けされる。接
続ボードがその一部分を構成するメタライズされたフィ
ルムは、一般的には、ポリイミド、ポリエステル又はガ
ラス繊維強化エポキシ樹脂によって構成される。
【００１２】メタライズされた面の接続領域及び絶縁面
の接続ウェルが通常のプロセスによって形成される場合
については、それが本発明の一部を構成することはない
のでここでは詳細な説明は行わないが、それにより図１
に示されるような接続ボードが得られる．本発明の原理
が有利に適用されるのはこの段階である。それは、接続
ボードの絶縁層の所定の領域の部分的な表面処理を必要
とする。
【００１３】例えば、レーザービーム20による表面処理
が適用される。現在はレーザービーム処理が本発明の望
ましい実施例である。
【００１４】前記の定義によれば、接続ボードに対して
本発明を適用する際は、その表面上に、表面状態が異な
り、マイクロ回路の所定の位置21を超えて広がり且つ実
質的に前記位置と同心的である少なくとも二つの領域を
定める、ボードの表面処理を含む。図２は処理された領
域の一例を示す。この例においては、三つの領域Ａ、Ｂ
及びＣが処理されている。これらの領域は幾何学的に同
一とは限らないが、実質的にマイクロ回路の位置を中心
とする。例えば、最内側の領域Ａはマイクロ回路と殆ど
同一の形状を有するが、その領域はマイクロ回路のベー
スの領域より大きい。しかしながら、図２から明らかな
ように、この処理された領域は接続ウェル16には到達せ
ず、その領域の外側の境界は接続ウェルから明らかに離
れている。領域Ａの処理は有益であり、必須である。
【００１５】これとは対照的に、環状領域Ｂの処理は著
しく有益である。この領域は、マイクロ回路12を被覆す
る材料26の所定の閉じ込め領域25の内側に定められる
（図５）。
【００１６】即ち、線ＬＢが、引き続いてマイクロ回路
12上に被覆材料が載置されてボードの中央に接着される
際の被覆材料の滴の所定の境界を表す。この境界は、良
好且つ連続的な被覆が保証されるが、被覆材料（樹脂）
がその外側に広がらないように決定される。これが保証
されない場合には、次にカード本体中に作られたキャビ
ティの中にモジュールを固定する際に障害になる。
【００１７】本発明の特徴によれば、ボードは、所定の
閉じ込め境界ＬＢの内側の領域Ｂ全体及び少なくともそ
の周辺にわたって処理される（従って処理される領域は
環状であり、領域Ａとは同一ではなく、領域Ａとは重な
らない）。
【００１８】最後に、領域Ｂの外側に隔離されボードの
縁にある環状領域Ｃも同様に処理される。以下に説明す
るように、この表面処理は、カード本体を構成する他の
平面支持体のキャビティにボードを固定する次の処理を
改善する。
【００１９】上記の処理された領域の間に二つの未処理
領域がある。接続ウェルは領域Ａと領域Ｂとの間の未処
理領域Ｄにある。他の未処理領域は領域Ｂ（即ち所定の
閉じ込め境界の外）と領域Ｃの内側縁部との間の環状の
領域Ｅである。領域Ｃは任意であるため、領域Ｅを接続
ボードの縁まで広げることができる。領域Ａ、Ｂ及びＣ
の表面処理は同一のレーザービームによって行うことが
できるが、通常は次に載置される硬化性材料によって異
なるようにする。
【００２０】いずせれにせよ、処理された領域Ａ、Ｂ及
びＣの粗さは、通常、未処理領域Ｄ又はＥの粗さより高
く、処理された領域と未処理領域との間の遷移は明確で
あり、例えば所定の閉じ込め境界ＬＢの付近では、硬化
性材料が用いられる時の挙動に重要な影響を与える。処
理された領域即ち粗面化された領域では、処理された領
域の表面エネルギーが未処理物質の表面エネルギーより
大きいため、硬化性材料（接着材料又は樹脂）による表
面の良好な濡れが促進される。従って、処理領域Ａはマ
イクロ回路の接着性を改善し（図３）、材料28（接着材
料）が領域Ａの境界に到達するとその外側への進行が一
層困難になり、それにより、図３に示されるように、領
域Ａの境界を超えて広がることはない。
【００２１】その結果、ボードの中央にマイクロ回路12
が接着された場合、接着材料は接着ウェル16をブロック
することはない。
【００２２】これは、図４に示されるように、マイクロ
回路の接続領域と接続領域17との間の接続線27による電
気的接続を容易にし且つ信頼性を高める。マイクロ回路
の接着性も改善される。
【００２３】次の操作は、図５に示されるように、境界
ＬＢを超えて広がることなくマイクロ回路を含む領域Ａ
及びＢの全てをカバーするために必要な量の被覆材料に
より、マイクロ回路12及びその接続線27を被覆すること
である。被覆材料26は、ノズル（図示されていない）に
より、接続ボードの中央部分全体を覆うように載置され
る。ノズルは、例えば図１２ａ又は１２ｂに示されるよ
うな、予め定められた経路に沿って移動することが望ま
しい。ノズルの動きは、関連する表面上の被覆材料の分
布を改善する。
【００２４】材料が領域Ｂ上に広がると、この領域の粗
面が材料の自然の外側向きの流れを促進する。しかしな
がら、境界ＬＢに到達すると、ここでより低い表面エネ
ルギーを持つ領域Ｅに遭遇するため、材料の外側向きの
流れが止められる。被覆材料としては、表面エネルギー
が処理された領域（領域Ｂ）の値と外側に隣接している
未処理領域（領域Ｅ）の値との間の値を持つ材料を選択
することが望ましい。図５は、被覆材料がこの所定の境
界ＬＢの中に閉じ込められている結果を示す。この閉じ
込めは、困難なく且つ付加的な操作を要することなく、
得られるモジュールをカード本体のキャビティ中に置く
ことができることを保証する。
【００２５】図６は、環状領域Ｃが存在する場合に、そ
の領域Ｃ全体に接着材料の環30を載置することからなる
任意の付加的な操作を示す。接着材料は、例えば熱活性
化接着材料である。レーザービーム処理によって領域Ｃ
に与えられる表面エネルギーを適切に選択し、接着材料
の性質を知ることにより、この領域の接着性が著しく改
善され、及び／又は、載置された接着材料の境界をより
よく制御することができる。
【００２６】図７乃至１０は、モジュール11を受け入れ
るためにキャビティ34が形成されるプラスチック材料の
カード本体32の表面部分の処理に対する本発明の適用に
ついて示す。ここでは、モジュールは、図４に示された
状態、即ち未だ図５に示された被覆フェーズを経ていな
い状態にある。
【００２７】この例においては、キャビティ34は、境界
Ｌを持つ平らな底部36を有する。キャビティは、開放側
で広くなり、マージン39を形成する。マージンの深さは
接続ボードの厚さ及び接続ボードを固定するための接着
材料の層の厚さに対応する。モジュールが載置される場
合、マイクロ回路12はキャビティ34のより深い部分にあ
る。
【００２８】図５に示されるようにモジュールが被覆さ
れた後、キャビティ中に裏返しに置かれ、マージンにの
み固定される。しかしながら、代替方法として、被覆材
料をキャビティの平らな底部36に載置する方法が存在す
る。この被覆技術は、例えば欧州特許第0414314号に記
載されている。
【００２９】このように、本発明は、カード本体を製造
するために、特にキャビティを具える場合に用いること
ができる。この場合、処理はキャビティの底部の中央領
域にのみ適用され、底部全体には適用されず、キャビテ
ィの底部36の実質的に中央の処理された領域Ｆを定め
る。従って未処理領域Ｇは、処理された領域Ｆとマージ
ンを除くキャビティの底部Ｌの周囲との間の残りの部分
である。
【００３０】次のモジュールの固定を容易にするため、
マージンに対する他の表面処理を同時に適用することが
望ましい。この操作は、マージンにおける少なくとも一
つの環状領域Ｈの処理を含むが、モジュールを固定する
ために用いられる接着材料の型により、必須というわけ
ではない。レーザービーム処理の後で得られる構成が図
８に示されている。
【００３１】図９に示された操作は、キャビティの中央
領域即ち領域Ｆに硬化性被覆材料26aを載置することか
らなる。次に図４のモジュール11が、図１０に示される
ように、マイクロ回路がキャビティ34中で硬化性材料中
に埋め込まれるような位置に置かれる。接着材料40がマ
ージン上に載置されている場合は、同一の操作でモジュ
ールを固定する。熱活性化接着材料が用いられる場合
は、引き続き加熱ツールを用いてモジュールの最終的な
固定を行うことができる。
【００３２】図１０においては、前述の例のように、被
覆材料26aの外側への広がりは、処理された領域Ｆとキ
ャビティの周囲Ｌまで広がっている未処理領域Ｇとの間
の遷移部分で止められ、キャビティの底部の処理された
領域Ｆの内側に自然に限定される。
【００３３】前述のように、被覆材料の表面張力の値
が、中央の処理された領域の値とそれに隣接するキャビ
ティの底部の未処理領域の値との間の値に選択されるこ
とが望ましい。硬化性材料はキャビティの底部の周辺に
は到達しないので、キャビティ中のマイクロ回路の周囲
に環状の空間42が形成される。（中央領域の処理を行わ
なければ容易には得られない）この種の環状の空間の利
点は、この出願と共に出願される他の特許出願に記載さ
れる。
【００３４】材料26aがキャビティの底部の周辺に到達
するのを防ぐことにより、キャビティの底部付近の曲げ
応力を極めて著しく減少させる。
【００３５】図２に示されるように、キャビティ中に集
積されるモジュールが処理された領域Ｂを有する場合
は、被覆材料が図１１に示される形状をとり、環の形成
が改善され且つ容易になる。
【００３６】図１３及び１４に示された代替方法におい
ては、レーザー表面処理が更に局所化され、より深くさ
れる。材料の表面エネルギーを変えるために粗さのみに
作用する一つの表面処理ではなく、マイクロ回路の位置
の周囲に環状溝45が形成され、これが被覆材料を制限し
その広がりを止める。この溝はＹＡＧレーザーを用いて
形成することが望ましい。被覆材料が溝によって制限さ
れた領域の中央に載置されると、その溝によって止めら
れるまで外側に向かって広がる。接続ボード上のマイク
ロ回路の被覆にこの原理が適用されると、図１３に示さ
れる構成が得られる。この原理がキャビティの底部36の
処理に適用され、被覆材料26aがキャビティの底部の中
央部分に載置されると、モジュールがキャビティ中央に
置かれた場合に図１４に示される構成が得られる。
【００３７】最後に、例えば図１５に示されるように、
顕微鏡的表面処理を適用して、キャビティのマージンに
対応する接続ボード13を固定するための領域に、マイク
ロキャビティ48のアレイを形成することができる。これ
らのマイクロキャビティが充分に深い場合、即ち実際に
は数十ミクロンの深さである場合、加熱ツール49を用い
て、カード本体のプラスチック材料をボード上のマイク
ロキャビティ又は微小溝の中に流し込むことにより、カ
ード本体32をモジュールの接続ボードに直接機械的に固
定することができる。
【００３８】これにより、モジュールをカード本体のキ
ャビティ中に固定するための接着材料が不要になる。有
効な実験においては、直径160ｍｍのレンズを用いて構
成されたガルバノメーターヘッドと共に、1064ｎｍの６
５ＷのＹＡＧレーザーを用いた。例えばＰＢＴ（ポリブ
チレンテレフタレート）のような種々のプラスチック材
料の支持体について、及び、例えばＰＶＣ（ポリ塩化ビ
ニル）、ＰＥＴ（ポリエチレンテレフタレート）、ポリ
カーボネート又はＡＢＳ（アクリロニトリルブタジエン
スチレン）のような多くの通常の材料について、良好な
結果が得られた。最良の結果は、直径80乃至100ミクロ
ンで深さ20ミクロンのマイクロキャビティの幅300ミク
ロンのアレイによって得られた。
【図面の簡単な説明】
【図１】 本発明によるマイクロ回路カードを製造する
ためのマイクロ回路接続ボードの製造工程を説明する図
である。
【図２】 本発明によるマイクロ回路カードを製造する
ためのマイクロ回路接続ボードの製造工程を説明する図
である。
【図３】 本発明によるマイクロ回路カードを製造する
ためのマイクロ回路接続ボードの製造工程を説明する図
である。
【図４】 本発明によるマイクロ回路カードを製造する
ためのマイクロ回路接続ボードの製造工程を説明する図
である。
【図５】 本発明によるマイクロ回路カードを製造する
ためのマイクロ回路接続ボードの製造工程を説明する図
である。
【図６】 本発明によるマイクロ回路カードを製造する
ためのマイクロ回路接続ボードの製造工程を説明する図
である。
【図７】 本発明によるカード本体の処理及びキャビテ
ィの特定の表面の処理を含む製造工程を説明する図であ
る。
【図８】 本発明によるカード本体の処理及びキャビテ
ィの特定の表面の処理を含む製造工程を説明する図であ
る。
【図９】 本発明によるカード本体の処理及びキャビテ
ィの特定の表面の処理を含む製造工程を説明する図であ
る。。
【図１０】 本発明によるカード本体の処理及びキャビ
ティの特定の表面の処理を含む製造工程を説明する図で
ある。
【図１１】 本発明によるカード本体の処理及びキャビ
ティの特定の表面の処理を含む製造工程を説明する図で
ある。
【図１２】 接着材料又は樹脂を載置する方法を示す図
である。
【図１３】 接続ボードの代替案を示す図である。
【図１４】 キャビティの底部の処理の代替案を示す図
である。
【図１５】 ボードの固定の代替案を示す図である。
【符号の説明】
１１ モジュール １２ マイクロ回路 １３ 接続ボード １４ 絶縁層 １５ 金属層 １６ ウェル １７ 接続領域 ２０ レーザービーム ２１ マイクロ回路の所定の位置 ２５ 閉じ込め領域 ２６ 被覆材料 ２７ 接続線 ２８ 接着材料 ３０ 接着材料の環 ３２ カード本体 ３４ キャビティ ３６ キャビティ底部 ３９ キャビティマージン ４０ 接着材料 ４２ 環状の空間 ４５ 環状溝 ４８ マイクロキャビティ ４９ 加熱ツール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェローム ブヴァール フランス国 14150 ウィストリーアム バチマン エフ リュ フォンテネル １ (72)発明者 フランソワ ロナイ フランス国 14610 エプロン リュ デ グリシン 13 (72)発明者 ピエール ルブリ フランス国 14000 カエン リュ ド ラ デリヴランド 107

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 硬化性被覆材料中にマイクロ回路を被覆
    するステップ、カードに含まれる支持体の表面を処理
    し、その表面上に、表面状態が異なり且つ共に所定の前
    記マイクロ回路の位置を超えて広がり且つ実質的に前記
    位置と同心的である少なくとも二つの領域を定めるステ
    ップ、続いて、前記位置に対して中心の領域に前記材料
    を載置するステップを含み、それにより、前記材料が前
    記マイクロ回路を埋め込み、前記材料の広がりが前記領
    域の形状、大きさ及び表面状態に依存する、マイクロ回
    路を含むカードの製造方法。
  2. 【請求項２】 前記支持体の表面の処理が異なる粗さを
    持つ少なくとも二つの領域を定めることを含む、請求項
    １に記載の方法。
  3. 【請求項３】 前記処理がレーザービームを用いる、請
    求項１に記載の方法。
  4. 【請求項４】 前記処理が可撓性フィルム等からなる接
    続ボードの表面に適用され、前記マイクロ回路が前記ボ
    ードに固定され、他の支持体上にマウントするに適した
    モジュールを構成する、請求項１に記載の方法。
  5. 【請求項５】 前記ボードが、前記所定の位置全域及び
    少なくともその付近を含む前記材料に要求される閉じ込
    め境界内の領域全体で処理され、それにより、前記処理
    された領域とその外側に隣接する処理されない領域との
    間の境界で表面エネルギーの著しい減少が得られる、請
    求項４に記載の方法。
  6. 【請求項６】 前記処理された領域の表面張力と前記外
    側に隣接する処理されない領域の表面張力との間の表面
    張力を有する硬化性材料を用いる、請求項５に記載の方
    法。
  7. 【請求項７】 前記処理された領域と隔離されている前
    記ボードの環状領域が更に処理され、次に行われる他の
    平面支持体中のキャビティへの前記ボードの固定を改善
    する、請求項５に記載の方法。
  8. 【請求項８】 前記閉じ込め境界付近の前記処理された
    領域と隔離され且つ前記マイクロ回路の接続線のための
    接続ウェルによってそれから隔離されている、前記ボー
    ドの中央領域が処理され、次に行われる前記マイクロ回
    路の前記ボードへの接着が改善され、前記接続ウェルが
    前記処理された中央領域の境界から距離をもって隔離さ
    れている、請求項５に記載の方法。
  9. 【請求項９】 前記処理がカード本体を構成する他の平
    面支持体中に形成されたキャビティの底部の中央領域に
    適用され、硬化性材料が前記中央領域に載置され、接続
    ボード及び前記ボード上にマウントされたマイクロ回路
    を含むモジュールが既知の方法で作成され、前記モジュ
    ールが前記キャビティ中に前記マイクロ回路が前記硬化
    性材料中に埋め込まれる位置に設置される、請求項１に
    記載の方法。
  10. 【請求項１０】 前記中央キャビティ領域が前記キャビ
    ティの底部の周辺から隔離されており、それにより、前
    記硬化性材料が前記キャビティの底部の周辺に達しない
    ようにし、前記キャビティ中の前記マイクロ回路の周囲
    に環状の空間を残す、請求項９に記載の方法。
  11. 【請求項１１】 前記処理された領域の表面張力と前記
    外側に隣接する処理されない領域の表面張力との間の表
    面張力を有する硬化性材料を用いる、請求項１０に記載
    の方法。
  12. 【請求項１２】 キャビティが前記ボードの厚さに対応
    する高さを有するマージンを更に含むように定められ、
    次に行われる前記ボードを前記周囲領域に接着する操作
    に好都合となるように前記周囲領域が処理される、請求
    項９に記載の方法。
  13. 【請求項１３】 前記処理が、前記材料の広がりを限定
    するために、前記マイクロ回路の位置の周囲に環状の溝
    を定める操作を含む、請求項４に記載の方法。
  14. 【請求項１４】 前記環状領域の上に載置された熱活性
    化接着材料を加熱することにより前記ボードを固定す
    る、請求項７に記載の方法。
  15. 【請求項１５】 前記環状領域の処理が、前記環状領域
    の中にマイクロキャビティ又は微小溝を形成することを
    含み、前記ボードを固定する操作が、前記他の平面状態
    支持体を載置した時に前記環状領域を加熱し、そこにあ
    る材料を前記マイクロキャビティ又は微小溝の中に流し
    込むことを含む、請求項７に記載の方法。
JP2000133153A 1999-05-06 2000-05-02 マイクロ回路を含むカードの製造方法 Expired - Lifetime JP4737479B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9905779A FR2793331B1 (fr) 1999-05-06 1999-05-06 Procede de fabrication d'une carte a microcircuit
FR9905779 1999-05-06

Publications (2)

Publication Number Publication Date
JP2001005944A true JP2001005944A (ja) 2001-01-12
JP4737479B2 JP4737479B2 (ja) 2011-08-03

Family

ID=9545293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000133153A Expired - Lifetime JP4737479B2 (ja) 1999-05-06 2000-05-02 マイクロ回路を含むカードの製造方法

Country Status (5)

Country Link
US (1) US6372541B1 (ja)
EP (1) EP1050844B1 (ja)
JP (1) JP4737479B2 (ja)
FR (1) FR2793331B1 (ja)
TW (1) TW472212B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007249599A (ja) * 2006-03-16 2007-09-27 Dainippon Printing Co Ltd Ｉｃカード用ｉｃモジュールとｉｃモジュールの製造方法
WO2021161972A1 (ja) * 2020-02-13 2021-08-19 旭化成株式会社 透明アンテナ及びｒｆタグ
US12148979B2 (en) 2020-02-13 2024-11-19 Asahi Kasei Kabushiki Kaisha Transparent antenna and RF tag

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2793330B1 (fr) * 1999-05-06 2001-08-10 Oberthur Card Systems Sas Procede de montage d'un microcircuit dans une cavite d'une carte formant support et carte ainsi obtenue
FR2833801B1 (fr) * 2001-12-19 2005-07-01 Oberthur Card Syst Sa Procede de realisation d'une carte a microcircuit
FR2872946B1 (fr) * 2004-07-08 2006-09-22 Gemplus Sa Procede de fabrication d'un support de carte a puce mini uicc avec adaptateur plug-in uicc associe et support obtenu
FR2885718B1 (fr) * 2005-05-11 2007-09-21 Gemplus Sa Adaptateur de format a adhesif pour dispositif a memoire et procede de fabrication
FR2963137B1 (fr) * 2010-07-20 2016-02-19 Oberthur Technologies Insert a transpondeur et dispositif comprenant un tel insert
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436496A (en) * 1987-07-16 1989-02-07 Gao Ges Automation Org Carrier element incorporated into identification card
JPH05212995A (ja) * 1991-06-17 1993-08-24 Philips Gloeilampenfab:Nv チップカード及びその製造方法
JPH0613718A (ja) * 1992-06-29 1994-01-21 Ibiden Co Ltd Ｉｃカード用プリント配線板及びその製造方法
JPH0685111A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd テープキャリア型半導体装置及びその組立方法
JPH08279522A (ja) * 1995-04-04 1996-10-22 Nitto Denko Corp 半導体装置およびその製法
JPH10163381A (ja) * 1996-11-28 1998-06-19 Fujitsu Ten Ltd 半導体チップの封止構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304513A (en) * 1987-07-16 1994-04-19 Gao Gesellschaft Fur Automation Und Organisation Mbh Method for manufacturing an encapsulated semiconductor package using an adhesive barrier frame
EP0472766A1 (de) * 1990-08-30 1992-03-04 Siemens Aktiengesellschaft Verfahren zum Abdecken eines kontaktierten Halbleiterchips
FR2670930A1 (fr) * 1990-12-21 1992-06-26 Bull Cp8 Procede de realisation du module electronique d'un objet portatif tel qu'une carte a microcircuits, module et cartes obtenus par la mise en óoeuvre du procede.
JPH10240894A (ja) * 1997-02-27 1998-09-11 Oji Paper Co Ltd 磁気記録カードおよびその製造方法
KR100255108B1 (en) * 1997-06-18 2000-05-01 Samsung Electronics Co Ltd Chip card

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436496A (en) * 1987-07-16 1989-02-07 Gao Ges Automation Org Carrier element incorporated into identification card
JPH05212995A (ja) * 1991-06-17 1993-08-24 Philips Gloeilampenfab:Nv チップカード及びその製造方法
JPH0613718A (ja) * 1992-06-29 1994-01-21 Ibiden Co Ltd Ｉｃカード用プリント配線板及びその製造方法
JPH0685111A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd テープキャリア型半導体装置及びその組立方法
JPH08279522A (ja) * 1995-04-04 1996-10-22 Nitto Denko Corp 半導体装置およびその製法
JPH10163381A (ja) * 1996-11-28 1998-06-19 Fujitsu Ten Ltd 半導体チップの封止構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007249599A (ja) * 2006-03-16 2007-09-27 Dainippon Printing Co Ltd Ｉｃカード用ｉｃモジュールとｉｃモジュールの製造方法
WO2021161972A1 (ja) * 2020-02-13 2021-08-19 旭化成株式会社 透明アンテナ及びｒｆタグ
JPWO2021161972A1 (ja) * 2020-02-13 2021-08-19
JP7345040B2 (ja) 2020-02-13 2023-09-14 旭化成株式会社 透明アンテナ及びｒｆタグ
US12148979B2 (en) 2020-02-13 2024-11-19 Asahi Kasei Kabushiki Kaisha Transparent antenna and RF tag

Also Published As

Publication number Publication date
JP4737479B2 (ja) 2011-08-03
EP1050844A1 (fr) 2000-11-08
FR2793331A1 (fr) 2000-11-10
TW472212B (en) 2002-01-11
US6372541B1 (en) 2002-04-16
EP1050844B1 (fr) 2013-07-10
FR2793331B1 (fr) 2001-08-10

Similar Documents

Publication Publication Date Title
JP2001005944A (ja) マイクロ回路を含むカードの製造方法
US6126885A (en) Method for manufacturing resin-molded semiconductor device
US7979975B2 (en) Methods of connecting an antenna to a transponder chip
US8870076B2 (en) Smart card producing method and a smart card in particular provided with a magnetic antenna
JP5715747B2 (ja) 回路装置およびその製造方法
FR2793330A1 (fr) Procede de montage d'un microcircuit dans une cavite d'une carte formant support et carte ainsi obtenue
EP1958133B1 (en) Device comprising a substrate including an electric contact, and transponder
KR100739374B1 (ko) Rfid 태그
RU2163029C2 (ru) Удостоверение, в частности, в виде чип-карты
US9779349B2 (en) Method of producing a transponder and a transponder
CN101226886A (zh) 用于制造电子器件的方法和装置
JP2000155820A (ja) 非接触ｉｃカードおよびその製造方法
JP2003229456A5 (ja)
JP3381563B2 (ja) 半導体装置の製造方法
JP2000155821A (ja) 非接触ｉｃカードおよびその製造方法
JPH03142294A (ja) Ｉｃカードの製造方法
JP2000048150A (ja) 空芯コイルの基材への取付け方法及び非接触型情報記憶媒体の製造方法
KR100923943B1 (ko) 전자 장치 및 전자 장치의 제조 방법
KR20140076811A (ko) 스마트 ｉｃ용 인쇄회로기판, 그 제조 방법 및 스마트 ｉｃ 칩 패키지
KR102623740B1 (ko) 나노 와이어 유연 투명 전극의 제조방법
KR20220159320A (ko) 금속패턴이 형성된 연성소재 및 연성소재 금속패턴 형성방법
JP2001160123A (ja) 非接触通信媒体及びその製造方法
JPH0722754A (ja) ランドグリッドアレイ及びその製造方法
JP2007078969A (ja) 非接触型ｉｃラベル
EP2070017A1 (en) Method of connecting an antenna to a transponder chip and corresponding transponder inlay

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070202

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070627

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20071016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100415

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

R150 Certificate of patent or registration of utility model

Ref document number: 4737479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term