TW472212B - Method of fabricating a microcircuit card - Google Patents

Method of fabricating a microcircuit card Download PDF

Info

Publication number
TW472212B
TW472212B TW089108677A TW89108677A TW472212B TW 472212 B TW472212 B TW 472212B TW 089108677 A TW089108677 A TW 089108677A TW 89108677 A TW89108677 A TW 89108677A TW 472212 B TW472212 B TW 472212B
Authority
TW
Taiwan
Prior art keywords
area
microcircuit
coating
item
processing
Prior art date
Application number
TW089108677A
Other languages
English (en)
Inventor
Francois Bouchez
Jerome Bouvard
Francois Launay
Pierre Loubly
Original Assignee
Oberthur Card Syst Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oberthur Card Syst Sa filed Critical Oberthur Card Syst Sa
Application granted granted Critical
Publication of TW472212B publication Critical patent/TW472212B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

經濟部智慧財產局員工消費合作社印製 發明背景 發明領域 本發明係有關微電路卡的製造方法，特別包括—項 利用可硬化塗料，基本上係良—紅 ' 、 係爲一種樹，來塗抹該微電路 I特殊的塗抹步驟。本發明尤其是關於_項針對核塗料於 硬化之前所實施的塗抹作業之改良處理方法，而此項在該 微電路卡的製造期間中所採用之頗具效益的處理方法亦可 同時改善該樹脂或黏膠的黏著性。 先前技藝説明 在-般習知的專利技術之中係藉由採用一特殊表面結構 的物件之方式以改善該黏膠的黏著性。譬如説，吾人已知 一黏膠或樹脂的表面能量（以焦耳/米來表示）係可以特別配 合该黏膠或樹脂所欲沉積在上的物件表面之狀況而進行調 整，以便能藉此而獲得良好的黏著性，而其配合條件則是 分別將上述相關之該樹脂或黏膠加以適度地溼潤處理。 一般而言，眾人皆知若是能使該使物件表面端變得更加 粗糙的話’則上述之邊潤處理的效果亦會更佳。特別是， 吾人已知在既有之專利技術中係可藉由採用一雷射光束之 照射法來變更該物件表面的結構狀態。另一方面，若是過 度溼潤的話，即有可能會導致該上述之黏膠或樹脂出現塗 抹過多之現象甚至溢出到其所需的界限之外。本發明之目 的係在於提供一表面處理技術，尤其是爲了要提供一項可 直接運用雷射光束之表面處理方式，以便在該微電路卡之 一項特定製造期間中，得以提供一較佳的控制方法來進行 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------ ----K----訂---------線 1 (請先閱讀背面之注意事項再填寫本頁) 472212 A7 B7 五、發明說明（2 ) 一黏膠或樹脂的塗抹作業，甚至可藉此而同時達成改善一— 可硬化塗料，或許是一種熱激化性材料，之塗抹作業的控 制方式及/或黏著性等目標。 發明概述 本發明係提供一種配置有一微電路之微電路卡製造方法 ，該方法所包括之步驟分別爲，利用可硬化塗料來塗抹該 微電路之塗抹步骤，以及針對配置於該微電路卡中之一支 撑表面端的特殊加工處理步驟，於此則該支撑係可定義至 少二個分別具有不同表面結構狀態的區域，並且該上述之 二個區域係皆能夠各自延伸至一足以超出於該微電路之預 設位置端的距離處，並且亦會在該預設位置端形成一同心 圓的結構，使得該塗料得以順利地沉積在—相當於該預設 位置的中心端區域處，因此不但該塗料即能藉此而順利地 吸入該微電路，且該塗料的塗抹範圍則是依照該上述之二 個區域的形狀，尺寸及表面端的結構狀態而定。 例如，經過特殊的加工處理步驟之後則該支撑的表面端 即可定義至少二個各具有不同表面粗躁度的區域，而當該 其中一區域的表面端正在進行加工處理時，則剩下的另外 一區域亦可以不作任何加工處理並擁有該支撑本身既有的 粗躁度，即通常是比較平滑的狀態。上述之加工處理方式 最好能藉由雷射光束之照射法來進行，例如，其中係可採 用一UV(紫外線）雷射光束，其係能夠以一種高能量的光子 束來破壞該聚合物材料中的共價鍵而不會大幅地增高該表 面端的溫度，此舉將可避免構成該支撑的聚合物材料出現 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） (請先閱讀背面之注意事項再-¾.寫本頁) -----„----訂---------線 經濟部智慧財產局員工消費合作社印製 A7 472212 五、發明說明（3 k形現象。另一方面，—Y A G (釔鋁石榴石）雷射法係可供 用來在琢支撑上架構成一列微型孔穴或細微密紋，並因而 導致該材料的粗糙度發生巨幅增大之現象，甚而產生一足 以用來修正該材料本身之表面能量的效應，最後則是造成 該表面層出現蚀嫁之結果。 此種處理方式將可讓一些特殊的作業因而能免除使用黏 著劑的機會，例如，將一模组直接固定在該微電路卡本體 部位上的某一特定位置處。如果我們能利用一加熱工且^ 熔化該卡片上的塑膠材料，並讓其順利地流入到該加工區 域中的微型孔穴之内，如此即能以機械的方式將該塑膠材 料製的支撑（卡片）直接錨定在該微型孔穴内。 關於主要的問題方面，即是指當在進行—特定的作業期 間，針對塗抹樹脂時之控制方式而言（換句話説，即是必須 將其局限在-指定的界限之内），而另一不同的表面處理方 式，則疋可供用來在該微電路之設置位置的周遭直接定義 一環形的溝槽，以便用來限制該材料的塗抹範園。因=該 樹脂即可藉由在該區域内部所發生之毛細作用的現象而^ 限在該溝槽之内，因而即可使該塗抹材料 貝置得以穩 地分佈在該微電路之上方及四周的區域。此環形溝槽^ 以直接構成在該接線板的表面上及/或孔穴的底部上 ” 其周圍端保持一特定距離。 ^ 緣是，俾使本發明本身之主張，其他的特性、 各項效益皆能更加彰顯，茲將本發明之各項 ‘ 々貝㈢的以及附 的各項申請專利範園中所揭示的專利技術， 猎由研讀範例 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I^-----^----訂---------線 I (請先閱讀背面之注意事項再填寫本頁) 侷 定 可 與 經濟部智慧財產局員工消費合作社印製 及 錄 -6- 212 第89108677號專利申請案 中文說明書修正頁（90年11月） A7 B7
五、發明説明（4 ) 之方式——揭示於下列數項之最佳具體化實施例中並連同 相關的圖例詳細說明如下。 圖式簡單說明 圖1至6中所示係為利用本發明之表面處理方法之一微電 路卡的製造程序中的一微電路接線板的组裝示意圖。 圖7至1 1中則是特別呈現出利用本發明之一微電路卡的製 造方法中的另一部份細節的示意圖，其中係特別包括針對 該微電路卡本體部位之處理方式以及針對一孔穴所採用之 表面處理方法。 圖1 2 a和1 2 b係分別揭示執行上述之製造程序時之二種沉 積黏膠或樹脂之方法。 圖13揭示另一不同型式之接線板示意圖。 圖14揭示相當於針對該孔穴底端壁面之另一種不同的處 理方式之示意圖。 圖15揭示該接線板之另一不同的固定方式之示意圖。 元件參考符號簡要說明： 11 模組 21 微電路之預設位置 12 微電路 25 限制區域 12a 連接面 26 塗料 13 接線板 26a 可硬化之塗料 14 絕緣層 27 連結電線 15 金屬層 28 材料 16 連接孔或井孔 30 黏膠 17 連接區域 20 雷射光束 -7- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
472212 第89108677號專利申請安 中文說明書修正頁（90°年^丨 A7 Γ---—B7 五、發明説明（4a ) - 32 塑膠材料微電路卡本體部位 34 孔穴 36 孔穴之扁平底部 48 4Q 微型孔穴陣列 39 邊限部位 加熱工具 40 黏膠 A, B, C, F 已處理區域 42 空氣圈 d,e,g 未處理區域 45 環形溝槽 L T 孔穴之周圍或阄邊 Lb 限定邊界 較佳具體化詳細翰昍 ☆::匕丁：:1至6中的係為用來說明其中係承載著-微 二;:Γ11:製造程序’以及在後續的程序中京接 將其裝另-支撐端，即將其固定至—特的 而設置之塑膠製微電路卡本體部位中的孔穴内。兮模組中 係包含-通常由撓性薄膜製成且分別具有—可^接觸之 ...g、.彖層1 4及金屬層i 5之接線板i 3，在該絕緣部位中孫建構 一些連接孔或井孔16，且在該金屬部位亦經過切判加工以 定義連接區域17。依照傳統式的作法，該微電路⑴系説計 -73 -
本紙張尺度it用中國國家棣準(CNS) A4規格(210><297公愛) 472212 A7
五、發明說明（5 ) 經濟部智慧財產局員工消費合作杜印製 成可直接固定至該接線板i 3之絕緣表面上的中心端，而其 電線通常係爲金色的電線，則是先穿過該上述之連接井孔 1 6之後再焊接至介於其連接面j 2 &和連接區域1 7之間 的位置處。可供用來切割成接線板之經過金屬化處理的薄 膜通常係以《亞胺、多元醋或強化玻璃纖維等環氧基樹 脂所製成。位於已經敷上金屬膜部位之上的連接區域以及 位於絕緣部位上的連接井孔雖已利用傳統方法加以定義， 由於其並非屬於本發明之構成要件，故減將不予以贊述 ，此時即可順利地獲得—如圖！中所示的接線板。在此期間 ，正是本發明中所揭示之原則寻以發揮效用的時候，其係 可讓針對該接線板絕緣層表面上的加工處理作業侷限在二 預定的區域中進行。 在範例中，該表面加工處理作業係藉由一雷射光束2〇來 執行，此種利用雷射光束的處理方式即是本發明之較佳的 具體化實施例中所採用的處理方式。依照前述的定義，本 發明針對接線板方面的應用項目係包括該接線板表面端的 特殊加工處理步驟，於此則可定義至少二個分別具有不同 表面結構狀態的區域，並且該二區域係皆能夠各自延伸至 -足以超出於該微電路之預設位置21端的距離處，同時亦 會在此形成-同心圓的結構。圖2中所示係爲該一加工處理 區域之實施例’於此實施例中，所進行處理的爲A，b和c 等三個區域，這些區域並非必定要具備相似的幾何學 ，但是在實質上其皆是位於該微電路的中心位置處。舉例 來説，位於最内部的區域八係具有幾乎和該微電路完：相 (請先閱讀背面之注意事項再填寫本頁) 裝---------訂---------線 -8 - 472212 A7 五、發明說明（6 同的形狀，但是其的面積則是大於該微電路基座的面積。 然而，如圖2中所示，此加工處理區域並不能延伸至連接井 孔1 6端，並且顯然地該區域的外界由連接井孔隔開。該區 域A的處理方式雖然是頗具效益，然而其並非絕對是不可 或缺之物。 反，’針對該環狀區域B的加工處理則是具有高度的效益 ，此區域係定義成一限制區域25的内部，以便用來塗抹該 微電路12所需之塗料（圖5)。 換句話説，線列LB係代表在後續的作業中可供用來沉積 一滴塗料之必要的邊界，以便能將該微電路12順利地黏貼 至該接線板的中心位置端。此邊界將可確保其能以一完美 的方式持續地進行該電路的塗抹作業，但絕對不可以讓該 塗料（樹脂）超出邊界之外，此係由於果眞如此時，則其二 會構成一障礙物，以致於在後續作業中將發生該模組無法 順利地固定至該微電路卡本體部位中之預設孔穴内。 级 依照本發明之一特性功能，針對該接線板的加工處理作 業因而會直接在該必要之限定的邊界％之内的區域B中， 以及至少會在和此處所鄰接的區域中進行（該加工處理區域 係爲-環形的造型’不同於區域A並且亦不會和該區域八互 相結合在一起）。 最後，分隔在該區域B之外且位在靠近於該接線板之邊緣 部位的該接線板中的一環狀區域c也進行加工處理，如下 所述，此表面處理方式係可改善將該接線板直接固定至— 由-微電路卡本體部位所構成之另—平面支撑上的孔穴内。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 9- 472212 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) 如上所述，在接受加工處理的區域之間係存有二個未經 處理的區域。而那些連接井孔則是分別建構在一介於區域 A和區域B之間的未經處理的區域D中，另一未經處理的區 域係爲一介於該區域C的内側邊緣和該區域b之間的（即已 經超出於該必要的限定邊界之外的）環狀區域E。由於該區 域C係可自行選擇，因此該未經處理的區域e即可順利地延 伸到該接線板的邊緣端。若是採用相同的雷射光束時，通 常是各有差異的（就其強度，掃描速度等而論），則區域A 'B和C的表面處理作業將可藉此而發揮效用，但仍需視其 在後續的步驟中所欲沉積之可硬化的塗料（黏膠及/或樹脂） 而定。必要時，該接受加工處理的區域A、b或C的粗燒度 通常係會比未經處理之區域D或E的粗糙度更高，並且針對 必須接受加工處理的區域和未經處理之區域等的粗躁度係 可作精密地調整，例如，在鄰近於—必要的限定邊的 區域中，在進行塗抹可硬化材料之作業時係具有—^键_ 位。一經過加工處理的區域即是一具有粗躁表面的區域， 藉此將可促進該可硬化的材料（黏膠或樹脂）即能以一種令 人滿意的方式來潤溼該表面端，此係由於該加工處理區二 的表面能量係大於該尚未加工處理之材料的表面能量。如 此-來，則孩正在處理的區域八將可改善該微電路的黏貼 作業（圖3)而且如果該材料28(黏膠）係可到達該區域a的邊 界（時，則其將更不易於擴散至邊界之外，如此 即不會任意擴散至超出於該區域A的邊界之外/ 如圖3中所示。 匕處’ &紙張尺度適财關家標準（C^IS)A4規格（210 X 297公£ -----I------. - -----..----訂·-------—線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 472212 A7
五、發明說明（8 ) 結果’當微電路1 2黏貼至該接線板的中心端位置處時， 該黏膠將不會因此而阻塞住連接井孔1 6。 如圖4中所示，藉由此種結構方式則其不但將有助於進行 黏姑作業並且其亦能提供一種更可靠的方式來連結分別配 置在遠等連接區域及連接區域1 7等之間的連結電線2 7，甚 而該微電路的黏貼作業亦可同時獲得改善。 圖5中所示係爲該製造程序中之下一個操作步驟，即是必 需限制在該微電路1 2上的塗抹範圍以及在其的連結電線2 7 之上進行塗抹一塗料，必須完全覆蓋住其中含有該微電路 之所有的區域A與B但不得超出於該界限lb之外。塗料2 6 則是藉著噴嘴（圖中未示）而沉積至該接線板之整個中心部 位端，如圖12a或12b中所示之實施例，該喷嘴最好是能沿 著一預設的路徑移動，且該喷嘴之移動方式係可以改善該 塗料在各相關之表面上的配置方式。假使該塗料係在區域 B之上進行傳播，則此區域表面上的粗糙度將可激勵該塗 料以一自然的方式向外流動。然而，假設上述之該塗料係 已經抵達該界限L b的位置處時，則正在向外流動之該塗料 即會受到阻擒，此係由於當其流到此地之時正好遭遇到其 表面能量係比先前的區域小很多之區域E之故。該塗料最 好是能選擇，其所具有之表面能量的大小係能介於在該接 受加工處理之區域（區域B )以及鄰接於其外側之尚未處理的 區域（區域E )等之間的類型。圖5中所示的即是此項結果的 相關内容，該塗料係限制在該必要的界限L B之内的範圍中 ’此項限制措施將保tE該模組絕對可以順利地放入於位在 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --I--------. · I---^----訂---------^ (請先閱讀背面之注咅？事項再痕寫本頁) 472212 A7 B7 五、發明說明（9 該微電路卡本體部位中的孔 入之内，除了毫無困難之外 經濟部智慧財產局員工消費合作社印製 並且亦不需要借助於任何額外的操作程序 圖6中所示係爲可自杆撰搭> _ ^ , 乃曰仃選擇又另—項額外的操作程序，j 中包括在該環狀區域上進行沉積—個黏膠的圈圈I 例如，孩黏膠係爲一熱激化性的黏膠。藉由利用雷射光身 的處理方式即能適度地進行選擇該環狀區域^的表面雜 量’再加上原先已知之該黏膠的特性的話，則如此一來網 可更進-步地改善此區域之㈣性及/或甚至能針對該卿 之沉積的界限方面作出較佳的控制。 圖7至10中所示係爲本發明針對塑膠材料製成之微電路 卡本體部位32的表面端部位之處理方式，其結構中係可構 成一可供用來接納一模组之孔穴34。如圖4中所示，該 模組仍是處於一待用的狀態之中，即該模組並非如圖5中所 .示正處於塗抹期間的狀態中。 在此實施例中，該孔穴34中具有一扁平的底部36，其中 含有一邊界L ,在其開口端的位置處，該孔穴係被特別加 寬以便用來構成一邊限部位3 9。該邊限部位的深度則是必 須對應至该接線板的厚度以及可供用來固定該接線板之黏 膠層的厚度。當該模組係被固定至其定位處時，該微電路 1 2將會進入位在該孔穴3 4中之一較深入的位置處。 如果該模組已經完成塗抹的作業，如圖5中所示，則其將 會在該孔穴中產生一過度扭曲的現象，因而此時僅能被固 定至該邊限部位的位置端而已。然而，尚有另—不同型式 的處理方式，於其中該塗料係會直接沉積至該孔穴中之扁 -12-
• n n n (請先閲讀背面之注意事項再填寫本頁) 裝 ^----訂---------^ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 472212 Α7 ---- B7 五、發明說明（1Q ) 平的底部3 6端，例如此項塗抹技術係揭示在歐洲專利案號 〇 414 314之實施例中。 因而本發明係可應用於微電路卡本體部位之製造程序之 中’特別是應用至用來建構孔穴之時。於此狀況之下，該 項處理方法僅僅是應用至—中央的區域端而已，而不會作 用於該孔穴之整個底部的區域之中，並會藉此而定義—接 受加工處理的區域F，其在實質上係位在該孔穴之底部3 6 中心位置端。因此一未經處理的區域G即會被保留下來， 其介於在Μ已經加工處理之中央區域F和該孔穴底部L的周 圍端之間，但並不包含其邊限部位。 於此同時，另有一項針對該邊限部位之表面端的處理方 法係可供應用，並且亦有助於該模組之後續的固定作業。 而此項操作程序係包括針對該邊限部位上其中至少一個環 狀區域Η端的.，但並非絕對是不可或缺的纟理方式，全視 其中用來固定該模組之黏膠的類型而定。圖8中所示係爲經 過雷射光束加工處理之後所獲得之結構。 在圖9中所示的操作程序則是包括，將一可硬化的塗料 26a直接沉積在該孔穴的中央區域即在區域f之上的步驟， 因而於圖4中所示之該模組u即可順利地放入位在該孔穴 34足中的—定位處，以致於該微電路可藉此而吸 化的塗料中，如騮7 Λ、匕_ Ζ 圖10所示。若黏膠40係已經沉積至該邊限 上’則可採用相同的操作步驟來固定該模组。 -係使用4激化性的黏膠時，則在最後的步驟中即可用 加熱的工具來執行該模組的固定作業。 (請先閱讀背面之注意事項再填寫本頁} 11---r---訂· —-------^、 •13-
經濟部智慧財產局員工消費合作社印製 472212 -—________ R7 五、發明說明（11 ) 圖10中所不，正如前述的實施例，該塗料26a係以一自然 方式而限制在孩孔穴底部的加工處理區域F之内，而其向外 擴散的動作則疋被阻擋在—轉換區端，其介於該加工處理 區域F和可延伸至該孔穴之周圍L端的未經處理的區域〇之 間。 如則所述，该塗料的表面張力最好是能選擇一可介於在 該接受加工處理之中央區域及鄰接該孔穴底部之未經處理 的區域之外侧區域之間。由於可硬化的塗料並未抵達該孔 K底部的外援端，因而可以在環繞該微電路四周的區域中 順利地形成一個空氣圈4 2。而此種空氣圈所帶來的效益（如 果當時並未進行處理其中央區域時，則將較不易獲得該空 氣圈）將結合另一項專利申請案件並會在其申請專利範圍之 中一併詳述。 爲了避免該塗料26a會擴散至該孔穴底部的周園端，因而 必須大幅地減低鄰接於該孔穴底部之部位的抗彎應力。 如圖2中所示，如果該已整合至孔穴之内的模組具有一加 工處理的區域，則該空氣圈的結構即可藉此而改善，並有 助於自圖1 1所示之結構體中取出該塗料。 圖1 3和1 4中所示係爲可以從事更局部化的及更深入之操 控作業之另一不同型式的雷射表面處理方法。爲了要取代 單一式表面處理方法，即藉由修改該塗料之表面能量的方 式以便影響其粗躁度，特別在該微電路之所在位置端的四 周建構一環形的溝槽4 5 ’以便能藉此而達到限制及阻止今 塗料繼續擴散出去之目的。而該溝槽之較佳的建構方气係 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -----^----訂---------^.’ 經濟部智慧財產局員工消費合作社印製 472212 A7 --：----— B7 __ 五、發明說明（12 ) 使用-YAG(M石捣石）雷射法來完成的。當塗料被沉積 在藉由該溝槽所界定出來之區域的中心端部位處，其會立 即向外擴散直到其被溝槽擒下來爲止。假使此項原理能被 應用於進行塗抹设置在該接線板之上的微電路之時，則此 時將可獲得如圖13中所示的結構方式^如果這項原理係應 用於進行處理琢孔穴底邵3 6 ,且如果該塗料26a沉積在該孔 K底郅端之中央部位處，則當該模组放置在該孔穴之内時 ，此時將可順利地獲得如圖】4中所示的結構方式。 最後’如圖15所示之具體化實施例，針對該表面端所實 施之宏觀式的處理方式係可應用於在該加工處理區域之中 建構一列微型孔穴48，可供用來固定該接線板13並且係能 夠相對應於該孔穴的邊限部位。如果上述之微型孔穴的深 度夠冰的話’其實際上的深度係相當於數十微米，則此時 即可使用一加熱的工具4 9並以機械式的方法來將微電路卡 本體部位3 2直接固定至該模組的接線板之上，並且亦可導 致該微電路卡本體部位3 2中的塑膠材料因而得以流入該接 線板上的微型孔穴或細微密紋之.内。如此一來，則在不需 使用黏著劑的前提之下即能順利地將該模組固定至該微電 路卡本體邵位的孔穴之内。在一項成功的實驗中，係藉由 使用一規格爲1 064 nm 65 W之YAG雷射裝置，並在其所搭 配之檢流計的頭部端特別設置一個直徑爲16〇釐米的透鏡來 完成，並且已經在各種不同的塑膠材料所製成的支撑上獲 得頗佳之成效，諸如PBT(聚丁烯對苯二酸鹽），以及多項傳 統式的塑膠材料如PVC(聚氣乙烯）、PET(聚乙烯對苯二酸 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I---t·----^11 訂--------,χ (請先閱讀背面之注意事項再填寫本頁) 472212 A7 五、發明說明（13 ) 鹽）、聚碳酸酯或ABS(丙稀晴丁二締苯乙缔）等，而最佳的 成效則是藉由採用相當於80至100微米的直徑及2〇微米的 冰度以及3 00微米的寬度等規格之一微型孔穴的陣列而獲得。 ----------- >^i· (請先閱讀背面之注意事項再填寫本頁) — II 訂---------^ 經濟部智慧財產局員工消費合作社印製 6 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐）

Claims (1)

  1. 472212 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1. —種配置有一微電路之微電路卡的製造方法，該方法中 包括以下步驟，利用可硬化之塗料來塗抹該微電路，針 對配置於該微電路卡中之一支撑表面端的特殊加工處理 ，该支撑係可定義iu之..三赞分別具有不同表面結構狀態 的區域，並且該二區域係皆能夠各自延伸至一足以超出 於琢微電路之預設位置端的距離處，並且亦會在該預設 位置端形成一同心圓的結構，使得該塗料得以順利地沉 積在一相當於該預設位置的中心端區域處，因此不但該 塗料能藉此而順利地吸入該微電路，且該塗料的塗抹範 圍可依砀二區域的形狀、尺寸及表面端的結構狀態而定。 2. 如申請專利範圍第1項之方法，其中該支撑之該表面的 處理万法係可定義I之三遇分別不同粗糙度之此區域。 3 .如申叫專利範圍第丨項之方法，其中該處理方法係採用 一雷射光束。 4.如申叫專利範園第1項之方法，其中該處理方法係可進 行處理一例如利用撓性薄膜所製成之接線板的表面端， 且点微见路係以一特殊方式而固定至該接線板上，以便 能藉此而構成一可直接安裝至另一個支撑端的模組。 5 _如申叫專利範圍第4項之方法，其中針對該接線板的處 理方法係限制該塗料必須芫全地使用在一沿著一預設的 4置以及其中異、之二^傻鄰接的區域等四周的邊界之内進 仃，以便藉此在一介於該進行加工處理的區域及一鄰接 在其外側之尚未處理的區域等之間的轉換區域中大幅地 減低其表面能量。 ----------— 裝--------•訂---------^.. (請先閲讀背面之涑意事頊再填寫本頁)
    472212 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 6 -如申請專利範圍第5項之方法，其使用一可硬化塗料， 係具有表面張力介於在該進行加工處理的區域以及—鄰 接在其外側之尚未處理的區域等之間。 7 .如申請專利範圍第5項之方法，其中該經過加工處理之 區域互相隔開之該接線板上的一環狀區域必須加以處理 ，以便藉此而改善後續的處理作業，並可順利地將該接 線板直接固定至位於另一平面支撑上的孔穴内。 8 .如申請專利範圍第5項之方法，其中該接線板上係有一 中央區域’藉著鄰接於該限定界限之該經過加工處理之 區域以及連接井孔等而隔開，以便能藉此而進行處理設 置在該微電路中的連結電線，以改善後續的處理作業而 能順利地將該微電路黏貼至該接線板上，同時該已隔開 之連接井孔係會和該經過加工處理之中央部位的邊界端 保持一特定距離。 9 ·如申請專利範固第1項之方法，其中該處理方法係可施 加於一利用一微電路卡本體部位上的另一平面支撑上所 建構之一孔穴底部上的中央部位，及一可硬化塗料係可 沉積在該中央部位上，一模組係包括一接線板及一微電 路’其採用習知技術方法而安裝至該接線板上’且該模 紕放入到該孔穴之内的位置可供該微電路得以由該可硬 化塗料吸入其中。 1 0 ·如申請專利範園第9項之方法，其中該中央孔穴區域係 與該孔穴底邵的外緣端維持一特定距離，如此一來則該 可硬化塗料即不會擴散至該孔穴底部的該外緣端，且亦 -18- 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 裝·-------，訂---------'" 472212 A8 B8 C8 D8 、申請專利範圍 可藉此而在該微電路四周所埭媒 吓恶構的孩孔穴中保留一空氣 圈0 11. 如申請專利範園第i 〇項之方 长其使用一可硬化塗料， 係具有表面張力介於在該造料^ ^ + 進仃加工處理的區域以及一鄰 接在其外側之尚未處理的區域等之間。 12. 如申請專利範圍第9項之方 、、 丹甲所疋義I孩孔穴更 進一步地包括一邊限部位，其高度係會相對應於該接線 板的厚度，且該周圍的區域亦會加以處理，以便能有助 於在後續的操作步驟之中得明利地將該接線板黏貼至 該周圍的區域之上。 13·如申請專利範園第4項之方法，其中該處理方法係包栝 -可在該微電路之配置位置四周定義一環狀的溝槽，以 便能藉此而限制該塗料的擴散方向。 1 4 如申叫專利範圍第7項之方法，其中於進行固定該接線 板時，係可利用加熱一熱激化性黏著劑以沉積至該環狀 區域之上。 1 5 ’如申叫專利範園第7項之方法，其中針對該環狀區域之 處理方法中係包括用來構成一些微型孔穴或細微密纹， 並且針對該接線板之固定作業係包括進行加熱該環狀區 域’田邊另一平面支撑係固定至定位處時，藉此而導致 F亥塗料得以順利地流入該些微型孔穴或細微密紋内。 -19- 本紙張尺錢时_级？B^A4規格⑽κ 297 ΉΤ (請先閱讀背面之注意事項再填寫本頁) --------^---111111/ 經濟部智慧財產局員工消費合作社印製
TW089108677A 1999-05-06 2000-05-06 Method of fabricating a microcircuit card TW472212B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9905779A FR2793331B1 (fr) 1999-05-06 1999-05-06 Procede de fabrication d'une carte a microcircuit

Publications (1)

Publication Number Publication Date
TW472212B true TW472212B (en) 2002-01-11

Family

ID=9545293

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089108677A TW472212B (en) 1999-05-06 2000-05-06 Method of fabricating a microcircuit card

Country Status (5)

Country Link
US (1) US6372541B1 (zh)
EP (1) EP1050844B1 (zh)
JP (1) JP4737479B2 (zh)
FR (1) FR2793331B1 (zh)
TW (1) TW472212B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2793330B1 (fr) * 1999-05-06 2001-08-10 Oberthur Card Systems Sas Procede de montage d'un microcircuit dans une cavite d'une carte formant support et carte ainsi obtenue
FR2833801B1 (fr) * 2001-12-19 2005-07-01 Oberthur Card Syst Sa Procede de realisation d'une carte a microcircuit
FR2872946B1 (fr) * 2004-07-08 2006-09-22 Gemplus Sa Procede de fabrication d'un support de carte a puce mini uicc avec adaptateur plug-in uicc associe et support obtenu
FR2885718B1 (fr) * 2005-05-11 2007-09-21 Gemplus Sa Adaptateur de format a adhesif pour dispositif a memoire et procede de fabrication
JP5011766B2 (ja) * 2006-03-16 2012-08-29 大日本印刷株式会社 Ｉｃカード用ｉｃモジュール
FR2963137B1 (fr) * 2010-07-20 2016-02-19 Oberthur Technologies Insert a transpondeur et dispositif comprenant un tel insert
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN115136144A (zh) * 2020-02-13 2022-09-30 旭化成株式会社 透明天线和rf标签

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3723547C2 (de) * 1987-07-16 1996-09-26 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
US5304513A (en) * 1987-07-16 1994-04-19 Gao Gesellschaft Fur Automation Und Organisation Mbh Method for manufacturing an encapsulated semiconductor package using an adhesive barrier frame
EP0472766A1 (de) * 1990-08-30 1992-03-04 Siemens Aktiengesellschaft Verfahren zum Abdecken eines kontaktierten Halbleiterchips
FR2670930A1 (fr) * 1990-12-21 1992-06-26 Bull Cp8 Procede de realisation du module electronique d'un objet portatif tel qu'une carte a microcircuits, module et cartes obtenus par la mise en óoeuvre du procede.
FR2677785A1 (fr) * 1991-06-17 1992-12-18 Philips Composants Procede de fabrication d'une carte a microcircuit.
JPH0613718A (ja) * 1992-06-29 1994-01-21 Ibiden Co Ltd Ｉｃカード用プリント配線板及びその製造方法
JPH0685111A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd テープキャリア型半導体装置及びその組立方法
JPH08279522A (ja) * 1995-04-04 1996-10-22 Nitto Denko Corp 半導体装置およびその製法
JPH10163381A (ja) * 1996-11-28 1998-06-19 Fujitsu Ten Ltd 半導体チップの封止構造
JPH10240894A (ja) * 1997-02-27 1998-09-11 Oji Paper Co Ltd 磁気記録カードおよびその製造方法
KR100255108B1 (en) * 1997-06-18 2000-05-01 Samsung Electronics Co Ltd Chip card

Also Published As

Publication number Publication date
US6372541B1 (en) 2002-04-16
EP1050844B1 (fr) 2013-07-10
JP2001005944A (ja) 2001-01-12
FR2793331A1 (fr) 2000-11-10
FR2793331B1 (fr) 2001-08-10
EP1050844A1 (fr) 2000-11-08
JP4737479B2 (ja) 2011-08-03

Similar Documents

Publication Publication Date Title
TW472212B (en) Method of fabricating a microcircuit card
US7101593B2 (en) Method for producing a disk-shaped substrate and method for producing an optical disk
JP2000091838A (ja) 合成樹脂トランス反射器の製造方法
KR20050053019A (ko) 기판의 서포트 플레이트 및 서포트 플레이트의 박리방법
WO2018024032A1 (zh) 用于半导体器件的薄膜及半导体器件的制作方法
JP2010114306A (ja) ウェーハの移し替え方法
JP2003338474A (ja) 脆質部材の加工方法
JPH08124881A (ja) ダイシングテープ及びそれを用いた半導体装置の組立方 法
US6461527B1 (en) Method for fabricating a flexible printed circuit board with access on both sides
JP4152855B2 (ja) 樹脂封止型の電子デバイスの製造方法。
WO2016103653A1 (ja) インプリント用モールド
JP3076851B2 (ja) 植毛用シート
TWI247302B (en) Method and device for manufacturing optical recording medium
JP2010072214A (ja) 光導波路の製造方法及び製造装置
JP5056073B2 (ja) テープの使用方法及び半導体装置の製造方法
JP2001140449A (ja) タイル連結剤およびタイルの連結方法
JP4657831B2 (ja) 非接触型ｉｃラベルの製造方法
JP3133402B2 (ja) 研磨テープ及びその製造方法
JP3535510B1 (ja) 転写箔
JP2005159858A (ja) アンテナパターンおよび電磁シールドパターンのシート状基材への形成方法と、アンテナおよび電磁シールド材
JP2024050073A (ja) 個片化体形成用積層フィルム及びその製造方法、巻回体、並びに積層体
JP7062330B2 (ja) ダイボンド用樹脂層形成装置
JP2000113140A (ja) 非接触ｉｃモジュール用アンテナの形成方法
JPH09136359A (ja) 浴槽の補修方法
CN105977168B (zh) 基板塑封体减薄方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent