WO2018024032A1 - 用于半导体器件的薄膜及半导体器件的制作方法 - Google Patents

用于半导体器件的薄膜及半导体器件的制作方法 Download PDF

Info

Publication number
WO2018024032A1
WO2018024032A1 PCT/CN2017/087716 CN2017087716W WO2018024032A1 WO 2018024032 A1 WO2018024032 A1 WO 2018024032A1 CN 2017087716 W CN2017087716 W CN 2017087716W WO 2018024032 A1 WO2018024032 A1 WO 2018024032A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
region
semiconductor device
substrate
elastic modulus
Prior art date
Application number
PCT/CN2017/087716
Other languages
English (en)
French (fr)
Inventor
徐宸科
时军朋
邵小娟
林科闯
Original Assignee
厦门三安光电有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 厦门三安光电有限公司 filed Critical 厦门三安光电有限公司
Priority to US15/871,224 priority Critical patent/US10186495B2/en
Publication of WO2018024032A1 publication Critical patent/WO2018024032A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Abstract

提供了一种用于半导体器件的薄膜及半导体器件的制作方法，所述薄膜（200）包括基材和设置于所述基材上的粘合层，其特征在于：所述薄膜（200）预设为粘贴区（200A）和扩展区（200B），所述扩展区（200B）的弹性模量小于所述粘贴区（200A）的弹性模量，当对所述薄膜（200）施以一拉伸力时，所述扩展区（200B）比所述粘贴区（200A）更容易产生拉伸形变。采用该薄膜（200）进行半导体器件扩膜时，可保证器件均匀、有序排列于薄膜（200）上。

Description

用于半导体器件的薄膜及半导体器件的制作方法 技术领域
[0001] 本发明涉及一种用于半导体器件的粘性薄膜及采用该薄膜制作半导体器件的方 法。
背景技术
[0002] 在半导体器件的制作过程中， 当由晶圆切割为芯粒的过程中或切割完成后经常 使用粘贴薄膜 （如在 LED芯片中， 通常使用蓝膜胶带或白膜胶带） 承接并进行扩 膜。
技术问题
[0003] 然而， 扩膜后的半导体器件往往不会均匀地排列在薄膜上， 如图 1所示。 发明 人通过研究发现造成其排列不均匀的主要原因可能有以下因素： 一、 器件与薄 膜之间的粘附力， 由于半导体器件与薄膜之间的粘附力很难控制， 当两者之间 的粘附力过小或分布不均匀吋扩膜过程在拉伸力作用下容易发生位移， 特别是 小尺寸器件， 由于各个器件与薄膜接触面很小， 更容易发生位移， 造成偏差； 二、 薄膜的材料在挤出成形、 拉伸处理等制造工序中会被赋予各向异性， 当该 薄膜用于扩膜工序中， 将薄膜的全部外周在半径方向上拉伸而负荷拉伸应力， 该各向异性导致该薄膜在面内的拉伸特性变得不均匀。
问题的解决方案
技术解决方案
[0004] 针对上述问题， 本发明提出了一种用于半导体器件的薄膜及半导体器件的制作 方法， 该薄膜的特定区域具有较小弹性模量， 从而当向其施回拉伸力吋， 其更 容易产生拉伸形变， 用于半导体器件制程的扩膜工序中， 可减少器件在拉伸过 程中发生位移， 获得较为均匀、 有序分布的半导体器件排列。
[0005] 根据本发明的第一个方面， 一种用于半导体器件的薄膜， 包括基材和设置于所 述基材上的粘合层， 所述薄膜划分为粘贴区和扩展区， 所述扩展区的弹性模量 小于所述粘贴区的弹性模量， 当对所述薄膜施以一拉伸力吋， 所述扩展区比所 述粘贴区更容易产生拉伸形变。
[0006] 优选地， 所述扩展区与粘贴区之间的连接强度不小于所述薄膜扩展区内部的连 接强度， 使得当对所述薄膜施加拉伸力吋， 所述薄膜的扩展区能够伸长且不发 生断裂。
[0007] 优选地， 所述粘贴区的弹性模量 E1与扩展区的弹性模量 E2的比例为大于 1， 较 佳的为 2以上。
[0008] 优选地， 在 23°C下所述薄膜的扩展区的弹性模量为 200MPa以下， 更佳地为 2~1 50MPa; 所述薄膜的粘贴区的弹性模量为 lOOMPa以上， 更佳的为 150MPa以上。
[0009] 优选地， 当对所述薄膜施以一拉伸力吋， 所述扩展区的产生的形变量 dVl与所 述扩展区的产生的形变量 dV2之间的比例大于 1。
[0010] 优选地， 所述薄膜的粘贴区和扩展区分布所用图案依据半导体器件切割图案设 计， 所述扩展区与半导体器件切割图案的切割道对应。
[0011] 优选地， 所述粘贴区的尺寸按照半导体器件的尺寸进行设计， 其小于或等于半 导体器件的尺寸。
[0012] 在一些实施例中， 所述薄膜的表面呈网格状分布， 其中网格单位为粘贴区， 网 格线为扩展区。 优选地， 所述扩展区的宽度为 5~1000微米。
[0013] 在本发明中， 可通过控制薄膜的厚度进而控制薄膜的弹性模量分布， 使得粘贴 区的弹性模量大于扩展区的弹性模量， 例如所述粘贴区的厚度大于所述扩展区 的厚度。 也可以使所述薄膜的厚度是一致的， 通过光照、 加热、 惨杂等方法局 部改变薄膜的弹性模量， 从而实现一个二维图案化的弹性模量分布。
[0014] 在一些实施例中， 通过减少所述薄膜扩展区的厚度， 从而降低该扩展区的弹性 模量。 例如在薄膜的扩展区设置凹槽结构， 该凹槽结构可位于所述薄膜的正面 或背面， 较佳的， 位于所述薄膜的背面。 又例如通过挤压的方式使得所述薄膜 的扩展区的厚度小于所述粘贴区的厚度。
[0015] 在一些实施例中， 通过在薄膜基材的粘贴区上增加一弹性模量较大的强化层， 所述强化层的弹性模量大于所述基材的弹性模量， 且所述固定层与所述基材之 间具有足够大的粘附强度， 进而强化所述基材的粘接区的弹性模量， 如此当向 所述薄膜的基材施回拉伸力吋， 基材的粘贴区受到强化层的影响， 发生的伸长 形变明显变小。 优选地， 所述基材的弹性模量为 l~200MPa， 所述强化层的弹性 模量为 500MPa以上； 所述粘合层形成于述强化层上， 所述基材与所述强化层之 间的粘附强度大于所述固定层与所述粘合层之间的粘附强度。
[0016] 在一些实施例中， 所述基材含有光敏材料， 通过光照所述薄膜的粘贴区或扩展 区， 局部改变照射区域的弹性模量， 使得该薄膜的粘贴区的弹性模量大于所述 扩展区的弹性模量。
[0017] 在一些实施例中， 所述基材含有热固化材料， 通过加热所述薄膜的扩展区以或 扩展区， 改变加热区域的弹性模量， 使得薄膜的粘贴区的弹性模量大于所述扩 展区的弹性模量。
[0018] 在一些实施例中， 所述基材中含有活性稀释剂， 其在所述粘贴区的含量大于所 述扩展区的含量， 通过控制所述粘贴区和扩展区的活性稀释剂含量， 使得所述 粘贴区的弹性模量大于所述扩展区的弹性模量。
[0019] 在一些实施例中， 所述薄膜的粘贴区为玻璃化状态， 所述扩展区为弹性体。
[0020] 根据本发明的第二个方面， 一种半导体器件的制作方法， 包括步骤： 提供一半 导体晶圆片， 定义芯片区和切割道区， 并在所述切割道区形成切割道； 提供前 述任意一种薄膜， 将所述半导体晶圆片粘接于所述薄膜上， 其中晶圆片的芯片 区与所述薄膜的粘贴区对应， 晶圆片的切割道与所述薄膜的扩展区对应； 将所 述半导体片沿切割道分为一系列芯片； 对所述薄膜施以一拉伸力使得所述薄膜 的扩展区伸长， 将所述芯片分幵。
[0021] 本发明的其它特征和优点将在随后的说明书中阐述， 并且， 部分地从说明书中 变得显而易见， 或者通过实施本发明而了解。 本发明的目的和其他优点可通过 在说明书、 权利要求书以及附图中所特别指出的结构来实现和获得。
发明的有益效果
对附图的简要说明
附图说明
[0022] 附图用来提供对本发明的进一步理解， 并且构成说明书的一部分， 与本发明的 实施例一起用于解释本发明， 并不构成对本发明的限制。 此外， 附图数据是描 述概要， 不是按比例绘制。 [0023] 图 1为采用现有的粘性薄膜进行扩膜示意图。
[0024] 图 2为根据本发明实施的一种薄膜的俯视图。
[0025] 图 3为根据本发明实施的一种薄膜的侧面剖视图， 其沿图 2之线 A- A剖幵。
[0026] 图 4为图 3所示薄膜的一种变形。
[0027] 图 5为图 3所示薄膜的再一种变形。
[0028] 图 6为根据实施的另一种薄膜的侧面剖视图。
[0029] 图 7为根据实施的再一种薄膜的侧面剖视图。
[0030] 图 8为根据实施的再一种薄膜的侧面剖视图。
[0031] 图 9为根据实施的再一种薄膜的侧面剖视图。
[0032] 图 10为根据本发明实施的一种半导体器件制作方法的流程图。
[0033] 图 11~图15为根据本发明实施的一种半导体器件制作方法的过程示意图。
[0034] 图中：
[0035] 100： 现有粘接薄膜； 200: 本发明之薄膜； 200A: 薄膜的粘贴区； 200B
膜的扩展区； 210: 基材； 220: 粘合层； 230: 凹槽； 240: 第一粘合层； 250: 弹性模量强化层； 300: 半导片晶圆； 310: 半导晶圆片的芯片区 /芯片； 320: 切 割道； 400: 拉伸装置。
本发明的实施方式
[0036] 下面各实施例公幵了一种用于半导体器件的薄膜， 该薄膜预设为粘贴区和扩展 区， 扩展区的弹性模量小于粘贴区的弹性模量， 其弹性模量分布所用图案可与 半导体器件切割图案一致， 下面可设进行说明。
[0037] 图 2和 3公幵了本发明第一个较佳实施例。 一种粘性薄膜 200， 包括基材 210和其 上的粘合层 220， 其划分为粘贴区 200A和扩展区 200B， 其中粘贴区 200A用于粘 贴半导体器件， 其弹性模量大于扩展区 200B的弹性模量。 薄膜 200在室温 （一般 为 23°C) 的弹性模量优选在 l〜200MPa的范围内， 粘贴区的弹性模量 E1与扩展区 的弹性模量 E2的比例大于 1， 优先为 2~200。 具体的， 粘贴区的弹性模量 E1优选 为 100〜200MPa， 扩展区的弹性模量 E2优选为 l〜100MPa， 如此可确保该薄膜在 拉伸过程中， 扩展区的拉伸形变量远大于粘贴区的拉伸形变量， 且不会发生断 裂， 即薄膜在拉伸过程中主要由扩展区产生伸长， 而粘贴区产生的伸长可忽略
[0038] 薄膜 200的弹性模量主要取决于基材 210的材料， 一般为具有良好拉伸性的树脂 薄膜， 在本实施例中， 基材 210可选用聚乙烯、 丙烯无规共聚物、 丙烯嵌段共聚 物、 丙烯均聚物、 聚丁烯、 聚甲基戊烯等聚烯烃、 乙烯-醋酸乙烯酯共聚物、 离 聚物树脂、 乙烯- (甲基)丙烯酸共聚物、 乙烯- (甲基）丙烯酸酯共聚物、 乙烯 -丁烯 共聚物、 乙烯-己烯共聚物、 聚氨酯、 聚对苯二甲酸乙二醇酯、 聚萘二甲酸乙二 醇酯等聚酯、 聚碳酸酯、 聚酰亚胺、 聚醚醚酮、 聚醚酰亚胺、 聚酰胺、 全芳香 族聚酰胺、 聚苯硫醚、 芳族聚酰胺、 含氟树脂、 聚氯乙烯、 聚偏二氯乙烯、 纤 维素类树脂、 聚硅氧烷树脂等。 粘合层 220用于粘贴半导体器件， 其可选用紫外 线固化型粘合剂。
[0039] 在本实施例中， 薄膜 200的粘贴区 200A和扩展区 200B的基材选用同样的材料， 确保粘贴区 200A和扩展区 200B之间的连接强度足够大， 在施加拉伸力的吋候， 不会容易从粘贴区 200A和扩展区 200B之间的位置发生断裂。 为达到薄膜的粘贴 区 200A和扩展区 200B具有不同的弹性模量， 可从薄膜的厚度入手， 使薄膜 200的 基材的厚度不是统一的， 在粘贴区 200A的厚度较大， 而在扩展区 200B的厚度较 小， 如此达到同一薄膜不同区域具有不同的弹性模量。 一般地， 粘贴区 200A的 基材的 dl厚度可取 5~200微米， 而扩展区 200B的基材厚度 d2为 dl的 1/5~4/5， 较佳 的， d2为 dl的 1/3~2/3， 在此区间， 一方面薄膜 200整体具有较强的连接强度， 不 会容易发生断裂， 另一方面保证了薄膜的粘贴区的弹性模量远小于扩展区的弹 性模量， 使得薄膜 200在拉伸过程中扩展区 200B更容易发生拉伸形变， 且提供了 主要伸长形变量， 而粘贴区 200A较难产生拉伸形变， 产生的伸长形变量较小， 一方面降低了因粘合层不均匀可能造成的扩膜不均的程度， 另一方面降低了在 拉伸过程中薄膜对半导体器件的相互作用力， 极大地减少器件在薄膜上发生位 移的机率， 特别是对于小尺寸器件来说， 其效果更为显著。
[0040] 上述薄膜 200主要用于半导体器件， 其弹性模量分布所用图案根据半导体器件 的切割图进行设计， 薄膜 200的扩展区 200B对应于切割图的切割道， 其尺寸一般 等于或大于切割道的尺寸， 粘贴区 200A的尺寸 a主要根据半导体器件的尺寸进行 设置， 一般小于或等于该半导体器件的尺寸。 较佳的， 薄膜的粘贴区 200A的尺 寸 a与半导体器件的尺寸相同或略小。 在本实施例中， 该薄膜 200的下表面形成一 系列凹槽结构 230， 呈网格状分布， 其中网格区域 200A为粘贴区， 网格线区域 20 0B为扩展区， 扩展区 200B—般对应于半导体晶圆单一化过程中的切割道， 其尺 寸 b可为 5~1000微米， 较佳为 10~200微米， 视具体应用进行确定。 通过在扩展区 200B对应的基材 210设置凹槽结构 230， 从而减小薄膜 200的扩展区 200B的弹性模 量， 当向该薄膜施加拉伸力吋， 其伸长形变主要发生在扩展区 200B。
[0041] 关于前述薄膜的形成方法， 可先采用压延制膜法、 有机溶剂中的流延法、 密闭 体系中的吹塑挤出法、 τ形模头挤出法、 共挤出法、 干式层压法等公知的制膜方 法形成基材 210; 接着， 采用网印钢板挤压基材的正面或背面形成凹槽结构， 使 得扩展区的厚度小于粘贴区的厚度； 然后， 在基材 210上涂布粘合剂组合物溶液 形成涂膜并进行干燥， 形成粘合层 220。 涂布方法没有特别限制， 例如： 辊涂、 丝网涂布、 凹版涂布等。
[0042] 图 4显示了本发明的另一种薄膜结构， 与图 3所示薄膜的区别在于： 凹槽结构 23 0不一样。 在该结构中， 凹槽结构 230的横截图为弧形， 在该结构中， 薄膜的粘 贴区和扩展区之间具有较强的连接强度， 可以减少薄膜在拉伸过程中发生断裂 的机率。
[0043] 图 5显示了本发明的另一种薄膜结构， 其与图 3所示薄膜的区别在于： 凹槽结构 230形成于薄膜的正面上， 当薄膜进行拉伸吋， 由于薄膜背面为平整的结构， 同 样具有较强的连接强度， 且可以进一步减小器件在拉伸过程中发生位移。
[0044] 图 6显示了本发明的另一种薄膜结构。 该薄膜 200包括构成承接主体的基材 210 ， 及其上的第一粘合层 240、 强化层 250和第二粘合层 220。 具体的， 基材 210整 体选用相同的材料， 具有统一的厚度， 选用材料可参考前述实施例所述的材料 即可。 基材 210的表面预设为粘贴区 200A和扩展区 200B， 其中扩展区的弹性模量 E1取决于基材 210的材料， 一般为 l~200MPa之间， 较佳的为 2~150MPa之间； 第 一粘合层 240、 强化层 250和第二粘合层 220仅形成于基材 210的粘贴区 200A， 其 中强化层 250的弹性模量 2远大于基材 210的弹性模量 E1， 较佳取 500MPa以上， 更佳的取 lOOOMPa以上， 其材料可使用玻璃薄片、 金属薄片等； 第一粘合层 240 与基材 210之间要求具有较强的粘附强度， 以确保在拉伸过程中， 基材的粘贴区 200A受强化层 250的影响， 其弹性模量接近强化层的弹性模量， 产生的拉伸形变 量远小于基材的扩展区产生的拉伸形变量； 第二粘合层 220与因化层 250之间的 粘附强度不用太大， 小于第一粘合层 240与基材之间要求具有较强的粘附强度， 以确保在将半导体器件粘贴于该薄膜上之后可以较为容易再与该薄膜分离。 第 二粘合层 220的材料可参考前述实施例。
[0045] 图 7显示了本发明的另一种薄膜结构， 与图 6所示薄膜的区别在于： 强化层 250 采用光敏树脂直接形成于基材 210上， 选用高强度的成膜材料， 固化后与基材具 有良好的附粘力， 可选用聚氨脂材料。 具体制作方法为： 采用前述公知的任意 一种制膜方法形成基材 210; 接着， 在基材 210表面的粘贴区涂布一层紫外光固 化树脂， 照射紫外光进行固化， 形成具有高弹性模量的强化层 250; 然后在强化 层 250涂布粘合剂组合物溶液形成涂膜， 进行干燥形成粘合层 220。 由于强化层 2 50与基材 210之间具有良好的附粘力且强化层 250的弹性模量远高于基材 210的弹 性模量， 如此可强化于基材 210的粘贴区 200A的弹性模量， 当向基材 210施加向 外周的拉伸力吋， 主要是扩展区 200B发生伸长形变， 而粘贴区 200A由于强化层 2 50的作用下不容易产生伸长形变， 且强化层与基材之间的附粘力较强， 不容易 发生位移。
[0046] 图 8显示了本发明的另一种薄膜结构。 在本实施例中， 薄膜 200的基材 210含有 光敏材料， 通过光照的方式局部改变薄膜的弹性模量， 实现一个二维图案化的 弹性模量分布。 具的地， 光敏材料通常选用含软链段的脂肪族化合物作为原料
， 具体可为 PUA (聚氨酯丙烯酸酯） 、 聚酯丙烯酸酯、 聚醚丙烯酸酯和聚硅氧 烷丙烯酸、 EP (环氧树脂） 和乙烯基醚类化合物等。 在一种实施方式中， 基材 2 10主要为光固化材料， 采用通过控制粘贴区和扩展区的不同光照强度及光照吋 间， 使得粘贴区的弹性模量大于扩展区的弹性模量。 在另一种实施方式中， 基 材 210主要为惨有光敏溶剂的普通树脂， 在固化后通过局部光照基材， 从而局部 改变薄膜的弹性模量， 具体照射区域视光敏溶剂的种类而定， 如果光敏溶剂为 高延伸率的材料， 光照后使材料的弹性模量降低， 选择对扩展区进行光照； 如 果光敏溶剂为高强度的材料， 光照后使材料的弹性模量提高， 则选择粘贴区进 行光照。
[0047] 作为上一个实施例的变型， 薄膜 200的基材 210含有光敏树脂， 在光敏树脂惨入 活性稀释剂， 其中粘贴区的活性稀释剂的含量高于扩展区的活性稀释剂的含量
， 如此进行光照吋， 基材的粘贴区的固化速率较快， 且固化后的弹性模量较高 。 进一步地， 可以控制粘贴区和扩展量的活性稀释剂的含量， 使得在光照后基 材的粘贴区玻璃化， 而扩展区为低弹性模量的弹性体。
[0048] 图 9显示了本发明的另一种薄膜结构。 在本实施例中， 薄膜 200的基材 210含有 热固树脂或热塑树脂， 通过加热的方式局部改变薄膜的弹性模量， 实现一个二 维图案化的弹性模量分布。 在一种实施方式中， 基材 210主要为热固型材料或热 塑型材料， 采用通过控制粘贴区和扩展区的不同加热强度及加热吋间， 使得粘 贴区的弹性模量大于扩展区的弹性模量。 在另一种实施方式中， 基材 210先进行 初步固化后， 再通过局部加热基材， 从而局部改变薄膜的弹性模量， 具体照射 区域视基材的材料而定， 如加热后可使材料的弹性模量降低， 选择对扩展区进 行光照； 如加热后可使材料的弹性模量提高， 则选择粘贴区进行光照。
[0049] 下面结合半导体器件的制作方法， 对上述薄膜 200的应用加以说明。
[0050] 图 10显示了一种半导体器件的制作方法， 其主要包括了步骤 S100~400， 下面结 合图 11~15进行说明。
[0051] 如图 11所示， 提供一半导体晶圆片 300， 在该晶圆片 300上定义芯片区 310和切 割道区 320， 并在切割道区形成切割道 320。
[0052] 如图 12所示， 将前述半导体晶圆片 300粘贴于图 3~9所示的任意一种薄膜 200上
， 在本实施例选用图 3所示的薄膜 200进行举例说明， 其中切割道对应于薄膜的 扩展区， 允许存在一定的偏差， 只要薄膜的粘贴区 200A的大部分区域有位于芯 片区即可， 一般控制在 20%以内为佳。
[0053] 如图 13所示， 将所前述晶圆片 300沿切割道分为一系列芯片 310。
[0054] 如图 14所示， 将前述薄膜 200连同其上的芯片 310放置于一扩膜设置 400上， 并 向该薄膜 200施加拉伸力， 进行扩膜。
[0055] 请参看图 12和 15， 薄膜 200的粘贴区在扩膜前的尺寸 a。和扩膜后的尺寸 a ,变化 不大， 而扩展区在扩膜前的尺寸 b Q和扩膜后的尺寸！^的差值较大。 这是由于薄 膜 200的扩展区 200B的厚度较小 （在本实施例中， dl。=2 d2。） ， 具有较小的弹 性模量， 在扩膜过程中扩展区 200B产生较大的伸长形变， 而粘贴区 200B产生的 形变较小， 降低于器件在扩膜过程中发生位移， 从而保证了扩膜后器件可以均 匀、 有序地排列于薄膜上。
尽管已经描述本发明的示例性实施例， 但是理解的是， 本发明不应限于这些示 例性实施例而是本领域的技术人员能够在如下文的权利要求所要求的本发明的 精神和范围内进行各种变化和修改。

Claims

权利要求书
用于半导体器件的薄膜， 包括基材和设置于所述基材上的粘合层， 其 特征在于： 所述薄膜预设为粘贴区和扩展区， 所述扩展区的弹性模量 小于所述粘贴区的弹性模量， 当对所述薄膜施以拉伸力吋， 薄膜的扩 展区比粘贴区更容易产生拉伸形变。
根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 所述薄 膜在扩展区与粘贴区之间的连接强度不小于所述薄膜在扩展区内部的 连接强度， 使得当对所述薄膜施加拉伸力吋， 所述薄膜的扩展区能够 伸长且不发生断裂。
根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 在 23°C 下， 所述薄膜的粘贴区的弹性模量 E1为 lOOMPa以上。
根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 在 23°C 下， 所述薄膜的扩展区的弹性模量 E2为 200MPa以下。
根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 当对所 述薄膜施以一拉伸力吋， 所述扩展区的产生的形变量 dVl与所述粘贴 区的产生的形变量 dV2之间的比例大于 1。
根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 所述薄 膜的粘贴区和扩展区分布所用图案依据半导体器件切割图案设计， 所 述扩展区与半导体器件切割图案的切割道对应。
根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 所述粘 贴区的尺寸按照半导体器件的尺寸进行设计， 其小于或等于半导体器 件的尺寸。
根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 所述薄 膜的表面呈网格状分布， 其中网格单位为粘贴区， 网格线为扩展区。 根据权利要求 8所述的用于半导体器件的薄膜， 其特征在于： 所述扩 展区的宽度为 5~1000微米。
根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 所述粘 贴区的厚度大于所述扩展区的厚度。 根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 所述基 材含有光敏材料， 通过光照所述薄膜的粘贴区或扩展区， 局部改变光 照区域的弹性模量， 使得薄膜的粘贴区的弹性模量大于所述扩展区的 弹性模量。
根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 所述基 材含有热固化材料， 通过加热所述薄膜的粘贴区以或扩展区， 局部改 变加热区域的弹性模量， 使得薄膜的粘贴区的弹性模量大于所述扩展 区的弹性模量。 根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 所述基 材含有活性稀释剂， 其在所述粘贴区的含量大于所述扩展区的含量， 通过控制所述粘贴区和扩展区的活性稀释剂含量， 使得所述粘贴区的 弹性模量大于所述扩展区的弹性模量。 根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 所述薄 膜的粘贴区为玻璃化， 所述扩展区为弹性体。
根据权利要求 1所述的用于半导体器件的薄膜， 其特征在于： 还包括 强化层， 其仅形成于所述粘贴区的基材表面上， 所述强化层的弹性模 量大于所述基材的弹性模量， 且所述强化层与所述基材之间具有足够 大的粘附强度， 进而强化所述基材的粘接区的弹性模量。
根据权利要求 15所述的用于半导体器件的薄膜， 其特征在于： 所述粘 合层形成于述强化层上， 所述基材与所述强化层之间的粘附强度大于 所述固定层与所述粘合层之间的粘附强度。
根据权利要求 15所述的用于半导体器件的薄膜， 其特征在于： 所述基 材的弹性模量为 l~200MPa， 所述强化层的弹性模量为 500MPa以上。 半导体器件的制作方法， 包括步骤：
提供一半导体晶圆片， 定义芯片区和切割道区， 并在所述切割道区形 成切割道；
提供前述权利要求 1~19所述的任意一种薄膜， 将所述半导体晶圆片粘 接于所述薄膜上， 其中晶圆片的芯片区与所述薄膜的粘贴区对应， 晶 圆片的切割道与所述薄膜的扩展区对应；
将所述半导体片沿切割道分为一系列芯片；
对所述薄膜施以一拉伸力使得所述薄膜的扩展区伸长， 将所述芯片分 幵并均匀排列。
PCT/CN2017/087716 2016-08-05 2017-06-09 用于半导体器件的薄膜及半导体器件的制作方法 WO2018024032A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/871,224 US10186495B2 (en) 2016-08-05 2018-01-15 Film for semiconductor device and fabrication method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610636215.1A CN106206397B (zh) 2016-08-05 2016-08-05 用于半导体器件的薄膜及半导体器件的制作方法
CN201610636215.1 2016-08-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/871,224 Continuation US10186495B2 (en) 2016-08-05 2018-01-15 Film for semiconductor device and fabrication method thereof

Publications (1)

Publication Number Publication Date
WO2018024032A1 true WO2018024032A1 (zh) 2018-02-08

Family

ID=57497759

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/087716 WO2018024032A1 (zh) 2016-08-05 2017-06-09 用于半导体器件的薄膜及半导体器件的制作方法

Country Status (3)

Country Link
US (1) US10186495B2 (zh)
CN (1) CN106206397B (zh)
WO (1) WO2018024032A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653205A (zh) * 2020-07-15 2020-09-11 上海天马微电子有限公司 可拉伸显示面板和显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206397B (zh) * 2016-08-05 2020-02-07 厦门市三安光电科技有限公司 用于半导体器件的薄膜及半导体器件的制作方法
CN106653657B (zh) * 2016-12-21 2019-06-07 海宁定美电子智能设备有限公司 半导体处理装置
CN108389826A (zh) * 2018-02-11 2018-08-10 安徽三安光电有限公司 用于晶粒扩膜的薄膜及其制作方法
JP6791208B2 (ja) * 2018-05-22 2020-11-25 信越半導体株式会社 発光素子の製造方法
CN109627388B (zh) * 2018-11-27 2022-03-08 苏州赛伍应用技术股份有限公司 一种切割保护膜用丙烯酸树脂及其制备方法
CN109817104A (zh) * 2019-01-08 2019-05-28 长春希达电子技术有限公司 一种薄膜封装的led显示阵列模组
CN110265425B (zh) * 2019-06-26 2021-10-08 京东方科技集团股份有限公司 一种转移结构及其制备方法、转移装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139973A1 (en) * 2003-12-26 2005-06-30 Takeshi Matsumura Dicing die-bonding film
CN104204012A (zh) * 2012-03-23 2014-12-10 琳得科株式会社 薄膜、工件加工用片材基材及工件加工用片材
CN104946151A (zh) * 2014-03-31 2015-09-30 日东电工株式会社 芯片接合薄膜、带切割片的芯片接合薄膜、半导体装置、以及半导体装置的制造方法
CN104946152A (zh) * 2014-03-31 2015-09-30 日东电工株式会社 切割薄膜、切割/芯片接合薄膜及半导体装置的制造方法
CN106206397A (zh) * 2016-08-05 2016-12-07 厦门市三安光电科技有限公司 用于半导体器件的薄膜及半导体器件的制作方法
CN106816412A (zh) * 2017-01-19 2017-06-09 吉林麦吉柯半导体有限公司 晶圆的切割工艺及晶圆的生产方法
CN106816404A (zh) * 2017-01-19 2017-06-09 吉林麦吉柯半导体有限公司 晶圆的扩膜取粒方法及晶圆的生产方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206267A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd 半導体装置の製造方法
JP2005322738A (ja) * 2004-05-07 2005-11-17 Toshiba Corp 半導体装置の製造方法
JP4630692B2 (ja) * 2005-03-07 2011-02-09 株式会社ディスコ レーザー加工方法
JP2007081037A (ja) * 2005-09-13 2007-03-29 Disco Abrasive Syst Ltd デバイスおよびその製造方法
CN101490813B (zh) * 2006-07-19 2011-07-13 积水化学工业株式会社 切片及芯片键合带以及半导体芯片制造方法
JP4717051B2 (ja) * 2007-11-08 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2009130332A (ja) * 2007-11-28 2009-06-11 Oki Semiconductor Co Ltd 半導体装置の製造方法
KR101191121B1 (ko) * 2007-12-03 2012-10-15 주식회사 엘지화학 다이싱 다이본딩 필름 및 다이싱 방법
JP2011204806A (ja) * 2010-03-24 2011-10-13 Nitto Denko Corp ウエハの加工方法
TW201309772A (zh) * 2011-07-08 2013-03-01 Sumitomo Bakelite Co 切割膠帶一體型接著片、半導體裝置、多層電路基板及電子零件
JP5832816B2 (ja) * 2011-08-15 2015-12-16 日東電工株式会社 粘着テープ巻回体
US11440142B2 (en) * 2012-11-16 2022-09-13 Ormet Circuits, Inc. Alternative compositions for high temperature soldering applications
JP6347657B2 (ja) * 2014-04-22 2018-06-27 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139973A1 (en) * 2003-12-26 2005-06-30 Takeshi Matsumura Dicing die-bonding film
CN104204012A (zh) * 2012-03-23 2014-12-10 琳得科株式会社 薄膜、工件加工用片材基材及工件加工用片材
CN104946151A (zh) * 2014-03-31 2015-09-30 日东电工株式会社 芯片接合薄膜、带切割片的芯片接合薄膜、半导体装置、以及半导体装置的制造方法
CN104946152A (zh) * 2014-03-31 2015-09-30 日东电工株式会社 切割薄膜、切割/芯片接合薄膜及半导体装置的制造方法
CN106206397A (zh) * 2016-08-05 2016-12-07 厦门市三安光电科技有限公司 用于半导体器件的薄膜及半导体器件的制作方法
CN106816412A (zh) * 2017-01-19 2017-06-09 吉林麦吉柯半导体有限公司 晶圆的切割工艺及晶圆的生产方法
CN106816404A (zh) * 2017-01-19 2017-06-09 吉林麦吉柯半导体有限公司 晶圆的扩膜取粒方法及晶圆的生产方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653205A (zh) * 2020-07-15 2020-09-11 上海天马微电子有限公司 可拉伸显示面板和显示装置
CN111653205B (zh) * 2020-07-15 2021-12-28 上海天马微电子有限公司 可拉伸显示面板和显示装置

Also Published As

Publication number Publication date
CN106206397A (zh) 2016-12-07
US20180138142A1 (en) 2018-05-17
CN106206397B (zh) 2020-02-07
US10186495B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
WO2018024032A1 (zh) 用于半导体器件的薄膜及半导体器件的制作方法
JP5583140B2 (ja) フレキシブル基板アセンブリを準備する方法およびその方法により準備されたフレキシブル基板アセンブリ
TW201017743A (en) Method of manufacturing wafer laminated body, device of manufacturing wafer laminated body, wafer laminated body, method of peeling support body, and method of manufacturing wafer
TW201620716A (zh) 半導體晶圓加工用片材用基材、半導體晶圓加工用片材、及半導體裝置之製造方法
CN101552227B (zh) 在载体负载的基底上形成电子器件的方法和所得器件
KR101614211B1 (ko) 편면형 박형 편광판의 제조방법
KR101009415B1 (ko) 플라스틱 기판을 구비한 전자장치 제조방법, 이에 의해 제조된 전자장치 및 상기 제조방법에 사용되는 장치
KR20160047184A (ko) 미세섬모 구조물의 제조방법 및 미세섬모 구조물
CN107342305B (zh) 一种柔性基板结构及其制备方法
KR101958737B1 (ko) 연성 기판 및 이의 제조방법
TWI683426B (zh) 接合結構、具有該接合結構的柔性螢幕及其製備方法
JP2986956B2 (ja) 粘着シート
CN110098225B (zh) 柔性显示面板及其制备方法
JPH08124881A (ja) ダイシングテープ及びそれを用いた半導体装置の組立方 法
WO2003090993A1 (fr) Procede pour former une lentille composite
TW201725676A (zh) 可撓顯示裝置及其製作方法
JPWO2011078254A1 (ja) 吸収型偏光素子およびその製造方法
US7147531B2 (en) Method for manufacturing a flexible panel for a flat panel display
TW201923388A (zh) 偏光板的製造方法
TW201347635A (zh) 基板製造方法及多層堆疊結構
TWI606270B (zh) 光學組件及其製造方法
KR101385976B1 (ko) 나노-마이크로 복합 패턴 형성을 위한 몰드의 제조 방법
TW201249272A (en) Manufacturing method for electronic substrate and binding agent applied to the same
JPWO2022114000A5 (zh)
KR102099918B1 (ko) 패턴이 형성된 유연필름의 제조방법 및 이로부터 제조되는 유연필름

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17836215

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17836215

Country of ref document: EP

Kind code of ref document: A1