CN106206397A - 用于半导体器件的薄膜及半导体器件的制作方法 - Google Patents

用于半导体器件的薄膜及半导体器件的制作方法 Download PDF

Info

Publication number
CN106206397A
CN106206397A CN201610636215.1A CN201610636215A CN106206397A CN 106206397 A CN106206397 A CN 106206397A CN 201610636215 A CN201610636215 A CN 201610636215A CN 106206397 A CN106206397 A CN 106206397A
Authority
CN
China
Prior art keywords
thin film
semiconductor device
expansion area
district
modelling quantity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610636215.1A
Other languages
English (en)
Other versions
CN106206397B (zh
Inventor
徐宸科
时军朋
邵小娟
林科闯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN201610636215.1A priority Critical patent/CN106206397B/zh
Publication of CN106206397A publication Critical patent/CN106206397A/zh
Priority to PCT/CN2017/087716 priority patent/WO2018024032A1/zh
Priority to US15/871,224 priority patent/US10186495B2/en
Application granted granted Critical
Publication of CN106206397B publication Critical patent/CN106206397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Laminated Bodies (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

本发明公开了一种用于半导体器件的薄膜及半导体器件的制作方法，所述薄膜包括基材和设置于所述基材上的粘合层，其特征在于：所述薄膜预设为粘贴区和扩展区，所述扩展区的弹性模量小于所述粘贴区的弹性模量，当对所述薄膜施以一拉伸力时，所述扩展区比所述粘贴区更容易产生拉伸形变。采用该薄膜进行半导体器件扩膜时，可保证器件均匀、有序排列于薄膜上。

Description

用于半导体器件的薄膜及半导体器件的制作方法
技术领域
本发明涉及一种用于半导体器件的粘性薄膜及采用该薄膜制作半导体器件的方法。
背景技术
在半导体器件的制作过程中，当由晶圆切割为芯粒的过程中或切割完成后经常使用粘贴薄膜（如在LED芯片中，通常使用蓝膜胶带或白膜胶带）承接并进行扩膜。
然而，扩膜后的半导体器件往往不会均匀地排列在薄膜上，如图1所示。发明人通过研究发现造成其排列不均匀的主要原因可能有以下因素：一、器件与薄膜之间的粘附力，由于半导体器件与薄膜之间的粘附力很难控制，当两者之间的粘附力过小或分布不均匀时扩膜过程在拉伸力作用下容易发生位移，特别是小尺寸器件，由于各个器件与薄膜接触面很小，更容易发生位移，造成偏差；二、薄膜的材料在挤出成形、拉伸处理等制造工序中会被赋予各向异性，当该薄膜用于扩膜工序中，将薄膜的全部外周在半径方向上拉伸而负荷拉伸应力，该各向异性导致该薄膜在面内的拉伸特性变得不均匀。
发明内容
针对上述问题，本发明提出了一种用于半导体器件的薄膜及半导体器件的制作方法，该薄膜的特定区域具有较小弹性模量，从而当向其施回拉伸力时，其更容易产生拉伸形变，用于半导体器件制程的扩膜工序中，可减少器件在拉伸过程中发生位移，获得较为均匀、有序分布的半导体器件排列。
根据本发明的第一个方面，一种用于半导体器件的薄膜，包括基材和设置于所述基材上的粘合层，所述薄膜划分为粘贴区和扩展区，所述扩展区的弹性模量小于所述粘贴区的弹性模量，当对所述薄膜施以一拉伸力时，所述扩展区比所述粘贴区更容易产生拉伸形变。
优选地，所述扩展区与粘贴区之间的连接强度不小于所述薄膜扩展区内部的连接强度，使得当对所述薄膜施加拉伸力时，所述薄膜的扩展区能够伸长且不发生断裂。
优选地，所述粘贴区的弹性模量E1与扩展区的弹性模量E2的比例为大于1，较佳的为2以上。
优选地，在23℃下所述薄膜的扩展区的弹性模量为200MPa以下，更佳地为2~150MPa；所述薄膜的粘贴区的弹性模量为100MPa以上，更佳的为150MPa以上。
优选地，当对所述薄膜施以一拉伸力时，所述扩展区的产生的形变量dV1与所述扩展区的产生的形变量dV2之间的比例大于1。
优选地，所述薄膜的粘贴区和扩展区分布所用图案依据半导体器件切割图案设计，所述扩展区与半导体器件切割图案的切割道对应。
优选地，所述粘贴区的尺寸按照半导体器件的尺寸进行设计，其小于或等于半导体器件的尺寸。
在一些实施例中，所述薄膜的表面呈网格状分布，其中网格单位为粘贴区，网格线为扩展区。优选地，所述扩展区的宽度为5~1000微米。
在本发明中，可通过控制薄膜的厚度进而控制薄膜的弹性模量分布，使得粘贴区的弹性模量大于扩展区的弹性模量，例如所述粘贴区的厚度大于所述扩展区的厚度。也可以使所述薄膜的厚度是一致的，通过光照、加热、掺杂等方法局部改变薄膜的弹性模量，从而实现一个二维图案化的弹性模量分布。
在一些实施例中，通过减少所述薄膜扩展区的厚度，从而降低该扩展区的弹性模量。例如在薄膜的扩展区设置凹槽结构，该凹槽结构可位于所述薄膜的正面或背面，较佳的，位于所述薄膜的背面。又例如通过挤压的方式使得所述薄膜的扩展区的厚度小于所述粘贴区的厚度。
在一些实施例中，通过在薄膜基材的粘贴区上增加一弹性模量较大的强化层，所述强化层的弹性模量大于所述基材的弹性模量，且所述固定层与所述基材之间具有足够大的粘附强度，进而强化所述基材的粘接区的弹性模量，如此当向所述薄膜的基材施回拉伸力时，基材的粘贴区受到强化层的影响，发生的伸长形变明显变小。优选地，所述基材的弹性模量为1~200MPa，所述强化层的弹性模量为500MPa以上；所述粘合层形成于述强化层上，所述基材与所述强化层之间的粘附强度大于所述固定层与所述粘合层之间的粘附强度。
在一些实施例中，所述基材含有光敏材料，通过光照所述薄膜的粘贴区或扩展区，局部改变照射区域的弹性模量，使得该薄膜的粘贴区的弹性模量大于所述扩展区的弹性模量。
在一些实施例中，所述基材含有热固化材料，通过加热所述薄膜的扩展区以或扩展区，改变加热区域的弹性模量，使得薄膜的粘贴区的弹性模量大于所述扩展区的弹性模量。
在一些实施例中，所述基材中含有活性稀释剂，其在所述粘贴区的含量大于所述扩展区的含量，通过控制所述粘贴区和扩展区的活性稀释剂含量，使得所述粘贴区的弹性模量大于所述扩展区的弹性模量。
在一些实施例中，所述薄膜的粘贴区为玻璃化状态，所述扩展区为弹性体。
根据本发明的第二个方面，一种半导体器件的制作方法，包括步骤：提供一半导体晶圆片，定义芯片区和切割道区，并在所述切割道区形成切割道；提供前述任意一种薄膜，将所述半导体晶圆片粘接于所述薄膜上，其中晶圆片的芯片区与所述薄膜的粘贴区对应，晶圆片的切割道与所述薄膜的扩展区对应；将所述半导体片沿切割道分为一系列芯片；对所述薄膜施以一拉伸力使得所述薄膜的扩展区伸长，将所述芯片分开。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1为采用现有的粘性薄膜进行扩膜示意图。
图2为根据本发明实施的一种薄膜的俯视图。
图3为根据本发明实施的一种薄膜的侧面剖视图，其沿图2之线A-A剖开。
图4为图3所示薄膜的一种变形。
图5为图3所示薄膜的再一种变形。
图6为根据实施的另一种薄膜的侧面剖视图。
图7为根据实施的再一种薄膜的侧面剖视图。
图8为根据实施的再一种薄膜的侧面剖视图。
图9为根据实施的再一种薄膜的侧面剖视图。
图10为根据本发明实施的一种半导体器件制作方法的流程图。
图11~图15为根据本发明实施的一种半导体器件制作方法的过程示意图。
图中：
100：现有粘接薄膜；200：本发明之薄膜；200A：薄膜的粘贴区；200B：薄膜的扩展区；210：基材；220：粘合层；230：凹槽；240：第一粘合层；250：弹性模量强化层；300：半导片晶圆；310：半导晶圆片的芯片区/芯片；320：切割道；400：拉伸装置。
具体实施方式
下面各实施例公开了一种用于半导体器件的薄膜，该薄膜预设为粘贴区和扩展区，扩展区的弹性模量小于粘贴区的弹性模量，其弹性模量分布所用图案可与半导体器件切割图案一致，下面可设进行说明。
图2和3公开了本发明第一个较佳实施例。一种粘性薄膜200，包括基材210和其上的粘合层220，其划分为粘贴区200A和扩展区200B，其中粘贴区200A用于粘贴半导体器件，其弹性模量大于扩展区200B的弹性模量。薄膜200在室温（一般为23℃）的弹性模量优选在1～200MPa的范围内，粘贴区的弹性模量E1与扩展区的弹性模量E2的比例大于1，优先为2~200。具体的，粘贴区的弹性模量E1优选为100～200MPa，扩展区的弹性模量E2优选为1～100MPa，如此可确保该薄膜在拉伸过程中，扩展区的拉伸形变量远大于粘贴区的拉伸形变量，且不会发生断裂，即薄膜在拉伸过程中主要由扩展区产生伸长，而粘贴区产生的伸长可忽略。
薄膜200的弹性模量主要取决于基材210的材料，一般为具有良好拉伸性的树脂薄膜，在本实施例中，基材210可选用聚乙烯、丙烯无规共聚物、丙烯嵌段共聚物、丙烯均聚物、聚丁烯、聚甲基戊烯等聚烯烃、乙烯- 醋酸乙烯酯共聚物、离聚物树脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基) 丙烯酸酯共聚物、乙烯- 丁烯共聚物、乙烯- 己烯共聚物、聚氨酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯、聚碳酸酯、聚酰亚胺、聚醚醚酮、聚醚酰亚胺、聚酰胺、全芳香族聚酰胺、聚苯硫醚、芳族聚酰胺、含氟树脂、聚氯乙烯、聚偏二氯乙烯、纤维素类树脂、聚硅氧烷树脂等。粘合层220用于粘贴半导体器件，其可选用紫外线固化型粘合剂。
在本实施例中，薄膜200的粘贴区200A和扩展区200B的基材选用同样的材料，确保粘贴区200A和扩展区200B之间的连接强度足够大，在施加拉伸力的时候，不会容易从粘贴区200A和扩展区200B之间的位置发生断裂。为达到薄膜的粘贴区200A和扩展区200B具有不同的弹性模量，可从薄膜的厚度入手，使薄膜200的基材的厚度不是统一的，在粘贴区200A的厚度较大，而在扩展区200B的厚度较小，如此达到同一薄膜不同区域具有不同的弹性模量。一般地，粘贴区200A的基材的d1厚度可取5~200微米，而扩展区200B的基材厚度d2为d1的1/5~4/5，较佳的，d2为d1的1/3~2/3，在此区间，一方面薄膜200整体具有较强的连接强度，不会容易发生断裂，另一方面保证了薄膜的粘贴区的弹性模量远小于扩展区的弹性模量，使得薄膜200在拉伸过程中扩展区200B更容易发生拉伸形变，且提供了主要伸长形变量，而粘贴区200A较难产生拉伸形变，产生的伸长形变量较小，一方面降低了因粘合层不均匀可能造成的扩膜不均的程度，另一方面降低了在拉伸过程中薄膜对半导体器件的相互作用力，极大地减少器件在薄膜上发生位移的机率，特别是对于小尺寸器件来说，其效果更为显著。
上述薄膜200主要用于半导体器件，其弹性模量分布所用图案根据半导体器件的切割图进行设计，薄膜200的扩展区200B对应于切割图的切割道，其尺寸一般等于或大于切割道的尺寸，粘贴区200A的尺寸a主要根据半导体器件的尺寸进行设置，一般小于或等于该半导体器件的尺寸。较佳的，薄膜的粘贴区200A的尺寸a与半导体器件的尺寸相同或略小。在本实施例中，该薄膜200的下表面形成一系列凹槽结构230，呈网格状分布，其中网格区域200A为粘贴区，网格线区域200B为扩展区，扩展区200B一般对应于半导体晶圆单一化过程中的切割道，其尺寸b可为5~1000微米，较佳为10~200微米，视具体应用进行确定。通过在扩展区200B对应的基材210设置凹槽结构230，从而减小薄膜200的扩展区200B的弹性模量，当向该薄膜施加拉伸力时，其伸长形变主要发生在扩展区200B。
关于前述薄膜的形成方法，可先采用压延制膜法、有机溶剂中的流延法、密闭体系中的吹塑挤出法、T形模头挤出法、共挤出法、干式层压法等公知的制膜方法形成基材210；接着，采用网印钢板挤压基材的正面或背面形成凹槽结构，使得扩展区的厚度小于粘贴区的厚度；然后，在基材210上涂布粘合剂组合物溶液形成涂膜并进行干燥，形成粘合层220。涂布方法没有特别限制，例如：辊涂、丝网涂布、凹版涂布等。
图4显示了本发明的另一种薄膜结构，与图3所示薄膜的区别在于：凹槽结构230不一样。在该结构中，凹槽结构230的横截图为弧形，在该结构中，薄膜的粘贴区和扩展区之间具有较强的连接强度，可以减少薄膜在拉伸过程中发生断裂的机率。
图5显示了本发明的另一种薄膜结构，其与图3所示薄膜的区别在于：凹槽结构230形成于薄膜的正面上，当薄膜进行拉伸时，由于薄膜背面为平整的结构，同样具有较强的连接强度，且可以进一步减小器件在拉伸过程中发生位移。
图6显示了本发明的另一种薄膜结构。该薄膜200包括构成承接主体的基材210，及其上的第一粘合层240、强化层250和第二粘合层220。具体的，基材210整体选用相同的材料，具有统一的厚度，选用材料可参考前述实施例所述的材料即可。基材210的表面预设为粘贴区200A和扩展区200B，其中扩展区的弹性模量E1取决于基材210的材料，一般为1~200MPa之间，较佳的为2~150MPa之间；第一粘合层240、强化层250和第二粘合层220仅形成于基材210的粘贴区200A，其中强化层250的弹性模量2远大于基材210的弹性模量E1，较佳取500MPa以上，更佳的取1000MPa以上，其材料可使用玻璃薄片、金属薄片等；第一粘合层240与基材210之间要求具有较强的粘附强度，以确保在拉伸过程中，基材的粘贴区200A受强化层250的影响，其弹性模量接近强化层的弹性模量，产生的拉伸形变量远小于基材的扩展区产生的拉伸形变量；第二粘合层220与因化层250之间的粘附强度不用太大，小于第一粘合层240与基材之间要求具有较强的粘附强度，以确保在将半导体器件粘贴于该薄膜上之后可以较为容易再与该薄膜分离。第二粘合层220的材料可参考前述实施例。
图7显示了本发明的另一种薄膜结构，与图6所示薄膜的区别在于：强化层250采用光敏树脂直接形成于基材210上，选用高强度的成膜材料，固化后与基材具有良好的附粘力，可选用聚氨脂材料。具体制作方法为：采用前述公知的任意一种制膜方法形成基材210；接着，在基材210表面的粘贴区涂布一层紫外光固化树脂，照射紫外光进行固化，形成具有高弹性模量的强化层250；然后在强化层250涂布粘合剂组合物溶液形成涂膜，进行干燥形成粘合层220。由于强化层250与基材210之间具有良好的附粘力且强化层250的弹性模量远高于基材210的弹性模量，如此可强化于基材210的粘贴区200A的弹性模量，当向基材210施加向外周的拉伸力时，主要是扩展区200B发生伸长形变，而粘贴区200A由于强化层250的作用下不容易产生伸长形变，且强化层与基材之间的附粘力较强，不容易发生位移。
图8显示了本发明的另一种薄膜结构。在本实施例中，薄膜200的基材210含有光敏材料，通过光照的方式局部改变薄膜的弹性模量，实现一个二维图案化的弹性模量分布。具的地，光敏材料通常选用含软链段的脂肪族化合物作为原料，具体可为PUA（聚氨酯丙烯酸酯）、聚酯丙烯酸酯、聚醚丙烯酸酯和聚硅氧烷丙烯酸、EP（环氧树脂）和乙烯基醚类化合物等。在一种实施方式中，基材210主要为光固化材料，采用通过控制粘贴区和扩展区的不同光照强度及光照时间，使得粘贴区的弹性模量大于扩展区的弹性模量。在另一种实施方式中，基材210主要为掺有光敏溶剂的普通树脂，在固化后通过局部光照基材，从而局部改变薄膜的弹性模量，具体照射区域视光敏溶剂的种类而定，如果光敏溶剂为高延伸率的材料，光照后使材料的弹性模量降低，选择对扩展区进行光照；如果光敏溶剂为高强度的材料，光照后使材料的弹性模量提高，则选择粘贴区进行光照。
作为上一个实施例的变型，薄膜200的基材210含有光敏树脂，在光敏树脂掺入活性稀释剂，其中粘贴区的活性稀释剂的含量高于扩展区的活性稀释剂的含量，如此进行光照时，基材的粘贴区的固化速率较快，且固化后的弹性模量较高。进一步地，可以控制粘贴区和扩展量的活性稀释剂的含量，使得在光照后基材的粘贴区玻璃化，而扩展区为低弹性模量的弹性体。
图9显示了本发明的另一种薄膜结构。在本实施例中，薄膜200的基材210含有热固树脂或热塑树脂，通过加热的方式局部改变薄膜的弹性模量，实现一个二维图案化的弹性模量分布。在一种实施方式中，基材210主要为热固型材料或热塑型材料，采用通过控制粘贴区和扩展区的不同加热强度及加热时间，使得粘贴区的弹性模量大于扩展区的弹性模量。在另一种实施方式中，基材210先进行初步固化后，再通过局部加热基材，从而局部改变薄膜的弹性模量，具体照射区域视基材的材料而定，如加热后可使材料的弹性模量降低，选择对扩展区进行光照；如加热后可使材料的弹性模量提高，则选择粘贴区进行光照。
下面结合半导体器件的制作方法，对上述薄膜200的应用加以说明。
图10显示了一种半导体器件的制作方法，其主要包括了步骤S100~400，下面结合图11~15进行说明。
如图11所示，提供一半导体晶圆片300，在该晶圆片300上定义芯片区310和切割道区320，并在切割道区形成切割道320。
如图12所示，将前述半导体晶圆片300粘贴于图3~9所示的任意一种薄膜200上，在本实施例选用图3所示的薄膜200进行举例说明，其中切割道对应于薄膜的扩展区，允许存在一定的偏差，只要薄膜的粘贴区200A的大部分区域有位于芯片区即可，一般控制在20%以内为佳。
如图13所示，将所前述晶圆片300沿切割道分为一系列芯片310。
如图14所示，将前述薄膜200连同其上的芯片310放置于一扩膜设置400上，并向该薄膜200施加拉伸力，进行扩膜。
请参看图12和15，薄膜200的粘贴区在扩膜前的尺寸a0和扩膜后的尺寸a1变化不大，而扩展区在扩膜前的尺寸b0和扩膜后的尺寸b1的差值较大。这是由于薄膜200的扩展区200B的厚度较小（在本实施例中，d10=2 d20），具有较小的弹性模量，在扩膜过程中扩展区200B产生较大的伸长形变，而粘贴区200B产生的形变较小，降低于器件在扩膜过程中发生位移，从而保证了扩膜后器件可以均匀、有序地排列于薄膜上。
尽管已经描述本发明的示例性实施例，但是理解的是，本发明不应限于这些示例性实施例而是本领域的技术人员能够在如下文的权利要求所要求的本发明的精神和范围内进行各种变化和修改。

Claims (18)

1.用于半导体器件的薄膜，包括基材和设置于所述基材上的粘合层，其特征在于：所述薄膜预设为粘贴区和扩展区，所述扩展区的弹性模量小于所述粘贴区的弹性模量，当对所述薄膜施以拉伸力时，薄膜的扩展区比粘贴区更容易产生拉伸形变。
2.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：所述薄膜在扩展区与粘贴区之间的连接强度不小于所述薄膜在扩展区内部的连接强度，使得当对所述薄膜施加拉伸力时，所述薄膜的扩展区能够伸长且不发生断裂。
3.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：在23℃下，所述薄膜的粘贴区的弹性模量E1为100MPa以上。
4.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：在23℃下，所述薄膜的扩展区的弹性模量E2为200MPa以下。
5.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：当对所述薄膜施以一拉伸力时，所述扩展区的产生的形变量dV1与所述粘贴区的产生的形变量dV2之间的比例大于1。
6.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：所述薄膜的粘贴区和扩展区分布所用图案依据半导体器件切割图案设计，所述扩展区与半导体器件切割图案的切割道对应。
7.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：所述粘贴区的尺寸按照半导体器件的尺寸进行设计，其小于或等于半导体器件的尺寸。
8.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：所述薄膜的表面呈网格状分布，其中网格单位为粘贴区，网格线为扩展区。
9.根据权利要求8所述的用于半导体器件的薄膜，其特征在于：所述扩展区的宽度为5~1000微米。
10.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：所述粘贴区的厚度大于所述扩展区的厚度。
11.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：所述基材含有光敏材料，通过光照所述薄膜的粘贴区或扩展区，局部改变光照区域的弹性模量，使得薄膜的粘贴区的弹性模量大于所述扩展区的弹性模量。
12.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：所述基材含有热固化材料，通过加热所述薄膜的粘贴区以或扩展区，局部改变加热区域的弹性模量，使得薄膜的粘贴区的弹性模量大于所述扩展区的弹性模量。
13.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：所述基材含有活性稀释剂，其在所述粘贴区的含量大于所述扩展区的含量，通过控制所述粘贴区和扩展区的活性稀释剂含量，使得所述粘贴区的弹性模量大于所述扩展区的弹性模量。
14.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：所述薄膜的粘贴区为玻璃化，所述扩展区为弹性体。
15.根据权利要求1所述的用于半导体器件的薄膜，其特征在于：还包括强化层，其仅形成于所述粘贴区的基材表面上，所述强化层的弹性模量大于所述基材的弹性模量，且所述强化层与所述基材之间具有足够大的粘附强度，进而强化所述基材的粘接区的弹性模量。
16.根据权利要求15所述的用于半导体器件的薄膜，其特征在于：所述粘合层形成于述强化层上，所述基材与所述强化层之间的粘附强度大于所述固定层与所述粘合层之间的粘附强度。
17.根据权利要求15所述的用于半导体器件的薄膜，其特征在于：所述基材的弹性模量为1~200MPa，所述强化层的弹性模量为500MPa以上。
18.半导体器件的制作方法，包括步骤：
提供一半导体晶圆片，定义芯片区和切割道区，并在所述切割道区形成切割道；
提供前述权利要求1~19所述的任意一种薄膜，将所述半导体晶圆片粘接于所述薄膜上，其中晶圆片的芯片区与所述薄膜的粘贴区对应，晶圆片的切割道与所述薄膜的扩展区对应；
将所述半导体片沿切割道分为一系列芯片；
对所述薄膜施以一拉伸力使得所述薄膜的扩展区伸长，将所述芯片分开并均匀排列。
CN201610636215.1A 2016-08-05 2016-08-05 用于半导体器件的薄膜及半导体器件的制作方法 Active CN106206397B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610636215.1A CN106206397B (zh) 2016-08-05 2016-08-05 用于半导体器件的薄膜及半导体器件的制作方法
PCT/CN2017/087716 WO2018024032A1 (zh) 2016-08-05 2017-06-09 用于半导体器件的薄膜及半导体器件的制作方法
US15/871,224 US10186495B2 (en) 2016-08-05 2018-01-15 Film for semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610636215.1A CN106206397B (zh) 2016-08-05 2016-08-05 用于半导体器件的薄膜及半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN106206397A true CN106206397A (zh) 2016-12-07
CN106206397B CN106206397B (zh) 2020-02-07

Family

ID=57497759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610636215.1A Active CN106206397B (zh) 2016-08-05 2016-08-05 用于半导体器件的薄膜及半导体器件的制作方法

Country Status (3)

Country Link
US (1) US10186495B2 (zh)
CN (1) CN106206397B (zh)
WO (1) WO2018024032A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653657A (zh) * 2016-12-21 2017-05-10 海宁定美电子智能设备有限公司 一种半导体处理装置
WO2018024032A1 (zh) * 2016-08-05 2018-02-08 厦门三安光电有限公司 用于半导体器件的薄膜及半导体器件的制作方法
CN108389826A (zh) * 2018-02-11 2018-08-10 安徽三安光电有限公司 用于晶粒扩膜的薄膜及其制作方法
CN109627388A (zh) * 2018-11-27 2019-04-16 苏州赛伍应用技术股份有限公司 一种切割保护膜用丙烯酸树脂及其制备方法
CN109817104A (zh) * 2019-01-08 2019-05-28 长春希达电子技术有限公司 一种薄膜封装的led显示阵列模组
CN110265425A (zh) * 2019-06-26 2019-09-20 京东方科技集团股份有限公司 一种转移结构及其制备方法、转移装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6791208B2 (ja) * 2018-05-22 2020-11-25 信越半導体株式会社 発光素子の製造方法
CN111653205B (zh) * 2020-07-15 2021-12-28 上海天马微电子有限公司 可拉伸显示面板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206267A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd 半導体装置の製造方法
US20050250296A1 (en) * 2004-05-07 2005-11-10 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
US20060197260A1 (en) * 2005-03-07 2006-09-07 Disco Corporation Laser processing method and laser beam processing machine
JP2009130332A (ja) * 2007-11-28 2009-06-11 Oki Semiconductor Co Ltd 半導体装置の製造方法
US20090298264A1 (en) * 2005-09-13 2009-12-03 Disco Corporation Method of cutting adhesive film on a singulated wafer backside
CN102208366A (zh) * 2010-03-24 2011-10-05 日东电工株式会社 晶片的加工方法
CN202415429U (zh) * 2011-08-15 2012-09-05 日东电工株式会社 粘合带卷绕体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
CN101490813B (zh) * 2006-07-19 2011-07-13 积水化学工业株式会社 切片及芯片键合带以及半导体芯片制造方法
JP4717051B2 (ja) * 2007-11-08 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
KR101191121B1 (ko) * 2007-12-03 2012-10-15 주식회사 엘지화학 다이싱 다이본딩 필름 및 다이싱 방법
CN103650114A (zh) * 2011-07-08 2014-03-19 住友电木株式会社 切割胶带一体化型粘接片、半导体装置、多层电路基板以及电子部件
CN104204012A (zh) * 2012-03-23 2014-12-10 琳得科株式会社 薄膜、工件加工用片材基材及工件加工用片材
US11440142B2 (en) * 2012-11-16 2022-09-13 Ormet Circuits, Inc. Alternative compositions for high temperature soldering applications
JP6310748B2 (ja) * 2014-03-31 2018-04-11 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
JP6312498B2 (ja) * 2014-03-31 2018-04-18 日東電工株式会社 ダイシングフィルム、ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP6347657B2 (ja) * 2014-04-22 2018-06-27 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
CN106206397B (zh) * 2016-08-05 2020-02-07 厦门市三安光电科技有限公司 用于半导体器件的薄膜及半导体器件的制作方法
CN106816404B (zh) * 2017-01-19 2020-11-10 吉林麦吉柯半导体有限公司 晶圆的扩膜取粒方法及晶圆的生产方法
CN106816412B (zh) * 2017-01-19 2019-05-24 吉林麦吉柯半导体有限公司 晶圆的切割工艺及晶圆的生产方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206267A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd 半導体装置の製造方法
US20050250296A1 (en) * 2004-05-07 2005-11-10 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
US20060197260A1 (en) * 2005-03-07 2006-09-07 Disco Corporation Laser processing method and laser beam processing machine
US20090298264A1 (en) * 2005-09-13 2009-12-03 Disco Corporation Method of cutting adhesive film on a singulated wafer backside
JP2009130332A (ja) * 2007-11-28 2009-06-11 Oki Semiconductor Co Ltd 半導体装置の製造方法
CN102208366A (zh) * 2010-03-24 2011-10-05 日东电工株式会社 晶片的加工方法
CN202415429U (zh) * 2011-08-15 2012-09-05 日东电工株式会社 粘合带卷绕体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018024032A1 (zh) * 2016-08-05 2018-02-08 厦门三安光电有限公司 用于半导体器件的薄膜及半导体器件的制作方法
CN106653657A (zh) * 2016-12-21 2017-05-10 海宁定美电子智能设备有限公司 一种半导体处理装置
CN106653657B (zh) * 2016-12-21 2019-06-07 海宁定美电子智能设备有限公司 半导体处理装置
CN108389826A (zh) * 2018-02-11 2018-08-10 安徽三安光电有限公司 用于晶粒扩膜的薄膜及其制作方法
CN109627388A (zh) * 2018-11-27 2019-04-16 苏州赛伍应用技术股份有限公司 一种切割保护膜用丙烯酸树脂及其制备方法
CN109627388B (zh) * 2018-11-27 2022-03-08 苏州赛伍应用技术股份有限公司 一种切割保护膜用丙烯酸树脂及其制备方法
CN109817104A (zh) * 2019-01-08 2019-05-28 长春希达电子技术有限公司 一种薄膜封装的led显示阵列模组
CN110265425A (zh) * 2019-06-26 2019-09-20 京东方科技集团股份有限公司 一种转移结构及其制备方法、转移装置
CN110265425B (zh) * 2019-06-26 2021-10-08 京东方科技集团股份有限公司 一种转移结构及其制备方法、转移装置

Also Published As

Publication number Publication date
CN106206397B (zh) 2020-02-07
US20180138142A1 (en) 2018-05-17
US10186495B2 (en) 2019-01-22
WO2018024032A1 (zh) 2018-02-08

Similar Documents

Publication Publication Date Title
CN106206397A (zh) 用于半导体器件的薄膜及半导体器件的制作方法
EP3196018B1 (en) Substrate bonding method
TW200823573A (en) Liquid crystal display panel and manufacture method thereof
CN109031776A (zh) 量子点膜及其制备方法
CN106908872A (zh) 一种抗刮扩散膜及其制备方法
CN109096929B (zh) 一种多层构造的未完全固化型oca光学胶及其制备方法
CN103801482A (zh) 一种胶水涂布、贴合工艺
CN108016101A (zh) 一种多层复合高透光率保护膜及其制作方法
TW201925874A (zh) 在調光膜上刻畫圖案的方法
JP6538889B2 (ja) ローリングによって熱可塑性樹脂光変換体でｌｅｄを貼り合せてパッケージするプロセス方法
KR20160047184A (ko) 미세섬모 구조물의 제조방법 및 미세섬모 구조물
CN106611638A (zh) 一种低温转移导电微米和/或纳米线网络方法
CN108153063A (zh) 液晶显示器及其制作方法
CN107230517A (zh) 柔性导电膜的加工方法及柔性导电膜
US11035170B2 (en) Method for manufacturing smart window
CN109868685A (zh) 一种镭射转移纸及其生产方法
CN100462742C (zh) 兼具集光与扩散作用的多层式复合光学薄膜及其制造方法
CN106393750A (zh) 一种高分子片材及涂胶一体化成型工艺
CN102856253A (zh) 有机发光二极管显示面板及其制造方法
JP4416464B2 (ja) 電気泳動ディスプレイの製造方法
KR20180080849A (ko) 스마트 윈도우 필름의 제조 장치
US20190001632A1 (en) Method for manufacturing 3d polymer dispersed liquid crystal composite layer structure
CN206863261U (zh) 一种炫彩高亮热帖反光布
CN205910464U (zh) 背光模组结构的改良型光学功能板
CN108089374A (zh) 一种量子点膜片阵列及其应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231030

Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province

Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province

Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right