JP2000516043A - パワーハイブリッド集積回路 - Google Patents

パワーハイブリッド集積回路

Info

Publication number
JP2000516043A
JP2000516043A JP51743298A JP51743298A JP2000516043A JP 2000516043 A JP2000516043 A JP 2000516043A JP 51743298 A JP51743298 A JP 51743298A JP 51743298 A JP51743298 A JP 51743298A JP 2000516043 A JP2000516043 A JP 2000516043A
Authority
JP
Japan
Prior art keywords
integrated circuit
board
power hybrid
recess
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP51743298A
Other languages
English (en)
Other versions
JP3391462B2 (ja
Inventor
イオフダルスキー，ビクトル・アナトーリエビッチ
Original Assignee
サムソン・エレクトロニクス・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン・エレクトロニクス・カンパニー・リミテッド filed Critical サムソン・エレクトロニクス・カンパニー・リミテッド
Publication of JP2000516043A publication Critical patent/JP2000516043A/ja
Application granted granted Critical
Publication of JP3391462B2 publication Critical patent/JP3391462B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 回路は、そのおもて面にトポロジー的な金属被覆パターン（２）を備える両面金属被覆の誘電体ボード（１）を備える。少なくとも１つの実装パッド（３）が、ヒートシンク（５）にボード（１）のおもて面のくぼみ（４）の中に位置決めしている。裸の電子チップ（９）は、そのおもて面がトポロジー的な金属被覆パターン（２）と同一平面上であるように、実装パッド（３）に配置して固定する。ヒートシンク（５）は、本質的に、くぼみ（４）の底に設けて熱伝導性の材料（１０）で満たしたブラインド穴（６）のシステムである。ブラインド穴（６）の底の残りの厚さが、１μｍ〜９９９μｍである。チップ（９）とくぼみ（４）の側壁との間のスペースが、少なくとも部分的に熱伝導性のバインダー（１０）で満たしている。ボード（１）の裏面は、熱伝導性のベース（７）と結合している。

Description

【発明の詳細な説明】 パワーハイブリッド集積回路技術分野 本発明は、一般に、電子工学に関し、特に、パワーハイブリッド集積回路に関 する。背景技術 従来技術のパワーハイブリッド集積回路として、トポロジー的な金属被覆パタ ーンとたくさんのくぼみを有する誘電体ボードを備えるものが、知られている( ＵＳ,Ａ,４，７３７，２３５)。半導体チップが、バインダーによって固定され 、その結果、ボンディングパッドを有するチップの表面がボード表面と同一平面 上にあり、チップボンディングパッドは、トポロジー的な金属被覆パターンと電 気的に接続する。 上述の回路構造は、チップから基板への伝熱が小さい領域を有し、それゆえに 、熱消散容量が不十分である。 従来技術ハイブリッド集積回路として、さらに、以下のものが知られている( ＥＰ,Ａ,０３３４３９７)。すなわち、おもて面にトポロジー的な金属被覆パタ ーンと、本質的にくぼみ底の穴のシステムであるヒートシンクにおもてのボード 面のくぼみに位置する少なくとも１つの実装パッドとを有する両面金属被覆した 誘電体ボードを備え、その穴は熱伝導性の材料で満たしている。ボードは、熱伝 導性のベースにその裏面で取り付けられ、裸の電子チップは、実装パッドのくぼ みに配置して固定している。その結果、チップおもて面は、トポロジー的な金属 被覆パターンと同一平面上にある。 この回路構造は、半導体デバイスの幅広い範囲で使用することができない。発明の概要 本発明の主たる目的は、チップからの熱消散状態を改良することができるヒー トシンクの構造上の配置を有するパワーハイブリッド集積回路を提供することで ある。 前述の目的が、以下のことによって達成される。すなわち、パワーマイクロ波 ハイブリッド集積回路において、そのおもて面にトポロジー的な金属被覆パター ンと、熱伝導性の材料で満たして本質的にくぼみ底の穴のシステムであるヒート シンク上にボードおもて面のくぼみに位置決めした少なくとも１つの実装パッド とを備える両面金属被覆の誘電体ボードを備える。ボードは、熱伝導性のベース にその裏面で結合して、裸の電子回路チップは、実装パッドのくぼみに配置して 固定している。その結果、チップおもて面は、トポロジー的な金属被覆パターン と同一平面上にあり、くぼみの底のヒートシンク穴がブラインドであり、前記ブ ラインド穴の底の残りの厚さが、１μｍ〜９９９μｍであり、チップとくぼみの 側壁との間のスペースは、少なくとも部分的に熱伝導性の材料で満たしている。 実装パッドの中に形成して熱伝導性のバインダーで満たしたボードのブライン ド穴のシステムの中に熱伝導性のエレメントを配置することにより、以下のこと が可能になる。すなわち、共通のエミッタ又は共通ベースの二極式の接合トラン ジスタを組み込むことができる回路を備え、そこからの熱消散をそのままにした 状態でチップを電気的絶縁することによってボードに組み込まれたコンデンサー として、くぼみの金属被覆とシールド金属被覆との間のギャップを用いる可能性 によって、提案した回路の応用の領域を同時に広げることができる。 チップとくぼみの側壁との間のスペースを少なくとも部分的に熱伝導性のバイ ンダーで満たすことによって、伝熱領域が増大して、チップからの熱消散が良く なる。 シールド接地金属被覆からチップの電気的絶縁を与えるために、ブラインド穴 底の残りの厚さの下限が、必要に応じて決まるが、その上限は、伝熱領域を増大 して伝熱条件を改良するという最低限の到達できる効果によって決まる。 くぼみの底のブラインド穴の間にボードの裏面に形成し、熱伝導性の材料で満 たした対向するブラインド穴を設けることによって、伝熱領域が増大して、チッ プからの熱消散の速度が増大する。ブラインド穴の間の残りの誘電体厚みは、１ μｍ〜５００μｍである。 ブラインド穴の間の誘電体の残りの厚さの下限は、シールド接地金属被覆から チップの電気的絶縁を与える必要性によって決まるが、その上限は、チップから 熱伝導性ベースへの伝熱を改良するという最低限の到達できる効果によって決ま る。 面格子の形でブラインド穴のシステムを設けることによって、熱接触領域が増 大して、チップからの熱消散が良くなる。 熱伝導性の材料で満たしたブラインドスロットを設けて、くぼみ周辺部に沿っ てボードおもて面に位置することによって、熱接触領域が増大して、チップから の熱消散が良くなる。 くぼみ，ブラインド穴，ブラインドスロットを金属被覆することは、ぬれ性に よって熱伝導性の材料が容易に満たされて、熱接触を促進する。図面の簡単な説明 本発明は、いくつかの代表的な実施形態について添付の図面を参照して説明す る。 図１は、パワーハイブリッド集積回路の断面図である。 図２は、ボードの裏面にブラインド穴をもつパワーハイブリッド集積回路の断 面図である。 図３ａ及び図３ｂは、面格子の形のくぼみの底にブラインド穴のシステムを有 するパワーハイブリッド集積回路のボードの断面図及び平面図である。 図４は、くぼみのおもて面にさらにブラインド穴と面格子の形のボードの裏面 にブラインド穴のシステムとをもつパワーハイブリッド集積回路の断面図である 。 図５は、くぼみの周辺部に沿ってブラインドスロットをもつパワーハイブリッ ド集積回路の平面図である。詳細な説明 本発明によるパワーマイクロ波ハイブリッド集積回路は、例えば、ポリコール からなり、両面に金属被覆した誘電体ボード１（図１）を備える。ボード１は、 トポロジー的な金属被覆パターン２をそのおもて面に有し、その金属被覆は、Ｔ ｉ（１００オーム／平方ｍｍ）−Ｐｄ（０．２μｍ）−Ａｕ(３μｍ)、又はＣｒ （１００オーム／平方ｍｍ）−Ｃｕ（１μｍ）−Ｃｕ（電気化学的に３μｍを形 成）−Ｎｉ（０．６μｍ）−Ａｕ（３μｍ）の構成を有する。 ボード１は、ヒートシンク５上に０．６ｍｍ×０．５５ｍｍ×０．３３ｍｍの くぼみ４に位置する１つの実装パッド３を有する。ヒートシンクは、本質的に、 例えば、０．１ｍｍの直径と０．２ｍｍのピッチとを有するボード１のブライン ド穴６のシステムである。複数の実装パッド３を備える。 例えば、合金 エム・デー−５０（ＭД−５０）から作成した熱伝導性のベー ス７は、以下の構成のコーティングを備える。すなわち、Ｎｉ（０．６μｍ）− Ａｕ（３μｍ）が、例えば、ロウ付けによってボード１の裏面の金属被覆８と結 合する。裸の電子チップ９、例えば、０．５ｍｍ×０．１５ｍｍ×０．３ｍｍの トランジスタ３ペー６０３ベー−５（３Π６０３Б−５）のチップは、熱伝導性 のバインダー１０、例えば、共晶Ａｕ−Ｓｉの硬合金によって、実装パッド３と くぼみ４の側面１１とに結合する。そして、それらは、例えば、３０μｍの直径 を有する金ワイヤー１２によって金属被覆パターン２と電気的に接続している。 熱伝導性のバインダー１０が、ブラインド穴６を満たし、少なくとも部分的に、 チップ９とくぼみ４の側壁との間のスペースを満たす。ブラインド穴６の底の残 りの厚さは、１００μｍに選択している。 ボード１（図２）の裏面は、ブラインド穴６の間にくぼみ４の底に形成した対 向するブラインド穴１３を有し、前記穴１３は、例えば、直径５０μｍであり、 Ａｕ‐Ｓｉの硬ハンダのような熱伝導性の材料１０で満たしている。ブラインド 穴１３間の誘電体の残りの厚さは、５０μｍである。 くぼみ４の底のブラインド穴６（図３ａ，図３ｂ）のシステムは、例えば、厚 さ０．１ｍｍでピッチ０．２ｍｍの溝を有する面格子の形である。 追加のブラインド穴１４（図４）は、くぼみ４の側面に設ける。ブラインド穴 １５のシステムは、幅５０μｍ，ピッチ０．２５ｍｍで配置した溝を有する面格 子の形でボード１の裏面に設ける。 ブラインドスロット１６（図５）は、くぼみ４の周辺部に沿ってボード１のお もて面に設ける。例えば、０．０５ｍｍ×０．５ｍｍ×０．３ｍｍの大きさを有 する前記スロットは、熱伝導性の材料１０で満たしている。 くぼみ４と、ブラインド穴６,１３,１４,１５と、スロット１６とは金属被覆 さ れ、金属被覆の構造は、例えば、Ｐｄ−Ｎｉ（０．２μｍ）−Ａｕ（３μｍ）の ようになっている。 本発明による、パワーハイブリッド集積回路は、以下のように作用する。 トランジスタが動作すると、くぼみ４（図１）の底の残りの厚さに設けた熱消 散システム及びくぼみ４の側壁によって熱を放散するが、そのことは、より効率 的な熱拡散に寄与してトランジスタの動作時の信頼性が増す。 ボード１と熱伝導性のベース７によってチップ９からの熱の消散が維持される か、さらに増大する間、本願のパワーハイブリッド集積回路を用いることによっ て、電子チップ９デバイスの電気的絶縁を得ることができる。 本発明のいくらかの好ましい実施形態を前述の説明の中で開示したけれども、 本発明の精神と範囲とから逸脱しない範囲内で、いろいろな修正と改良が行なえ ると理解される。

Claims (1)

  1. 【特許請求の範囲】 １．そのおもて面にトポロジー的な金属被覆パターン（２）と、本質的にくぼみ （４）の底のブラインド穴（６）のシステムであり、熱伝導性の材料（１０）で 満たしたヒートシンク（５）上にボード（１）のおもて面のくぼみ（４）に位置 決めした少なくとも１つの実装パッド（３）とを有する、両面を金属被覆した誘 電体ボード（１）を備え、ボード（１）がその裏面で熱伝導性のベース（７）と 結合しており、裸の電子チップ（９）はくぼみ（４）の実装パッド（３）に配置 して固定し、その結果、チップ（９）のおもて面がトポロジー的な金属被覆パタ ーン（２）と同一平面上にあるパワーハイブリッド集積回路において、 くぼみ（４）の底のヒートシンク（５）の穴（６）がブラインドであり、前記 ブラインド穴（６）の底の残りの厚さが１μｍ〜９９９μｍであり、くぼみ（４ ）のチップ（９）と側壁との間のスペースは、少なくとも部分的に熱伝導性の材 料（１０）で満たしていることを特徴とするパワーハイブリッド集積回路。 ２．対向するブラインド穴（１３）は、くぼみ（４）の底のブラインド穴（６） の間にボード（１）の裏面に設けており、前記穴（１３）は熱伝導性の材料（１ ０）で満たしており、ブラインド穴（１３）間の残りの誘電体厚さが１μｍ〜５ ００μｍであることを特徴とする請求項１記載のパワーハイブリッド集積回路。 ３．くぼみ（４）の底のブラインド穴（６）のシステムが、面格子の形であるこ とを特徴とする請求項１又は請求項２記載のパワーハイブリッド集積回路。 ４．ブラインド穴（１４）は、くぼみ（４）の側面にさらに設けることを特徴と する請求項１,請求項２,又は請求項３記載のパワーハイブリッド集積回路。 ５．ボード（１）の裏面に設けたブラインド穴（１５）システムが、面格子の形 であることを特徴とする請求項１,請求項２,又は請求項３記載のパワーハイブリ ッド集積回路。 ６．熱伝導性の材料（１０）で満たしたブラインドスロット（１６）は、くぼみ （４）の周辺部に沿ってボード（１）のおもて面に設けていることを特徴とする 請求項１,請求項２,又は請求項３記載のパワーハイブリッド集積回路。 ７．くぼみ（４）と,ブラインド穴（６,１３,１４,１５）と、スロット（１６） とは、金属被覆していることを特徴とする請求項１又は請求項２記載のパワーハ イブリッド集積回路。 ８．くぼみ（４）と,ブラインド穴（６,１３,１４,１５）と、スロット（１６） とは、金属被覆していることを特徴とする請求項４記載のパワーハイブリッド集 積回路。 ９．くぼみ（４）と、ブラインド穴（６,１３,１４,１５）と、スロット（１６ ）とは、金属被覆していることを特徴とする請求項５記載のパワーハイブリッド 集積回路。 １０．くぼみ（４）と,ブラインド穴（６,１３,１４,１５）と,スロット（１６ ）とは、金属被覆していることを特徴とする請求項６記載のパワーハイブリッド 集積回路。
JP51743298A 1996-10-10 1996-10-10 パワーハイブリッド集積回路 Expired - Fee Related JP3391462B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU1996/000293 WO1998015980A1 (fr) 1996-10-10 1996-10-10 Circuit integre hybride et de grande puissance

Publications (2)

Publication Number Publication Date
JP2000516043A true JP2000516043A (ja) 2000-11-28
JP3391462B2 JP3391462B2 (ja) 2003-03-31

Family

ID=20130048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51743298A Expired - Fee Related JP3391462B2 (ja) 1996-10-10 1996-10-10 パワーハイブリッド集積回路

Country Status (4)

Country Link
US (1) US6115255A (ja)
JP (1) JP3391462B2 (ja)
KR (1) KR100420994B1 (ja)
WO (1) WO1998015980A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
DE69702399T2 (de) * 1996-08-02 2001-02-15 Schlumberger Systems & Service Kombinierte chipkarte
JP3883652B2 (ja) * 1997-06-23 2007-02-21 大日本印刷株式会社 板状枠体付きｉｃキャリアとその製造方法
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
JP4234259B2 (ja) * 1999-05-14 2009-03-04 富士通テン株式会社 電子機器の組合せ構造
FR2796801B1 (fr) * 1999-07-23 2001-10-05 Valeo Electronique Assemblage du type comportant une carte a circuit imprime et une semelle formant drain thermique disposes sur une embase formant radiateur
US7209366B2 (en) * 2004-03-19 2007-04-24 Intel Corporation Delivery regions for power, ground and I/O signal paths in an IC package
GB2422249A (en) * 2005-01-15 2006-07-19 Robert John Morse Power substrate
US20070095564A1 (en) * 2005-11-02 2007-05-03 Ron Kozenitzky Thin printed circuit board
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
KR101022053B1 (ko) * 2009-04-28 2011-03-16 한국단자공업 주식회사 인젝터용 커넥터 어셈블리
US8410371B2 (en) * 2009-09-08 2013-04-02 Cree, Inc. Electronic device submounts with thermally conductive vias and light emitting devices including the same
US8772817B2 (en) 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
TW201327733A (zh) * 2011-12-27 2013-07-01 Ind Tech Res Inst 半導體結構及其製造方法
US10410958B2 (en) * 2016-08-03 2019-09-10 Soliduv, Inc. Strain-tolerant die attach with improved thermal conductivity, and method of fabrication
CN113097156B (zh) * 2021-04-23 2023-03-31 郑州大学 一种定向、定域导热复合材料及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334397A3 (en) * 1984-05-18 1990-04-11 BRITISH TELECOMMUNICATIONS public limited company Circuit board
US4737235A (en) * 1984-10-01 1988-04-12 Tegal Corporation Process for polysilicon with freon 11 and another gas
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
RU2025822C1 (ru) * 1991-03-19 1994-12-30 Государственное научно-производственное предприятие "Исток" Гибридная интегральная схема
RU2004036C1 (ru) * 1991-04-25 1993-11-30 Виктор Анатольевич Иовдальский Гибридна интегральна СВЧ- и КВЧ-схема
US5309322A (en) * 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5835356A (en) * 1995-09-29 1998-11-10 Allen Bradley Company, Llc Power substrate module
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5687062A (en) * 1996-02-20 1997-11-11 Heat Technology, Inc. High-thermal conductivity circuit board

Also Published As

Publication number Publication date
KR19990072030A (ko) 1999-09-27
US6115255A (en) 2000-09-05
KR100420994B1 (ko) 2004-06-18
JP3391462B2 (ja) 2003-03-31
WO1998015980A1 (fr) 1998-04-16

Similar Documents

Publication Publication Date Title
JP3347145B2 (ja) マイクロ波ハイブリッド集積回路
JP2000516043A (ja) パワーハイブリッド集積回路
JP3671457B2 (ja) 多層基板
US6156980A (en) Flip chip on circuit board with enhanced heat dissipation and method therefor
US6005778A (en) Chip stacking and capacitor mounting arrangement including spacers
JP2917868B2 (ja) 半導体装置およびその製造方法
KR100283636B1 (ko) 반도체패키지및반도체실장부품
EP1493186B1 (en) Heat spreader with down set leg attachment feature
US5889324A (en) Package for a semiconductor device
KR970030723A (ko) 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
JP3347146B2 (ja) パワーマイクロ波ハイブリッド集積回路
JP3943165B2 (ja) チップ・スタックおよびコンデンサ取付の配置
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
JPH10335521A (ja) 半導体装置
CN216413056U (zh) 一种大电流地与散热片一体化的芯片陶瓷封装结构
JPH09199629A (ja) 半導体装置
JP3519285B2 (ja) 半導体装置
JPH0563454A (ja) 半導体装置
JP3965214B2 (ja) マイクロ波ハイブリッド集積回路
JP2003258165A (ja) 半導体装置
JP2000503482A (ja) パワーマイクロ波ハイブリッド集積回路
JP2004087700A (ja) 半導体装置およびその製造方法
RU2161347C2 (ru) Мощная гибридная интегральная схема
JP2001028410A (ja) 半導体パッケージ及び半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees