CN216413056U - 一种大电流地与散热片一体化的芯片陶瓷封装结构 - Google Patents
一种大电流地与散热片一体化的芯片陶瓷封装结构 Download PDFInfo
- Publication number
- CN216413056U CN216413056U CN202122916625.0U CN202122916625U CN216413056U CN 216413056 U CN216413056 U CN 216413056U CN 202122916625 U CN202122916625 U CN 202122916625U CN 216413056 U CN216413056 U CN 216413056U
- Authority
- CN
- China
- Prior art keywords
- chip
- ceramic
- bonding area
- current ground
- radiating fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种大电流地与散热片一体化的芯片陶瓷封装结构，包括带芯腔的陶瓷外壳基座，以及由钨铜或钼铜制备的大电流地散热片；大电流地散热片包括上表面的芯片粘接区，芯片粘接区边上的键合区，以及芯片粘接区四周的钎焊区；芯片的接地引脚通过键合丝连接到键合区；大电流地散热片焊接在陶瓷外壳基座的底部。本实用新型中，大电流地散热片整体能够实现有效的接地作用，不需要额外铺设金属层以及设置金属化通孔，实现大电流陶瓷外壳的小型化；大电流地散热片同时还兼具了芯片的散热作用，省去了额外的芯片散热结构。
Description
技术领域
本实用新型涉及一种芯片陶瓷封装结构。
背景技术
在芯片陶瓷封装技术中，大电流陶瓷外壳需求对应的大电流地结构，大电流地结构则需求低电阻，常规方法是如图1所示，将芯片1-3通过多根键合丝1-4键合在瓷件1-1的键合区1-11上，键合区1-11通过大面积铺设金属化层1-9来通过大电流，金属化层1-9再通过若干金属化通孔1-10与瓷件1-1背面连接，实现大电流接地互联。以上现有技术中，在瓷件1-1上大面积铺设金属化层1-9则会占用较大的空间，从而增大了陶瓷外壳尺寸。
发明内容
发明目的：针对上述现有技术，提出一种大电流地与散热片一体化的芯片陶瓷封装结构，解决现有技术中大电流地需要在陶瓷外壳上铺设大面积金属化层的问题，有效减小陶瓷外壳的尺寸。
技术方案：一种大电流地与散热片一体化的芯片陶瓷封装结构，包括带芯腔的陶瓷外壳基座，以及由钨铜或钼铜制备的大电流地散热片；所述大电流地散热片包括上表面的芯片粘接区，所述芯片粘接区边上的至少一个凸台，所述凸台作为键合区，以及所述芯片粘接区四周的钎焊区；芯片设置在所述芯片粘接区上，所述芯片的接地引脚通过键合丝连接到所述键合区；所述大电流地散热片焊接在所述陶瓷外壳基座的底部，所述芯片位于所述陶瓷外壳基座的芯腔内；在所述陶瓷外壳基座的顶部还焊接有盖板。
进一步的，所述芯片粘接区是在所述大电流地散热片中央的一个凸台区域，所述键合区的水平高度大于所述芯片粘接区的水平高度。
进一步的，所述陶瓷外壳基座的材质为氧化铝陶瓷。
进一步的，所述钎焊区与陶瓷外壳基座采用Ag72Cu28焊料连接。
进一步的，所述盖板与陶瓷外壳基座采用金锡合金焊料连接。
有益效果：本实用新型采用一体化的大电流地散热片，直接将芯片通过键合丝键合至大电流地散热片上实现大电流接地互联，相较于现有技术，通过大电流地散热片实现有效的接地作用，解决了现有技术中陶瓷外壳大电流需要铺设大面积金属层以及布设金属化通孔的问题，从而实现大电流陶瓷外壳的小型化；大电流地散热片同时还兼具了芯片的散热作用，省去了额外的芯片散热结构。
附图说明
图1为现有技术中大电流地封装结构俯视图；
图2为本实用新型结构的剖面结构示意图；
图3为本实用新型中大电流地散热片结构示意图；
图4为为本实用新型中大电流地封装结构俯视图。
具体实施方式
下面结合附图对本实用新型做更进一步的解释。
如图2、图4所示，一种大电流地与散热片一体化的芯片陶瓷封装结构，包括带芯腔2的陶瓷外壳基座1，以及由钨铜或钼铜制备的大电流地散热片6。如图3所示，大电流地散热片6包括上表面的芯片粘接区6-1、键合区6-2以及钎焊区6-3，芯片粘接区6-1是在大电流地散热片6中央的一个凸台区域，键合区6-2为芯片粘接区6-1边上的至少一个凸台，钎焊区6-3位于芯片粘接区6-1大电流地散热片6上表面边缘四周。其中，键合区6-2的水平高度大于芯片粘接区6-1的水平高度。
芯片3连接在芯片粘接区6-1上，芯片3的接各地引脚通过若干键合丝4连接到键合区6-2，实现大电流接地互联。大电流地散热片6焊接在陶瓷外壳基座1的底部，芯片3位于陶瓷外壳基座1的芯腔2内。在陶瓷外壳基座1的顶部还焊接有盖板5。
本实施例中，陶瓷外壳基座1的材质为氧化铝陶瓷。大电流地散热片6通过刻蚀工艺成型，其采用钨铜或钼铜材料，其具有高散热和低电阻特性，通过刻蚀加工成不同阶梯面，满足陶瓷外壳功能需求的结构。钎焊区6-3与陶瓷外壳基座1采用Ag72Cu28焊料或者是银基焊料连接。盖板5为带有金锡合金焊料的4J42盖板。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (5)
1.一种大电流地与散热片一体化的芯片陶瓷封装结构，其特征在于，包括带芯腔（2）的陶瓷外壳基座（1），以及由钨铜或钼铜制备的大电流地散热片（6）；所述大电流地散热片（6）包括上表面的芯片粘接区（6-1），所述芯片粘接区（6-1）边上的至少一个凸台，所述凸台作为键合区（6-2），以及所述芯片粘接区（6-1）四周的钎焊区（6-3）；芯片（3）设置在所述芯片粘接区（6-1）上，所述芯片（3）的接地引脚通过键合丝（4）连接到所述键合区（6-2）；所述大电流地散热片（6）焊接在所述陶瓷外壳基座（1）的底部，所述芯片（3）位于所述陶瓷外壳基座（1）的芯腔（2）内；在所述陶瓷外壳基座（1）的顶部还焊接有盖板（5）。
2.根据权利要求1所述的大电流地与散热片一体化的芯片陶瓷封装结构，其特征在于，所述芯片粘接区（6-1）是在所述大电流地散热片（6）中央的一个凸台区域，所述键合区（6-2）的水平高度大于所述芯片粘接区（6-1）的水平高度。
3.根据权利要求1所述的大电流地与散热片一体化的芯片陶瓷封装结构，其特征在于，所述陶瓷外壳基座（1）的材质为氧化铝陶瓷。
4.根据权利要求1所述的大电流地与散热片一体化的芯片陶瓷封装结构，其特征在于，所述钎焊区（6-3）与陶瓷外壳基座（1）采用Ag72Cu28焊料连接。
5.根据权利要求1所述的大电流地与散热片一体化的芯片陶瓷封装结构，其特征在于，所述盖板（5）与陶瓷外壳基座（1）采用金锡合金焊料连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122916625.0U CN216413056U (zh) | 2021-11-25 | 2021-11-25 | 一种大电流地与散热片一体化的芯片陶瓷封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122916625.0U CN216413056U (zh) | 2021-11-25 | 2021-11-25 | 一种大电流地与散热片一体化的芯片陶瓷封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216413056U true CN216413056U (zh) | 2022-04-29 |
Family
ID=81302153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122916625.0U Active CN216413056U (zh) | 2021-11-25 | 2021-11-25 | 一种大电流地与散热片一体化的芯片陶瓷封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216413056U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115547939A (zh) * | 2022-12-02 | 2022-12-30 | 合肥圣达电子科技实业有限公司 | 一种小体积大电流功率型陶瓷一体化外壳及制备方法 |
-
2021
- 2021-11-25 CN CN202122916625.0U patent/CN216413056U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115547939A (zh) * | 2022-12-02 | 2022-12-30 | 合肥圣达电子科技实业有限公司 | 一种小体积大电流功率型陶瓷一体化外壳及制备方法 |
| CN115547939B (zh) * | 2022-12-02 | 2023-03-17 | 合肥圣达电子科技实业有限公司 | 一种小体积大电流功率型陶瓷一体化外壳及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11145582B2 (en) | Method of manufacturing semiconductor devices with a paddle and electrically conductive clip connected to a leadframe and corresponding semiconductor device | |
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| TW565917B (en) | Structure and method for fabrication of a leadless multi-die carrier | |
| US6781242B1 (en) | Thin ball grid array package | |
| US20050127501A1 (en) | Ball grid array package substrates with a modified central opening and method for making the same | |
| JP2004537169A (ja) | 埋込アンテナを伴うリードレスチップキャリアの構造および製造方法 | |
| JPH04256342A (ja) | 半導体パッケージ | |
| KR100855790B1 (ko) | 마이크로전자 장치 및 이를 제조하는 방법 | |
| US20020189853A1 (en) | BGA substrate with direct heat dissipating structure | |
| JP2019071412A (ja) | チップパッケージ | |
| CN112447625A (zh) | 双面散热大尺寸芯片倒装封装结构及封装方法 | |
| CN216413056U (zh) | 一种大电流地与散热片一体化的芯片陶瓷封装结构 | |
| JP2000516043A (ja) | パワーハイブリッド集積回路 | |
| US8031484B2 (en) | IC packages with internal heat dissipation structures | |
| CN109727948A (zh) | 一种封装结构以及芯片安装单元 | |
| JP2006228897A (ja) | 半導体装置 | |
| US20020121683A1 (en) | Encapsulated die package with improved parasitic and thermal performance | |
| KR20030045950A (ko) | 방열판을 구비한 멀티 칩 패키지 | |
| CN215183929U (zh) | 双面散热的mosfet封装结构与电子装置 | |
| US7808088B2 (en) | Semiconductor device with improved high current performance | |
| KR100280083B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지 | |
| CN112447615A (zh) | 半导体器件封装组件及其制造方法 | |
| JPH09330994A (ja) | 半導体装置 | |
| JP4360577B2 (ja) | 半導体装置 | |
| CN220796724U (zh) | 一种双面半桥功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |