JP2000515679A - 電子放出デバイス用の多層抵抗体 - Google Patents

Abstract

(57)【要約】 電子放出デバイスは、多層の抵抗体（４６）を使用する。抵抗体の下側の層（４８）がエミッタ電極（４２）の上に重なる。電子放出素子（５４）が抵抗体の上側の層（５０）の上に重なる。２つの抵抗層は化学組成が異なる。一般に上側の抵抗層はサーメットからなり、下側の抵抗層はシリコン−炭素化合物からなる。デバイスの製造において、上側の抵抗層の上に重なる誘電性の層（５２）をエッチングして後で中に電子放出素子を設ける開口部（５６）を形成するときに、上側の抵抗層は下側の抵抗層およびエミッタ電極を保護するためのエッチング遮断部分（etchstop）として役立つ。

Description

【発明の詳細な説明】 電子放出デバイス用の多層抵抗体利用分野 本発明は複数の抵抗体に関する。詳述すると、陰極線管（「ＣＲＴ」）タイプの フラットパネル型ディスプレイでの使用に適し、電子放出素子とエミッタ電極と の間に電気的抵抗材料を設けた電子放出デバイスの構造および製造に係る。背景 基本的にフラットパネル型ＣＲＴディスプレイは、低い内部圧力において動作 する電子放出デバイス及び発光デバイスからなる。一般的に電子放出デバイスは カソードと称され、広い領域に電子を放出する電子放出素子を含む。放出された 電子は、発光デバイスの対応する領域上に分布する発光素子に向けられる。電子 の衝当によって、発光素子は光を放出し、ディスプレイのスクリーン上に画像を 生じさせる。 電子放出デバイスが電界放出原理に従い作動するとき、通常、電気的抵抗材料 が電子放出素子に連なり設置され、電子放出素子を流れる電流の大きさを制御す る。第１図は、米国特許第５，５６４，９５９号に記載のように抵抗材料を利用 した従来型の電界放出デバイスを示す。第１図の電界エミッタでは、電気的抵抗 層１０がベースプレート１４上に設けたエミッタ電極１２の上層をなす。ゲート 層１６が誘電性の層１８上に設置される。円錐形の電子放出素子２０は、エミッ タ抵抗層１０上の誘電性の層１８を貫通する開口部２２の中に設置され、対応す るゲート層１６の開口部２４を通して露出される。 抵抗層１０に使用される材料の１つとして、金属粒子をセラミック中 に埋め込んだ一般にサーメットと称されるセラミック−金属複合材料がある。サ ーメットは魅力のある抵抗材料である。特に電界放出円錐体２０をモリブデンで 形成した場合には、サーメットに対し良好に接着する。また、中に円錐体２０を 設置する誘電性の開口部２２の形成において、サーメットはエッチング遮断部分 （etch stop）として役立つ。 通常サーメットは非常に非線形な電流−電圧（「Ｉ−Ｖ」）特性を有する。これ は、高性能なフラットパネル型ディスプレイの生産能力に悪影響を及ぼす可能性 がある。従って、サーメットの利点を活かし、一方でサーメットの非常に非線形 な電流−電圧（「Ｉ−Ｖ」）特性に関する欠点を克服するエミッタ抵抗体があるこ とが好ましい。発明の開示 本発明は、必要とされる特性、特に抵抗体と連なり配置された電子放出素子を 含む電子放出デバイスの性能及び生産性を向上させる特性を達成するために、多 層に構成された抵抗体を備える。本発明の基本的な見地においては、下側の抵抗 体の層が導電性エミッタ電極の上に重なる。また、上側の抵抗体の層が下側の抵 抗体の層の上に重なる。２つの抵抗層は化学組成が異なる。電子放出素子が上側 の抵抗層の上に重なる。 通常、１つの抵抗層のＩ−Ｖ特性は、他の抵抗層に比べより線形に近い。ここ で用いた「線形（linear）」は、素子に掛かる電圧に対して変化する素子を流れる 電流の割合が一定であることを意味する。電圧は電流と抵抗の積であり、通常、 より線形なＩ−Ｖ特性の抵抗層の抵抗に比べて、より非線形なものは電圧（また は電流）に対して大きく変化する。 ２つの抵抗層のＩ−Ｖ特性は、交差電圧（crossover voltage）の値および遷 移電圧（transition voltage）の値という用語で適切に説明できる。下側の抵抗 層がより線形なＩ−Ｖ特性を有する代表的な局面を考えてみ る。 ２つの抵抗層に掛かる電圧が０から抵抗体の電圧がデバイスの正常動作におい て到達し得る上位の電圧値までの間にあるとき、２つの抵抗層のＩ−Ｖ特性は交 差することが好ましい。交差は、交差電圧にて生ずる。特に下側の抵抗層は、（ ａ）抵抗体の電圧が０から交差電圧の間にあるとき、上側の抵抗層に比べて抵抗 が小さいく、また（ｂ）抵抗体の電圧が交差電圧から上位の動作電圧値（upper operatlng value）の間にあるとき、上側の抵抗層に比べて抵抗が大きい。 遷移電圧の値は０から交差電圧の値の間にある。抵抗体の電圧が遷移電圧の近 傍にあるとき、通常上側の抵抗層（ここでは、より線形でない抵抗層）の抵抗が 急激に変化する。例えば、抵抗体の電圧が上位の動作値から遷移値まで変化する とき、上側の抵抗層の抵抗は少なくとも１０倍低下する。 抵抗層のＩ−Ｖ特性のための配置構成は、抵抗体の電圧が遷移値を越えたとき に下側の抵抗層（ここでは、より線形な抵抗層）が全ての抵抗体のＩ−Ｖ特性を 支配し得るような前述の抵抗特性を含む。従って、特に抵抗体の電圧が０から遷 移値の間にあって上側の抵抗層のＩ−Ｖ特性が著しく非線形である場合でも、遷 移値から上位の動作値の間の抵抗体の電圧において、総合的な抵抗のＩ−Ｖ特性 はより線形に近づき得る。 総合的な抵抗のＩ−Ｖ特性は、２つの抵抗層を形成する与えられた材料のセッ トに対し、層の厚みを適切に調整することによって制御される。抵抗体の電圧が 遷移値から上位の動作値の間のとき、上側の抵抗層に対する下側の抵抗層の厚み の割合を次第に増加させると、全ての抵抗のＩ−Ｖ特性は次第により線形となる 。 遷移電圧の値を越えた電圧における総合的なＩ−Ｖ特性の線形性の向上により 、通常、電子放出デバイスの動作性能が高められる。特に、電 子放出素子が上に重なるゲート層と短絡した場合でも、電子放出素子及び抵抗体 を流れるように生じた短絡電流を、僅かな性能低下が生じる程度の大きさに容易 に制限できる。遷移値より小さい正の電圧において、上側の抵抗層の抵抗が下側 の抵抗層に比べ大きいという事実は、重大な性能低下の原因とはならない。 前述の方法で確立されたＩ−Ｖ特性に関し、総合的な抵抗体のＩ−Ｖ特性は上 側の抵抗体のそれから部分的に切り離される。これにより、必要とする他の機能 を得るように、別の特性を有する上側の抵抗層を選択することが可能である。従 って、本抵抗体のＩ−Ｖ特性は特に有益である。 １つの好ましい機能として、製造時に電子放出デバイスが電解そうに置かれた ときに、上側の抵抗層は電子放出素子の電気化学的腐食を抑制するための２つの 機構を備える。第１に、下側の抵抗層が例えば電子放出素子と接触して電子放出 素子の電気化学的腐食の原因となる場合でも、上側の抵抗層をそれ自体が電子放 出素子の電気化学的腐食の原因とならない材料で容易に形成し得る。第２に、上 側の抵抗層は、エミッタ電極が電子放出素子の電気化学的腐食することを容易に 防止できる。 また、電子放出素子は、通常エミッタ電極上に重なる誘電性の層を通って延在 する開口部の中に設置される。誘電性の層を貫通する開口部のエッチングにおい て、上側の抵抗層の特性は、エッチャント（etchant）が上側の抵抗材料よりも 誘電性の材料により作用するように選択される。上側の抵抗層は、エッチング遮 断部分として役立ち、下側の抵抗層およびエミッタ電極が、誘電性の層をエッチ ングする結果として意図せずにエッチングされることを防ぐ。 通常上側の抵抗層は、金属粒子をセラミックに埋入したサーメットからなる。 誘電性の層を通る開口部のエッチングにおいて、サーメットは 耐食性を有し、エッチング遮断機構として作用する。通常下側の抵抗層は、比較 的線形なＩ−Ｖ特性を有するシリコン−炭素化合物からなる。サーメット／シリ コン−炭素の組合せは、制御電極が誘電性の層を通してエミッタ電極に短絡する ことを著しく阻害する。本発明の抵抗体において、シリコン−炭素化合物がサー メットに比べて非常に厚い場合には、本発明の抵抗体は、先行技術の利点を活か しつつ、欠点を回避することができる。図面の簡単な説明 第１図は従来型の電子放出デバイスの中心部分の断面図である。 第２図は本発明による垂直方向（vertical）の２層のエミッタ抵抗体を具備す る電子放出デバイスの中心部分の断面図である。 第３図は１つの電子放出素子及びその下にある垂直方向の抵抗体の一部を中心 に拡大した第２図の電子放出デバイスの一部の断面図である。 第４図は第３図の電子放出デバイスの一部を単純化した電気的モデルの回路図 である。 第５ａ図乃至第５ｃ図の各々は、第４図の電気的モデルのためのＩ−Ｖ特性グ ラフである。 第６ａ図乃至第６ｅ図の各々は、第２図の電子放出デバイスの製造過程を示す 断面図である。 図中及び好適実施例の記載において、同一要素或いは概ね同一な要素には同じ 符号を使用する。好適実施例の説明 本発明では、必要な電流−電圧特性を達成し、かつ電気化学的腐食（galvanic corrosion）を避け、かつデバイスの製造を容易にし、かつデバイスの正常動作 の間に電気的に短絡した電気放出素子を流れる電流を 低減する、電子放出デバイスの電子放出素子と連なる垂直方向の抵抗体が、少な くとも２つの層によって形成される。概して本発明の電子エミッタは、電子の発 生に関して電界放出原理に従い作動し、その電子は対応する発光デバイスの発光 燐光体素子から可視光線を放出させる。電子放出デバイスと発光デバイスの組み 合わせにより、フラットパネル型テレビや、或いは、パーソナルコンピュータ、 ラップトップコンピュータ、及びワークステーション用のフラットパネル型ビデ オモニタのような、フラットパネル型ディスプレイのＣＲＴを形成する。 以下の記載において、用語“電気的に絶縁性の”（または“誘電性の”）は１ ０¹⁰Ω−ｃｍより大きな抵抗率を有する材料に対して適用する。従って、用語“ 電気的に非絶縁性の”は、１０¹⁰Ω−ｃｍ未満の抵抗率を有する材料を指す。電 気的に非絶縁性の材料は（ａ）抵抗率が１Ω−ｃｍ未満の導電性材料及び（ｂ） 抵抗率が１Ω−ｃｍから１０¹⁰Ω−ｃｍの範囲内にある電気的抵抗を有する材料 に区別される。これらの分類区分はＩＶ／μｍを越えない電界に限定される。 導電性材料（または導体）の例としては、金属、金属−半導体化合物（金属ケ イ化物等）、及び金属−半導体共融混合物がある。また導電性材料は、中位或い は高位までドーピングされた半導体（ｎ型或いはｐ型）を含む。半導体は単結晶 、多層結晶（multicrystalline）、多結晶（polycrystalline）、或いはアモル ファスタイプでも良い。 電気的抵抗材料は、（ａ）サーメットのような金属−絶縁体複合材料及び（ｂ ）シリコン−炭素−窒素（silicon-carbon-nitrogen）のようないくつかのシリ コン−炭素化合物、（ｃ）グラファイト、非晶質炭素、及び改質された（例えば ドーピング、またはレーザーにより改質された）ダイアモンドのような炭素の形 態、（ｄ）半導体−セラミック複合材料を含む。さらに電気的抵抗材料の例とし て、真性半導体及び軽微にドー ピングされた（ｎ型或いはｐ型）半導体がある。 第２図は、本発明に従い形成した垂直方向のエミッタ抵抗体を含み、マトリク ス状にアドレス指定された電子放出デバイスの中心部分を示す。第２図のデバイ スは電界放出モードで動作し、ここでは多くの場合、電界エミッタと称す。 通常第２図の電界エミッタは、厚み約１ｍｍ程度のSchott D263ガラスのよう なガラス材料からなる透明で薄く平坦なベースプレートで形成する。平行なエミ ッタ電極４２の一群をベースプレート４０上に設置する。各エミッタ電極４２は 、平面図において、エミッタ開口部４４によって離隔されたクロスピース（cros spieces）を有する概ね梯子のような形状をなす。１つのエミッタ電極４２のク ロスピースを第２図に示す。通常、電極４２は、厚さ２００ｎｍ程度のニッケル 又はアルミニウムの合金で形成する。 電気的抵抗層４６がエミッタ電極４２の上層をなす。後述するように、エミッ タ電極４２及びその上に重なる電子放出素子の間において、抵抗層４６は、概ね 垂直に抵抗体４６を流れる正の方向（positive）の電流における垂直方向の抵抗 体である。電界エミッタの正常動作において、第２図の電流の流れの（正の）方 向は下向きである。垂直方向の抵抗体４６は、多くの重要な機能を提供する特性 を有する。 垂直方向におけるエミッタ抵抗体４６の総合的なＩ−Ｖ特性は概ね非線形であ る。しかし、抵抗体４６の層に掛かる電圧Ｖ_Rが、選択された正の下側の操作値 Ｖ_RLと正の上側の操作値Ｖ_RUとの間を変化する時、抵抗体４６の垂直方向のＩ− Ｖ特性は比較的線形になる。Ｒ_Rは、抵抗体４６が電子放出素子に流れる電流に 対して与える垂直方向の抵抗を表す。抵抗体の電圧Ｖ_Rが下側の操作値Ｖ_RLから 上側の操作値Ｖ_RUまでの範囲内にある時、総合的な垂直方向の抵抗Ｒ_Rは比較的 一定である。電圧 Ｖ_RがＶ_RLからＶ_RUの範囲の概ね中間にある時、Ｒ_RNを抵抗Ｒ_Rの基準値（nomina l value）とし、一般に１０⁶−１０¹¹Ω、標準的には１０⁹Ωである。 フラットパネル型ディスプレイのピクチャエレメント（ピクセル）は多段階の グレースケール輝度を有する。電圧レベルＶ_RLは、通常、正常ディスプレイ動作 における最小のピクセル輝度レベルで生じる、抵抗体の電圧Ｖ_Rの動作値である 。更に後述するように、電子放出素子からの電子の放出は、（ａ）電子放出素子 を露出するゲート部と（ｂ）下に重なるエミッタ電極４２との間の電圧によって 制御される。通常のゲート−エミッタ電圧の最大値３５ボルトに対し、Ｖ_RLは１ ボルトが好ましい。 通常、エミッタ電圧Ｖ_Rが下側の操作値Ｖ_RL以下に低下するにともない抵抗Ｒ_R は増加し、電圧Ｖ_RがＶ_RLよりも小さい遷移値（transition value）Ｖ_RT以下に 低下するにともない抵抗Ｒ_Rは急激に増加し始める。従って、０から遷移値Ｖ_RT の範囲のＶ_Rにおいて、抵抗体４６の垂直方向のＩ−Ｖ特性は概ね非線形である 。遷移値Ｖ_RTは０．１〜１．５ボルト程度であり、標準的には０．５ボルトであ る。 通常のディスプレイ動作において、場合により電子放出素子がゲート部に電気 的に短絡する。このような電子放出素子の電気的に短絡した部分は通常小さい。 電子放出素子がゲート部と短絡するとき、下に重なる抵抗体４６の一部を横切る 概ね総合的なゲート−エミッタ電圧が存在する。通常上側の操作値Ｖ_RUは、ゲー ト−エミッタ電圧の最大値である。従って、Ｖ_RUは通常３５ボルトである。 抵抗体４６の垂直方向のＩ−Ｖ特性は、０−Ｖ_R点に関しおおよそ対称的であ る。抵抗体の電圧Ｖ_Rが−Ｖ_RUと−Ｖ_RLの間にある時、抵抗Ｒ_Rは基準値Ｒ_RN付近 にある。同様に、電圧Ｖ_Rが−Ｖ_RLを越えて上昇するにともない抵抗値Ｒ_Rは増加 し、電圧Ｖ_Rが−Ｖ_RTを越えて上昇するに ともない抵抗値Ｒ_Rは急激に増加し始める。更に後述するように、０から−Ｖ_RT の範囲のＶ_Rにおける高いＲ_R値は、電子放出素子の製造において電界エミッタ上 に被着した過剰なエミッタ材料を容易に除去するために利用可能である。 同様に後述するように、中に電子放出素子が形成される開口部の形成において エッチング遮断部分として機能するように、抵抗体４６が形成される。また抵抗 体４６は、ディスプレイの製造において電子放出素子の電気化学的腐食を防止す るために形成される。 前述の利点を達成するために、垂直方向の抵抗体４６は、下側のブランケット （blanket）電気的抵抗層４８及び上側のブランケット電気的抵抗層５０として 形成される。下側の抵抗層４８はエミッタ電極４２の頂部に重なり、良好なオー ミック接触を形成する。下側の抵抗層４８とエミッタ電極４２の間のオーミック 接触は、抵抗層４８及び電極４２の材料によって形成された薄い界面の層によっ て達成され得る。また抵抗層４８は、エミッタ開口部４４を通って、また電極４ ２の側方で、ベースプレートと部分的に接触する。上側の抵抗層５０は下側の抵 抗層４８の頂部に重なり、オーミック接触を形成する。 実際に抵抗体４６の層に掛かる電圧Ｖ_Rは、（ａ）抵抗体４６の上に重なる電 子放出素子と（ｂ）電子放出素子の下方の抵抗体４６の下に重なるエミッタ電極 ４２との間の電圧（差）である。抵抗層４８及び５０において側方に広がる電流 のために、抵抗体の電圧Ｖ_Rが０ではない値であるとき、下側の抵抗層４８（又 は上側の抵抗層５０）に掛かる電圧は単一の値ではない。言い換えれば、層４８ と層５０の間の界面における電圧は、ある点からある点まで抵抗体内の界面に沿 って変化する。この事実から、層４８又は層５０に掛かる一部の電圧のみが存在 する場合でも、層４８及び層５０の垂直方向のＩ−Ｖ特性は概ね電圧Ｖ_Rに関し て説明される。 下側の抵抗層４８は電気的抵抗材料からなり、その材料は、抵抗体の電圧Ｖ_R の大きさが０から上側の操作値Ｖ_RUの間で変化するのにともない、厚み方向に層 ４８を通り上方または下方に概ね垂直に流れる電流に対して比較的線形のＩ−Ｖ 特性を備える。Ｒ_Lは、電子放出素子を通って流れる電流に対して下側の抵抗層 ４８が与える垂直方向の抵抗を示すものとする。電圧Ｖ_Rが−Ｖ_RUからＶ_RUまで の範囲を変化する時、下側の垂直方向の抵抗Ｒ_Lは概ね一定である。電圧Ｖ_RがＶ_RL とＶ_RUとの中間にある時、下側の抵抗Ｒ_Lの基準値Ｒ_LNは約１０⁶−１０¹¹Ω、 標準的には１０⁹Ωである。 下側の抵抗層４８に好適な電気的抵抗材料は、シリコン−炭素−窒素のような シリコン−炭素化合物である。シリコン−炭素−窒素化合物が重量百分率でシリ コン７２％、炭素１３％、窒素１５％からなる時、層４８の厚みは通常０．１か ら１．０μｍ、標準的には０．３μｍである。第２図には示していないが、エミ ッタ電極４２の金属（例えば、通常ニッケル又はアルミニウム）及び層４８のシ リコン−炭素−窒素におけるシリコンによって形成された薄い金属−シリコン層 は、それらの界面の一部或いは全体に沿って存在し、層４８と電極４２の間のオ ーミック接触となり得る。下側の抵抗層４８は、窒化アルミニウム、窒化ガリウ ム、及び／又は真性のアモルファスシリコンによって選択的あるいは付加的に形 成し得る。 上側の抵抗層５０は電気的抵抗材料からなり、その材料は厚み方向に抵抗層５ ０を通り上方または下方に概ね垂直に流れる電流に対して非常に非線形なＩ−Ｖ 特性を備える。Ｒ_Uは、電子放出素子を通り流れる電流に対して層５０が与える 垂直方向の抵抗を示すものとする。抵抗体の電圧Ｖ_Rの大きさが遷移値Ｖ_RTより も小さい時、層５０の垂直方向の非 線形なＩ−Ｖ特性により、上側の垂直方向の抵抗Ｒ_Uは非常に高く、下側の抵抗 の基準値Ｒ_LNに比べても非常に大きい。電圧Ｖ_Rの大きさがＶ_RTを越えて上昇し たとき抵抗Ｒ_Uは急激に低下し、電圧Ｖ_RがＶ_RUのとき、抵抗Ｒ_UはＲ_LNよりも非 常に低い値に達する。通常、電圧Ｖ_RがＶ_RUの時の抵抗Ｒ_Uは、電圧Ｖ_RがＶ_RTの 時に比べ少なくとも１０分の１より小さい。層５０の垂直方向のＩ−Ｖ特性は、 ０−Ｖ_R点に関しおおよそ対称である。 上側の抵抗層５０の好適な電気的抵抗材料は、比較的小さな金属粒子がセラミ ック基板全体に比較的均一に分布しているサーメットである。サーメットを構成 する金属粒子は重量百分率で通常１０〜８０％、好ましくは３０〜６０％である 。サーメットの残りの部分は、概ね全てセラミックで形成される。従ってサーメ ットを構成するセラミックは重量百分率で通常２０〜９０％、好ましくは４０〜 ７０％である。 金属粒子は通常クロムからなる。一般に主としてＳｉＯ₂の形態をなすシリコ ン酸化物はセラミックである。標準的なサーメットの配合比は、クロム４５ｗｔ ％、シリコン酸化物５５ｗｔ％である。この配合比に対し、層５０の厚みは０． ０１〜０．２μｍ、標準的には０．０５μｍである。下側の抵抗層４８の厚みは ０．１〜１．０μｍ、標準的には０．３μｍであるため、層４８がシリコン−炭 素−窒素によって形成される場合、下側の抵抗層４８は通常上側の抵抗層５０に 比べ著しく厚い。 金属粒子はクロム以外の金属によっても形成され得る。代わりの金属の候補に は、ニッケル、タングステン、金、及びタンタルを含む。他の遷移金属、耐熱金 属、及び／又は貴金属が金属粒子に使用できる。金属粒子は２つ又はそれ以上の 金属で形成してもよい。 同様に、上側の抵抗層５０のサーメットの中のセラミックは、シリコン酸化物 とは別のセラミック材料によって形成してもよい。別のセラミ ック材料の候補には、酸化マンガン、酸化チタン、酸化鉄、酸化コバルト、酸化 アルミニウム、酸化タンタル、及びフッ化マグネシウムを含む。セラミックの主 要な必須条件は、良好な電気的絶縁体であることである。２つ又はそれ以上の異 なるセラミックがサーメットに使用できる。層５０は、サーメットの代わりに大 きなバンドギャップの半導体材料によって形成し得る。 誘電性の層５２が上側の抵抗層５０の上層をなす。通常、誘電性の層５２は厚 み０．１〜０．２μｍのシリコン酸化物からなる。 側方に離隔された電子放出素子５４の集合の一群が、誘電性の層５２を貫通し て延在する開口部５６の中に設置される。電子放出素子５４の各集合は、対応す る１つのエミッタ電極４２の上に重なる放出領域を占有する。各エミッタ電極４ ２の上に重なる複数の素子５４の各々は、抵抗層４６を通して電極４２に対し電 気的に接続される。複数の素子５４は様々な方法で形づくることが可能である。 第２図の例において、素子５４は概ね円錐形状であり、電気的に非絶縁性の材料 、通常はモリブデンのような耐熱材料からなる。 概ね平行で複合的な制御電極５８の一群が誘電性の層５２上に設置される。各 制御電極５８は主制御部６０及び隣接するゲート部６２の一群からなり、その数 はエミッタ電極４２の数に等しい。主制御部６０はエミッタ電極４２に対して垂 直な電界エミッタを完全に横切り延在する。ゲート部６２は主部６０を通り延在 する大型の制御開口部６４の中に部分的に設置される。場合により各制御開口部 ６４は“スイートスポット”と称される。電子放出素子５４は、制御開口部６４ の中に設置されたゲート部６２のセグメントの中のゲート開口部６６を通して露 出される。通常、主部６０は厚み０．２μｍのクロムからなり、ゲート部６２は 厚み０．０４μｍのクロムからなる。 表面板４０の上側表面に対して垂直方向から見ると、概ね蜂の巣に似たパター ンに整列した集束用システム６８が、主制御部６０の一部、及び制御電極５８に よって覆われていない誘電性の層５２の上に設置される。集束用システム６８は 、電子放出素子５４の異なる集合の各々のための開口部７０のグループを有する 。電子放出素子５４の各集合から放出された電子はシステム６８によって集束さ れ、電子放出素子デバイスに対向して配置された発光デバイスの対応する発光素 子の中の燐光体材料に衝当する。一般に集束用システム７０は、１９９８年５月 ２７日に出願されたＳｐｉｎｄｔらの国際特許申請ＰＣＴ／ＵＳ９８／０９９０ ７の記載のように具現化される。 第３図、第４図、及び第５ａ〜５ｃ図の補助によって、エミッタ抵抗層４６が 、電子放出素子５４を流れる電流の制御に役立つためにどのように使用されるか を理解することが容易となる。第３図は、１つの電子放出円錐体５４及びその下 にある抵抗体４６の一部を中心に拡大した第２図の電界エミッタの一部を示す。 例示を目的として、第３図の円錐体５４は、導電性粒子６８によってゲート部６ ２に対して電気的に短絡しているように示されている。第４図は第３図の電界エ ミッタ部の単純化した電気的モデルを示す。第４図における各回路要素の符号は 、対応する第３図の物理的要素に用いた符号の後にアスタリスク（＊）を付けて 構成している。第５ａ図乃至第５ｃ図の各々は、上側の抵抗層５０、下側の抵抗 層４８、及び複合的な垂直方向の抵抗体４６の各々の垂直方向のＩ−Ｖ特性の単 純化したグラフである。 ゲート電圧Ｖ_Gが第３図のゲート部６２に対し与えられる。エミッタ電圧Ｖ_Eは エミッタ電極４２に対し与えられる。円錐体５４がゲート部６２に対し電気的に 短絡しておらず、また使用不能でないとした場合、ゲート−エミッタ電圧Ｖ_G− Ｖ_Eが十分に高い正の値まで上昇すること により、円錐形の電子放出素子５４が電子を放出する。 ゲート−エミッタ電圧Ｖ_G−Ｖ_Eの増大に伴い、短絡していない円錐体５４から の電子放出は増加する。各大型の制御開口部６４において電圧Ｖ_G−Ｖ_Eを調整し て電子放出を制御することによって、フラットパネル型ディスプレイにおいて異 なるレベルの輝度が設定される。電圧Ｖ_G−Ｖ_Eの最大値は、通常５〜２００ボル ト、標準的には３５ボルトである。 各電子放出円錐体５４には円錐体電圧Ｖ_Cが存在する。円錐体５４がゲート部 ６２に対し短絡しておらず、ゲート−エミッタ電圧Ｖ_G−Ｖ_Eが０でない時、円錐 体電圧Ｖ_Cは電圧Ｖ_EとＶ_Gの間の値である。抵抗体の電圧Ｖ_Rは、Ｖ_C−Ｖ_Eに等し い。電界エミッタの正常動作において、ゲート部６２と短絡していない円錐体５ ４の間の電圧差Ｖ_G−Ｖ_Cは、電圧Ｖ_G−Ｖ_Eの大部分を構成する。短絡していない 円錐体５４のために、抵抗層５０及び４８に掛かる電圧Ｖ_Rは電圧Ｖ_G−Ｖ_Eに比 べ小さい。例えば、電圧Ｖ_G−Ｖ_Eが通常の最大値３５ボルトのとき、短絡してい ない円錐体５４の抵抗体の電圧Ｖ_Rは、通常２ボルトである。 フラットパネル型ディスプレイの通常動作において、円錐体５４がゲート部６ ２に対し電気的短絡している場合があり得る。第３図に示すような短絡が発生し 得る。また、ゲート部６２に対し電気的な短絡を形成するために、円錐体５４は ゲート部６２に対する直接的な接触を強いられることもあり得る。どちらの場合 においても、円錐体電圧Ｖ_Cは概ねゲート電圧Ｖ_Gである。従って抵抗体の電圧Ｖ_R は概ねＶ_G−Ｖ_Eに等しい。 言い換えれば、抵抗体４６はゲート−エミッタ電圧Ｖ_G−Ｖ_Eのほぼ全てを降下 させる。この降下は通常３５ボルトであるＶ_RUと同程度になり得る。電圧Ｖ_Rが Ｖ_RUに等しいときに抵抗Ｒ_Rは十分に高く、最悪の場合、過剰な電力消費を回避 し、且つゲート電圧Ｖ_Gがエミッタ電圧Ｖ_Eに十分に近づくことを回避するために 、短絡した円錐体５４及び抵抗体４６を 通り下側に流れる電流が十分に低く、短絡した円錐体５４と同様のＶ_G及びＶ_Eの 値を印加された短絡していない円錐体５４において輝度が有害な影響を受ける原 因となる。 第４図の単純化された電気的モデルにおいて（及び第３図に示す電界エミッタ 部に対するモデルの適用において）、抵抗層４８と層５０の間の界面に沿った電 圧で広がる電流がもたらす変化は無視される。簡素化を条件とすれば、下側の抵 抗層４８の厚み方向に掛かる下側の抵抗体の電圧Ｖ_Lが存在する。同様に、上側 の抵抗層５０の厚み方向に掛かる上側の抵抗体の電圧Ｖ_Rが存在する。抵抗体の 電圧Ｖ_Rは近似的に次式で示される。 Ｖ_R＝Ｖ_L＋Ｖ_U （１） 抵抗体の電流Ｉ_Rは抵抗層４８及び５０の厚み方向を貫き流れる。抵抗体の電 流Ｉ_Rにおいて広がりが生じても、主として垂直方向の電流である。電流Ｉ_Rは次 の関係式で定められる。 Ｖ_R＝Ｉ_RＲ_R （２） ここで総合的な抵抗Ｒ_Rは、概ね下側の抵抗Ｒ_L及び上側の抵抗Ｒ_Uの和である。 第３図および第４図の単純化したモデルにおいて電圧Ｖ_L及びＶ_Uは次式で表され る。 Ｖ_L＝Ｉ_RＲ_L （３） Ｖ_U＝Ｉ_RＲ_U （４） 円錐体５４が電子を放出する短絡していない円錐体である時、第４図に定性的に 示すように、抵抗体の電流Ｉ_Rは通常円錐体５４を通り概ね下方に流れ、さらに 層４８及び５０を通り下方に流れる。正常なディスプレイ動作において円錐体５ ４がゲート部６２に短絡した時、電流Ｉ_Rは円錐体５４および層４８、５０を通 り下方に流れる。 第５ａ図及び第５ｂ図は、抵抗体の電流Ｉ_Rが（ａ）上側の抵抗層５ ０に掛かる電圧Ｖ_U及び（ｂ）下側の抵抗層４８に掛かる電圧Ｖ_Lに関し各々どの ように変化するかを定性的に示すものである。下位の電流Ｉ_RL及び上位の電流Ｉ_RU は、操作電圧レベルＶ_RL及びＶ_RUの各々における電流Ｉ_Rの値である。第５ａ 図及び第５ｂ図に示すように、０から（少なくとも）上側の操作値Ｉ_RUまで変化 する電流Ｉ_Rに対し、下側の抵抗層４８の垂直方向のＩ−Ｖ特性は上側の抵抗層 ５０のそれに比べより線形である。 上側の抵抗体の電圧Ｖ_Uが遷移値Ｖ_RTの付近にある時、上側の抵抗層５０のＩ −Ｖ曲線は急激なカーブを描く。上側の抵抗層５０のＩ−Ｖ曲線のカーブは十分 に大きく、抵抗層４８及び５０のＩ−Ｖ曲線は、抵抗体の電流Ｉ_Rが交差値Ｉ_RX にあるとき交差する。特に、０からＩ_RXの間の電流Ｉ_Rに対し、上側の抵抗Ｒ_Uは 下側の抵抗Ｒ_Lよりも大きい。Ｉ_RXからＩ_RUの間の電流Ｉ_Rに対しては、下側の抵 抗Ｒ_Lは上側の抵抗Ｒ_Uよりも大きい。 第５ｃ図は抵抗体の電流Ｉ_Rが抵抗体の電圧Ｖ_Rに対してどのように変化するか を定性的に示すものである。交差電流Ｉ_RXでは、抵抗体の電圧Ｖ_Rは交差値Ｖ_RX である。交差値Ｖ_RXに関し、下側の抵抗Ｒ_Lは、（ａ）電圧Ｖ_Rが０からＶ_RXの間 の時、上側の抵抗Ｒ_Uよりも小さく、また（ｂ）電圧Ｖ_RがＶ_RXからＶ_RUの間の時 、上側の抵抗Ｒ_Uよりも大きい。交差点において下側の抵抗体の電圧Ｖ_Lは上側の 抵抗体の電圧Ｖ_Uと等しいので、電圧Ｖ_L及びＶ_Uの各々は交差点においてＶ_RX／ ２に等しい。 第５ｃ図は下側の動作電圧ＶRLよりも大きな抵抗体の電圧Ｖ_Rの値で生じる時 の交差電圧Ｖ_RXを示す。或いは、Ｖ_RLはＶ_Rの値がＶ_RXよりも大きい時に生じ得 る。同様の説明を電流値Ｉ_RX及びＩ_RLに対しても適用する。幾つかの状況におい て、抵抗層４８及び５Ｏ(7)Ｉ−Ｖ曲線はＶ_RU及びＩ_RUの各々の値よりも大きな Ｖ_R及びＩ_Rにおいて交差し得る。 一般に抵抗体４６のＩ−Ｖ特性は、抵抗体の電圧Ｖ_RがＶ_RTからＶ_RL及びＶ_RX を経てＶ_RUまで増加する時、次第により線形となる。第５ａ図から第５ｃ図は、 原点に対するＶ_U、Ｖ_L、及びＶ_Rの変化の対称性を示している。第５ｃ図の第３ 象限において、下側の抵抗Ｒ_Lは（ａ）電圧Ｖ_Rが概ね０から−Ｖ_RXにある時、上 側の抵抗Ｒ_Uよりも小さく、また（ｂ）電圧Ｖ_Rが−Ｖ_RXから−Ｖ_RUの間にある時 、抵抗Ｒ_Uよりも大きい。 抵抗層４８及び５０の与えられた組成に対し、抵抗体４６の垂直方向のＩ−Ｖ 特性は、層５０に対する層４８の厚みを調節することによって制御可能である。 その場合、交差電圧Ｖ_RXの値は正常に変化する。層５０に対する層４８の厚みの 比が変化するように上側の層５０を調節した場合、上側の抵抗層５０によって概 ね決定される遷移電圧Ｖ_RTの値は変化し得る。 電圧Ｖ_RXおよびＶ_RTでの変化を条件として、Ｖ_RTからＶ_RUの範囲のＶRにおい て抵抗体４６の垂直方向のＩ−Ｖ特性は、層４８の厚みが層５０の厚みに比例し て増加する時、下側の抵抗層４８の垂直方向のＩ−Ｖ特性に次第に近づき、従っ てより線形となる。層５０の最小の厚みは、加工条件（processing conditions ）及び短絡要因によって概ね決定される。一般に遷移電圧Ｖ_RTは加工条件が許容 する程度に小さいことが好ましい。 第６ａ図から第６ｅ図（まとめて第６図とする）は、第１図の電界エミッタの 製造プロセスを示している。第６図は垂直断面図であり、１つの大型の制御開口 部（スイートスポット）６４の側方の境界の中に位置する構成材料の製造のみを 示すものである。出発点はベースプレート４０である。エミッタ電極材料のブラ ンケット層がベースプレート４０上に被着されフォトレジストマスクを使用しパ ターン形成され、第６ａ図 に示すようなエミッタ電極４２を形成する。 エミッタ電極４２の露出した表面を清浄化するために、通常スパッタエッチン グが実施される。下側の抵抗層４８が、電極４２及び露出したベースプレート４ ０の部分の上に被着される。第６ｂ図に示すように、一般に層４８の被着はスパ ッタリングによって行われ、電極４２に対し良好なオーミック接触を形成する。 別法として層４８は化学気相成長法（ＣＶＤ）によって被着し得る。 そこで上側の抵抗層５０が下側の抵抗層５８の上に被着される。一般に上側の 抵抗層５０の被着はスパッタリングによって行われる。別法として、層５０はＣ ＶＤによって被着し得る。 シリコン酸化物の誘電性のブランケット層５２Ｐが上側の抵抗層５０の上に被 着される。第６ｃ図に示すように、誘電性の層５２Ｐのシリコン酸化物は、上側 の抵抗層５０のサーメットに関して選択的にエッチング可能である。一般に層５ ２Ｐの被着はＣＶＤによって行われる。 主制御部６０（第６図には図示せず）のための導電性材料のブランケット層が 、誘電性の層５２Ｐ上に被着され、フォトレジストマスクを使用してパターン形 成され、大型の制御開口部６４（第６図には図示せず）を含む制御部６０を形成 する。必要とするゲート材料のブランケット層が、構造体の頂部に被着され、別 のフォトレジストマスクを使用しパターン形成され、ゲート部６２を形成する。 主制御部６０が部分的にゲート部６２の上ではなく下に重なる場合、ゲート部６ ２は主制御部６０の前に形成される。どちらの場合においても、一般にゲート開 口部６６は、米国特許第５，５５９，３８９号又は第５，５６４，９５９号に記 載の荷電粒子トラッキング法（charged-particle tracking procedure）に従い 、ゲート部６２を貫通し形成される。 ゲート部６２をエッチングマスクとして使用し、誘電性の層５２Ｐは ゲート開口部６６を通しエッチングされ誘電性開口部５６を形成する。第６ｄ図 に結果的に得られた構造体を示す。相互電極（Inter-electrode）の誘電性層５ ２は層５２Ｐの残余部分である。エッチングにおいて、上側の抵抗層５０はエッ チングの遮断に役立ち、エッチャントが下側の抵抗層４８及びエミッタ電極４２ に作用することを回避する。 誘電性開口部５６を形成するエッチングは、ゲート層６２をアンダーカットす る（undercut）方法で実施される。アンダーカット量は十分に大きくし、後で被 着するエミッタ円錐体材料が開口部５６の側壁に堆積して電子放出素子がゲート 層６２に対し短絡することを回避する。 誘電性の相互電極のエッチング（interelectrode dielectric etch）は、（ａ ）１つ又はそれ以上の化学的なエッチャントを使用する等方性のウェットエッチ ング、（ｂ）アンダーカット（完全には異方性ではない）ドライエッチング、及 び（ｃ）非アンダーカット（十分に異方性である）ドライエッチングの後にウェ ット又はドライのアンダーカットエッチングを行なうような様々な方法で実施可 能である。誘電性の層５２がシリコン酸化物からなる時、エッチングは２段階で 行うことが好ましい。異方性のエッチングがフッ素ベースのプラズマ（通常はＣ ＨＦ₃プラズマ）によって実施され、層５２を概ね貫通する垂直の開口部を形成 し、その後等方性のウエットエッチングが緩衝（buffered）フッ化水素酸によっ て実施され、初期の開口部が広げられて誘電性開口部５６を形成する。両方のエ ッチング段階において、上側の抵抗層はエッチング遮断部となる。 ここで電子放出円錐体５４が誘電性開口部５６の中に形成される。円錐体５４ の形成には様々な手法を使用し得る。１つの手法において、要求されるエミッタ 円錐体材料（例えばモリブデン）は、通常誘電性の層５２の上側表面に対して垂 直の方向に、構造体の頂部に蒸着される。エ ミッタ円錐体材料はゲート層６２上に積層し、またゲート開口部６６を通り誘電 性開口部５６の中の上側の抵抗層５０上に積層する。円錐体材料がゲート層６２ 上に積層するために、円錐体材料が開口部５６に入る際に通過する開口部は次第 に閉鎖していく。被着は、これらの開口部が完全に閉鎖するまで行われる。結果 的に、円錐体材料は開口部５６の中に堆積し、第６ｅ図に示すように対応する円 錐形の電子放出素子５４を形成する。円錐体材料の連続的な（ブランケット）層 （第６ｅ図には図示せず）が、ゲート層６２上に同時に形成される。 過剰なエミッタ円錐体材料の（非表示）層は、電気化学的に除去され、第６ｅ 図に示す構造体を形成する。過剰な円錐体材料層の電気化学的除去は、Ｋｎａｌ ｌ等の共同出願である国際出願 （代理人明細書番号Ｍ−３８７７−１Ｐ ＰＣＴ）の記載に従い実施され、それらの内容に言及することで本明細書の一 部とする。 過剰な円錐体材料層の電気化学的除去は電気化学的セル（electrochemical ce ll）（図示せず）において実施される。過剰な円錐体材料の除去の間及び／又は 除去の前において、通常幾つかの電子放出円錐体５４がゲート層６２に対し短絡 する。Ｋｎａｌｌ等の過剰な円錐体材料層を除去するための技術の使用において 、電気化学的セルは、抵抗体の電圧Ｖ_Rが短絡していない円錐体５４に対し負の 遷移値−Ｖ_RTよりも小さくならない程度に負である（即ち電圧Ｖ_Rが−Ｖ_RTから ０の間である）ように操作される。これは上側の抵抗層５０の抵抗Ｒ_Uが非常に 高い状況の１つである。特に、上側の抵抗Ｒ_Uは非常に高く、短絡していない円 錐体５４は各短絡している円錐体５４から事実上電気的に絶縁されている。この 状況における高いＲ_Uの値により、短絡していない円錐体５４が、短絡した円錐 体５４を通る短絡経路によって過剰な円錐体材料層上に存在する電気化学的除去 電位（electrochemical removal potential）まで上昇することを回避する。 短絡していない円錐体５４を電気化学的除去電位に対し大きくマイナスの電位 に維持する方法が与えられた場合、短絡していない円錐体５４は電気化学的作用 を受けない。仮に短絡していない円錐体５４の電位が電気化学的除去電位の付近 に達する場合でも、各短絡していない円錐体５４を流れる電流Ｉ_Rの除去値（rem oval value）は非常に小さく、過剰な円錐体材料の層を除去するのに必要な時間 間隔においては短絡していない円錐体５４の非常に僅かな材料が除去されるのみ である。最終的な結論として、短絡していない円錐体５４は除去されず、即ち過 剰な円錐体材料層の除去の意図しない結果として、著しい作用を受けない。 別法として、リフトオフ法を使用して過剰な円錐体材料層の除去が可能である 。この方法では円錐体材料の被着前にゲート層６２の頂部にリフトオフ層を被着 することが必要である。円錐体の被着において、過剰な円錐体材料層がリフトオ フ層上に形成される。その後リフトオフ層は除去され、従って同時に過剰な円錐 体材料層が剥離される。 過剰な円錐体材料の層を除去するために使用するその手法を考慮せずに、上側 の抵抗層５０の存在により、円錐体５４の先端を鈍くする又は／更に円錐体５４ の抵抗層４６への接続を切断する原因となる電気化学的腐食なしに、過剰な円錐 体材料を除去することが可能になる。円錐体５４が、例えば過剰な円錐体材料の 電気化学的除去において、電解液の中に置かれた場合、上側の抵抗層のサーメッ トは、それ自体では円錐体５４の電気化学的腐食の原因とはならない。サーメッ トは円錐体５４の電気化学的腐食を回避するためのバリアとして作用するが、そ うでない場合は下側の抵抗層４８又はエミッタ電極４２の電気化学的相互作用の ために電気化学的腐食が発生し得る。更に、円錐体５４は上側の抵抗層５０の中 のサーメットに対し良好な接着性を有する。 集束用システム６８（第６図には図示せず）は、先に引用したＳｐｉｎｄｔ等 による後方（backside）／前方（frontside）露出処理に従い形成される。Ｓｐ ｉｎｄｔ等の後方露出の使用において、抵抗体４６が入射する紫外線を含む光線 に対し相当の割合、通常４０〜８０％を透過することを利用する。 その後の操作において、電界エミッタは外壁によって発光デバイスに対しシー ルされる。一般にシール操作は、発光デバイス上においてスペーサ壁に沿って外 壁を取り付けることを必要とする。そこで、この複合体アセンブリは電界エミッ タと接触し、ディスプレイの内部圧力が通常約１.３３×１０^-5〜１.３３×１０^-4 Ｐａ（１０^-7〜１０^-6ｔｏｒｒ）において気密封止される。 誘電体によってエミッタ電極と離隔された制御電極を含む電界エミッタにおい て、制御電極が誘電体を通って直接エミッタ電極に対し直接電気的に接続された 時、交差短絡が発生する。エミッタ電極とコントロール電極の間に抵抗体が存在 する場合、誘電体及び抵抗体の両方を通って延在し２つの電極に接続する導電性 材料により短絡が形成される。導電性材料は、離隔された導電性粒子、或いは２ つの電極の１つまたは両方の材料であり得る。 上側の抵抗層５０がなく下側の抵抗層４８のみを含み、且つその他の点では、 総合的な抵抗体の厚みが抵抗体４６の厚みに概ね等しい本電界エミッタに匹敵す る電界エミッタにおいて交差短絡が発生し得るとしても、本電界エミッタの中の 上側の抵抗層５０がサーメットで形成される場合、交差短絡の発生は大幅に減少 する。上側の抵抗層５０は、本発明において交差短絡を回避するバリアとして機 能する。 本発明に従って製造された電子放出装置を備えるフラットパネル型ＣＲＴディ スプレイが、後述する方法で動作する。発光デバイスのアノー ド層は、発光燐光体素子の上方に設置され、制御電極５８及びエミッタ電極４２ に対して高い正の電位に保たれる。適切な電位が（ａ）選択された１つの制御電 極５８と（ｂ）選択された１つのエミッタ電極４２との間に印加された場合、選 択されたゲート部６２は選択された電子放出素子５４の集合から電子を引き出し 、発生する電子流の大きさを制御する。一般的に要求されレベルの電子放出が発 生するのは、発光素子が高電位の燐光体である場合に発光素子で計測された電流 密度が０．１ｍＡ／ｃｍ²であり、印加されたゲート−カソード平行平面の電界 が２０Ｖ／μｍ或いはそれ未満に到達する時である。抜き出された電子はアノー ド層を通過し、燐光体素子に選択的に衝当し、発光デバイスの外側表面上に可視 光線を放出する。 “頂部”、“底部”、及び“下側”のような方向性の用語は、本発明の記載に おいて座標系を明確にするために使用され、それにより読者は本発明の各構成部 分がどのように適合しているかを容易に理解することができるであろう。実際の 電子放出デバイスの構成部品は、ここで用いる方向性の用語によって示されたも のと異なる方向に配置されていても良い。発明における製造工程の実施方法に対 しても同様の適用がなされる。方向性の用語は表現を容易にするために便宜上用 いるもので、発明は、ここで使用される方向性の用語によって示されるものと厳 密には異なる方向性の実施を含む。 本発明は特定の実施例を用いて説明されているが、この記載は単に例証を目的 とするものであり、後述する発明の請求項の範囲を限定するものと解釈されもの ではない。例えば、抵抗体４６は、２つ以上の抵抗層で形成し得る。抵抗体４６ がブランケット層の形態ではなく、パターン形成されてもよい。上側の層５０の ような抵抗層４６のある部分がブランケット層で、抵抗層４６の残りの部分がパ ターン形成されても良い。 電子放出素子５４の各集合は、多数の素子５４よりむしろ１つの素子５４だけ で形成し得る。多数の電子放出素子を、誘電性の層２２を通る１つの開口部の中 に配置することが可能である。電子放出素子２４は、円錐以外の形状もとり得る 。一例としてフィラメント形状があり、また別にダイアモンドグリットのような ランダムな形状の粒子もある。 本発明の原理は、別のタイプのマトリクス上にアドレス指定されたフラットパ ネル型ディスプレイにも適用可能である。この目的のフラットパネル型ディスプ レイの候補には、マトリクス状にアドレス指定されたプラズマディスプレイやア クティブマトリクス（active matrix）液晶ディスプレイも含まれる。一般に、 ここでの多層の抵抗体は、様々な多層電極（multi-electrode）デバイスの製造 において、電気化学的腐食を回避するために使用され得る。本発明の思想及び請 求の範囲を逸脱することなく、当業者によって種々の変更及び応用が可能である 。

【手続補正書】特許法第１８４条の４第４項 【提出日】平成１０年１２月９日（１９９８．１２．９） 【補正内容】請求の範囲 １．所定のデバイスであって、 導電性エミッタ電極と、 前記エミッタ電極の上に重なる下側の電気的抵抗層と、 前記下側の抵抗層の上に重なり、化学組成がそれと異なる上側の電気的抵抗層 と、 上側の抵抗層の上に重なる多数の電子放出素子であって、各抵抗層が各電子放 出素子の下方の位置から別の各電子放出素子の下方の位置まで連続的に延在する 、電子放出素子とを含むことを特徴とする所定のデバイス。 ２．２つの抵抗層に掛かる抵抗体の電圧に関して、指定された１つの抵抗層の電 流−電圧特性が、残りの１つの抵抗層のそれに比べより線形であり、前記電圧が ０から少なくともデバイスの正常動作において抵抗体の電圧が到達する上位の動 作値まで変化することを特徴とする請求項１に記載のデバイス。 ３．前記指定された抵抗層が、（ａ）前記抵抗体の電圧が０から上位の動作値よ りも小さい交差値までの間にある時、前記残りの抵抗層に比べて抵抗が小さく、 また（ｂ）前記抵抗体の電圧が交差値から上位の動作電圧値までの間にある時、 前記残りの抵抗層に比べて抵抗が大きいことを特徴とする請求項２に記載のデバ イス。 ４．前記残りの抵抗層の抵抗が、前記抵抗体の電圧に関して少なくとも１０倍の 大きさで変化することを特徴とする請求項１に記載のデバイス。 ５．前記指定された抵抗層が前記下側の抵抗層であり、従って前記残りの抵抗層 が上側の抵抗層であることを特徴とする請求項２に記載のデバイス。 ６．前記下側の抵抗層が、（ａ）前記抵抗体の電圧が０から上位の動作 値よりも小さい交差値までの間にある時、前記下側の抵抗層に比べて抵抗が小さ く、また（ｂ）前記抵抗体の電圧が交差値から上位の動作電圧値までの間にある 時、前記上側の抵抗層に比べて抵抗が大きいことを特徴とする請求項５に記載の デバイス。 ７．前記抵抗体の電圧が０から前記交差値の間にある遷移値のときに比べ、該電 圧が前記上位の動作値のときには、前記上側の層の抵抗が少なくとも１０分の１ より小さいことを特徴とする請求項６に記載のデバイス。 ８．組み合わせた前記２つの層の電流−電圧特性が、前記抵抗体の電圧が前記遷 移値から前記交差値を経て前記上位の動作値まで増加する時、次第により線形と なることを特徴とする請求項６に記載のデバイス。 ９．前記抵抗体の電圧が前記遷移値から前記上位の動作値までの間にあるとき、 前記下側の抵抗層の厚みが前記上側の抵抗層の厚みに対し次第に大きくなるにつ れて、組み合わされた前記２つの抵抗層の電流−電圧特性が次第により線形に近 づくことを特徴とする請求項７に記載のデバイス。 １０．前記上側の抵抗層が、金属粒子をセラミック中に埋入したサーメットを含 むことを特徴とする請求項１〜９に記載のデバイス。 １１.前記金属粒子が重量百分率で１０〜８０％のサーメットからなり、 前記セラミックが重量百分率で２０〜９０％のサーメットからなることを特徴 とする請求項１０に記載のデバイス。 １２．前記金属粒子がクロム粒子を含むことを特徴とする請求項１０に記載のデ バイス。 １３．前記下側の抵抗層がシリコン−炭素化合物を含むことを特徴とする請求項 １０に記載のデバイス。 １４．前記上側の抵抗層の上に重なり、中に前記電子放出素子が設置さ れた少なくとも１つの誘電性開口部を有する誘電性の層を更に含むことを特徴と する請求項１〜９に記載のデバイス。 １５．前記誘電性の層が、前記上側の抵抗層に関して選択的にエッチング可能で あることを特徴とする請求項１４に記載のデバイス。 １６．前記誘電性の層の上に重なり、前記電子放出素子を露出する少なくとも１ つの制御開口部を有する制御電極を更に含むことを特徴とする請求項１４に記載 のデバイス。 １７．所定のデバイスであって、 側方に離隔された複数の導電性エミッタ電極と、 前記エミッタ電極の上に重なる下側の電気的抵抗層と、 前記下側の抵抗層の上に重なり、化学組成がそれと異なる上側の抵抗層と、 前記上側の抵抗層の上に重なる側方に離隔された複数の電子放出素子の集合で あって、前記各集合が同じ多数の前記電子放出素子を含み、各抵抗層が各集合に おける各電子放出素子の下方の位置から別の各電子放出素子の下方の位置まで連 続的に延在する、電子放出素子の集合とを含むことを特徴とする前記デバイス １８．前記上側の抵抗層の上に重なり、中に前記電子放出素子が位置する誘電性 開口部を有する誘電性の層と、 前記誘電性の層の上に重なり、前記電子放出素子を露出する制御開口部を有す る側方に離隔された複数の制御電極とを有することを特徴とする請求項１７に記 載のデバイス。 １９．前記上側の抵抗層が、金属粒子をセラミックに埋入したサーメットを含む ことを特徴とする請求項１８に記載のデバイス。 ２０．前記電子放出素子の上方に間隔を置いて設置され、該電子放出素子によっ て放出された電子を集束するアノード手段を更に含み、前記ア ノード手段が、同じ多数の側方に離隔された発光素子を含む発光デバイスの一部 であり、前記発光素子の各々が前記電子放出素子から放出された電子の衝当によ り発光するために該電子放出素子の集合に対向して設置されることを特徴とする 請求項１８又は１９に記載のデバイス。 ２１．互いに概ね電気的に接触し、互いに異なる化学組成を有する第１及び第２ のの電気的抵抗層を含む所定の抵抗体であって、前記第１の抵抗層が、シリコン −炭素化合物、窒化アルミニウム、及び窒化ガリウムの少なくとも１つを含み、 前記第２の抵抗層が金属粒子をセラミックに埋入したサーメットからなることを 特徴とする抵抗体。 ２２．前記第２の抵抗層が概ねサーメットからなることを特徴とする請求項２１ に記載の抵抗体。 ２３.前記金属粒子が重量百分率で１０〜８０％のサーメットからなり、 前記セラミックが重量百分率で２０〜９０％のサーメットからなることを特徴 とする請求項２１に記載の抵抗体。 ２４．前記金属粒子がクロム粒子を含むことを特徴とする請求項２１に記載の抵 抗体。 ２５．前記セラミックがシリコン酸化物を含むことを特徴とする請求項２４に記 載の抵抗体。 ２６．前記シリコン−炭素化合物が、シリコン−炭素−窒素を含むことを特徴と する請求項２１〜２５に記載の抵抗体。 ２７．互いに概ね電気的に接触し、互いに異なる化学組成を有する第１及び第２ のの電気的抵抗層を含む所定の抵抗体であって、前記第１の抵抗層の電流−電圧 特性が、前記第２の抵抗層に比べより線形であり、前記第１の抵抗層は、（ａ） 前記２つの層に掛かる抵抗体の正の電圧が交差値よりも高い時、前記第２の抵抗 層に比べ抵抗が大きく、また（ｂ）前記抵抗体の電圧が交差値よりも低い時、前 記第２に抵抗層に比べ抵抗 が小さい、ことを特徴とする抵抗体。 ２８．前記第２の抵抗層の抵抗が、前記抵抗体の電圧に関して少なくとも１０倍 の大きさで変化することを特徴とする請求項２７に記載の抵抗体。 ２９．前記抵抗体の電圧が前記遷移値から少なくとも前記交差値を経て増加する のにともない、組み合わされた前記２つの抵抗層の電流−電圧特性が次第により 線形に近づくことを特徴とする請求項２８に記載の抵抗体。 ３０．前記抵抗体の電圧が前記遷移値から前記交差値までの間にあるとき、前記 第１の抵抗層の厚みが前記第２の抵抗層の厚みに対し次第に大きくなるにつれて 、組み合わされた前記２つの抵抗層の電流−電圧特性が次第により線形に近づく ことを特徴とする請求項２８又は２９に記載の抵抗体。 ３１．所定の方法であって、 導電性エミッタ電極の上方に下側の電気抵抗層を準備する過程と、 前記下側の抵抗層の上方に化学組成がそれと異なる上側の抵抗層を準備する過 程と、 前記各抵抗層が各電子放出素子の下方の位置から別の各電子放出素子の下方の 位置まで連続的に延在するように、前記上側の抵抗層の上方に多数の電子放出素 子を形成する過程とを含むことを特徴とする方法。 ３２．前記形成過程の前に、 前記上側の抵抗層の上方に誘電性の層を準備する過程と、 後で中に電子放出素子が形成される少なくとも１つの誘電性開口部を形成する ために、前記誘電性の層を貫通してエッチングする過程とを含むことを特徴とす る請求項３１に記載の方法。 ３３．前記上側の層がエッチング遮断部分として作用するように、エッ チャント（etchant）が前記上側の層の材料よりも前記誘電性の層の材料に作用 するエッチング過程が実施されることを特徴とする請求項３２に記載の方法。 ３４．前記エッチャントがプラズマを含むことを特徴とする請求項３３に記載の 方法。 ３５．前記形成過程の前において、上に前記電子放出素子を形成する少なくとも １つの制御開口部を有するように、前記誘電性の層の上方に制御電極を準備する 過程であって、前記制御開口部を通して前記誘電性の層をエッチングすることに よって前記誘電性開口部が形成される、前記準備過程を更に含むことを特徴とす る請求項３３に記載の方法。 ３６．前記上側の抵抗層が、金属粒子をセラミックに埋入したサーメットを含む ことを特徴とする請求項３１〜３５に記載の方法。 【手続補正書】特許法第１８４条の８第１項 【提出日】平成１１年１月２８日（１９９９．１．２８） 【補正内容】 通常、１つの抵抗層のＩ−Ｖ特性は、他の抵抗層に比べより線形に近い。ここ で用いた「線形（linear）」は、素子に掛かる電圧に対して変化する素子を流れる 電流の割合が一定であることを意味する。電圧は電流と抵抗の積であり、通常、 より線形なＩ−Ｖ特性の抵抗層の抵抗に比べて、より非線形なものは電圧（また は電流）に対して大きく変化する。 ２つの抵抗層のＩ−Ｖ特性は、交差電圧（crossover voltage）の値および遷 移電圧（transition voltage）の値という用語で適切に説明できる。下側の抵抗 層がより線形なＩ−Ｖ特性を有する代表的な局面を考えてみる。 ２つの抵抗層に掛かる電圧が０から抵抗体の電圧がデバイスの正常動作におい て到達し得る上位の電圧値までの間にあるとき、２つの抵抗層のＩ−Ｖ特性は互 いに交差することが好ましい。交差は、交差電圧にて生ずる。特に下側の抵抗層 は、（ａ）抵抗体の電圧が０から交差電圧の間にあるとき、上側の抵抗層に比べ て抵抗が小さいく、また（ｂ）抵抗体の電圧が交差電圧から上位の動作電圧値の 間にあるとき、上側の抵抗層に比べて抵抗が大きい。 遷移電圧の値は０から交差電圧の値の間にある。抵抗体の電圧が遷移電圧の近 傍にあるとき、通常上側の抵抗層（ここでは、より線形でない抵抗層）の抵抗が 急激に変化する。例えば、抵抗体の電圧が上位の動作値から遷移値まで変化する とき、上側の抵抗層の抵抗は少なくとも１０倍低下する。 抵抗層のＩ−Ｖ特性のための配置構成は、抵抗体の電圧が遷移値を越えたとき に下側の抵抗層（ここでは、より線形な抵抗層）が全ての抵抗体のＩ−Ｖ特性を 支配し得るような前述の抵抗特性を含む。従って、特に抵抗体の電圧が０から遷 移値の間にあって上側の抵抗層のＩ−Ｖ特性が著しく非線形である場合でも、遷 移値から上位の動作値の間の抵抗体 遷移電圧の値は０から交差電圧の値の間にある。抵抗体の電圧が遷移電圧の近 傍にあるとき、通常上側の抵抗層（ここでは、より線形でない抵抗層）の抵抗が 急激に変化する。例えば、抵抗体の電圧が遷移から値上位の動作値まで変化する とき、上側の抵抗層の抵抗は少なくとも１０倍低下する。 抵抗層のＩ−Ｖ特性のための配置構成は、抵抗体の電圧が遷移値を越えたとき に下側の抵抗層（ここでは、より線形な抵抗層）が全ての抵抗体のＩ−Ｖ特性を 支配し得るような前述の抵抗特性を含む。従って、特に抵抗体の電圧が０から遷 移値の間にあって上側の抵抗層のＩ−Ｖ特性が著しく非線形である場合でも、遷 移値から上位の動作値の間の抵抗体の電圧において、総合的な抵抗のＩ−Ｖ特性 はより線形に近づき得る。 総合的な抵抗のＩ−Ｖ特性は、２つの抵抗層を形成する与えられた材料のセッ トに対し、層の厚みを適切に調整することによって制御される。抵抗体の電圧が 遷移値から上位の動作値の間のとき、上側の抵抗層に対する下側の抵抗層の厚み の割合を次第に増加させると、全ての抵抗のＩ−Ｖ特性は次第により線形となる 。 遷移電圧の値を越えた電圧における総合的なＩ−Ｖ特性の線形性の向上により 、通常、電子放出デバイスの動作性能が高められる。特に、電子放出素子が上に 重なるゲート層と短絡した場合でも、電子放出素子及び抵抗体を流れるように生 じた短絡電流を、僅かな性能低下が生じる程度の大きさに容易に制限できる。遷 移値より小さい正の電圧において、上側の抵抗層の抵抗が下側の抵抗層に比べ大 きいという事実は、重大な性能低下の原因とはならない。 前述の方法で確立されたＩ−Ｖ特性に関し、総合的な抵抗体のＩ−Ｖ特性は上 側の抵抗体のそれから部分的に切り離される。これにより、必要とする他の機能 を得るように、別の特性を有する上側の抵抗層を選択 前述の利点を達成するために、垂直方向の抵抗体４６は、下側のブランケット （blanket）電気的抵抗層４８及び上側のブランケット電気的抵抗層５０として 形成される。下側の抵抗層４８はエミッタ電極４２の頂部に重なり、良好なオー ミック接触を形成する。下側の抵抗層４８とエミッタ電極４２の間のオーミック 接触は、抵抗層４８及び電極４２の材料によって形成された薄い界面の層によっ て達成され得る。また抵抗層４８は、エミッタ開口部４４を通って、また電極４ ２の側方で、ベースプレートと部分的に接触する。上側の抵抗層５０は下側の抵 抗層４８の頂部に重なり、オーミック接触を形成する。 実際に抵抗体４６の層に掛かる電圧Ｖ_Rは、（ａ）抵抗体４６の上に重なる電 子放出素子と（ｂ）電子放出素子の下方の抵抗体４６の下に重なるエミッタ電極 ４２との間の電圧（差）である。抵抗層４８及び５０において側方に広がる電流 のために、抵抗体の電圧Ｖ_Rが０ではない値であるとき、下側の抵抗層４８（又 は上側の抵抗層５０）に掛かる電圧は単一の値ではない。言い換えれば、層４８ と層５０の間の界面における電圧は、ある点からある点まで抵抗体内の界面に沿 って変化する。この事実から、層４８又は層５０に掛かる一部の電圧のみが存在 する場合でも、層４８及び層５０の垂直方向のＩ−Ｖ特性は概ね電圧Ｖ_Rに関し て説明される。 下側の抵抗層４８は電気的抵抗材料からなり、その材料は、抵抗体の電圧Ｖ_R の大きさが０から上側の操作値Ｖ_RUの間および負の値−Ｖ_RUからＯの間で変化す るのにともない、厚み方向に層４８を通り下方または上方に概ね垂直に流れる電 流に対して比較的線形のＩ−Ｖ特性を備える。Ｒ_Lは、電子放出素子を通って流 れる電流に対して下側の抵抗層４８が与える垂直方向の抵抗を示すものとする。 、電圧Ｖ_Rが−Ｖ_RUからＶ_RUまでの範囲を変化する時、下側の垂直方向の抵抗Ｒ_L は概ね一定で 表面板４０の上側表面に対して垂直方向から見ると、概ね蜂の巣に似たパター ンに整列した集束用システム６８が、主制御部６０の一部、及び制御電極５８に よって覆われていない誘電性の層５２の上に設置される。集束用システム６８は 、電子放出素子５４の異なる集合の各々のための開口部７０のグループを有する 。電子放出素子５４の各集合から放出された電子はシステム６８によって集束さ れ、電子放出素子デバイスに対向して配置された発光デバイスの対応する発光素 子の中の燐光体材料に衝当する。一般に集束用システム７０は、１９９８年５月 ２７日に出願されたＳｐｉｎｄｔらの国際特許申請ＰＣＴ／ＵＳ９８／０９９０ ７の記載のように具現化される。 第３図、第４図、及び第５ａ〜５ｃ図の補助によって、エミッタ抵抗層４６が 、電子放出素子５４を流れる電流の制御に役立つためにどのように使用されるか を理解することが容易となる。第３図は、１つの電子放出円錐体５４及びその下 にある抵抗体４６の一部を中心に拡大した第２図の電界エミッタの一部を示す。 例示を目的として、第３図の円錐体５４は、導電性粒子６８によってゲート部６ ２に対して電気的に短絡しているように示されている。第４図は第３図の電界エ ミッタ部の単純化した電気的モデルを示す。第４図における各回路要素の符号は 、対応する第３図の物理的要素に用いた符号の後にアスタリスク（＊）を付けて 構成している。第５ａ図乃至第５ｃ図の各々は、上側の抵抗層５０、下側の抵抗 層４８、及び複合的な垂直方向の抵抗体４６の各々の垂直方向のＩ−Ｖ特性の単 純化したグラフである。 ゲート電圧Ｖ_Gが第３図のゲート部６２に対し与えられる。エミッタ電圧Ｖ_Eは エミッタ電極４２に対し与えられる。円錐体５４がゲート部６２に対し電気的に 短絡しておらず、また使用不能でないとした場合、ゲート−エミッタ電圧Ｖ_G− Ｖ_Eが十分に高い正の値まで上昇すること 言い換えれば、抵抗体４６はゲート−エミッタ電圧Ｖ_G−Ｖ_Eのほぼ全てを降下 させる。この降下は通常３５ボルトであるＶ_RUと同程度になり得る。電圧Ｖ_Rが Ｖ_RUに等しいときに抵抗Ｒ_Rは十分に高く、最悪の場合、過剰な電力消費を回避 し、且つゲート電圧Ｖ_Gがエミッタ電圧Ｖ_Eに十分に近づくことを回避するために 、短絡した円錐体５４及び抵抗体４６を通り下側に流れる電流が十分に低く、短 絡した円錐体５４と同様のＶ_G及びＶ_Eの値を印加された短絡していない円錐体５ ４において輝度が有害な影響を受ける原因となる。 第４図の単純化された電気的モデルにおいて（及び第３図に示す電界エミッタ 部に対するモデルの適用において）、抵抗層４８と層５０の間の界面に沿った電 圧で広がる電流がもたらす変化は無視される。この簡素化を条件とすれば、下側 の抵抗層４８の厚み方向に掛かる下側の抵抗体の電圧Ｖ_Lが存在する。同様に、 上側の抵抗層５０の厚み方向に掛かる上側の抵抗体の電圧Ｖ_Rが存在する。抵抗 体の電圧Ｖ_Rは近似的に次式で示される。 Ｖ_R＝Ｖ_L＋Ｖ_U （１） 抵抗体の電流Ｉ_Rは抵抗層４８及び５０の厚み方向を貫き流れる。抵抗体の電 流Ｉ_Rにおいて広がりが生じても、主として垂直方向の電流である。電流Ｉ_Rは次 の関係式で定められる。 Ｖ_R＝Ｉ_RＲ_R （２） ここで総合的な抵抗Ｒ_Rは、概ね下側の抵抗Ｒ_L及び上側の抵抗Ｒ_Uの和である。 第３図および第４図の単純化したモデルにおいて電圧Ｖ_L及びＶ_Uは次式で表され る。 Ｖ_L＝Ｉ_RＲ_L （３） Ｖ_U＝Ｉ_RＲ_U （４） 円錐体５４が電子を放出する短絡していない円錐体である時、第４図に 定性的に示すように、抵抗体の電流Ｉ_Rは通常円錐体５４を通り概ね下方に流れ 、さらに層４８及び５０を通り下方に流れる。正常なディスプレイ動作において 円錐体５４がゲート部６２に短絡した時、電流Ｉ_Rは円錐体５４および層４８、 ５０を通り下方に流れる。 第５ａ図及び第５ｂ図は、抵抗体の電流Ｉ_Rが（ａ）上側の抵抗層５０に掛か る電圧Ｖ_U及び（ｂ）下側の抵抗層４８に掛かる電圧Ｖ_Lに関し各々どのように変 化するかを定性的に示すものである。下位の電流Ｉ_RL及び上位の電流Ｉ_RUは、操 作電圧レベルＶ_RL及びＶ_RUの各々における電流Ｉ_Rの値である。第５ａ図及び第 ５ｂ図に示すように、０から（少なくとも）上側の操作値Ｉ_RUまで変化する電流 Ｉ_Rに対し、下側の抵抗層４８の垂直方向のＩ−Ｖ特性は上側の抵抗層５０のそ れに比べより線形である。 上側の抵抗体の電圧Ｖ_Uが遷移値Ｖ_RTの付近にある時、上側の抵抗層５０のＩ −Ｖ曲線は急激なカーブを描く。上側の抵抗層５０のＩ−Ｖ曲線のカーブは十分 に大きく、抵抗層４８及び５０のＩ−Ｖ曲線は、抵抗体の電流Ｉ_Rが交差値Ｉ_RX にあるとき互いに交差する。特に、０からＩ_RXの間の電流Ｉ_Rに対し、上側の抵 抗Ｒ_Uは下側の抵抗Ｒ_Lよりも大きい。Ｉ_RXからＩ_RUの間の電流Ｉ_Rに対しては、 下側の抵抗Ｒ_Lは上側の抵抗Ruよりも大きい。 第５ｃ図は抵抗体の電流ＩRが抵抗体の電圧ＶRに対してどのように変化するか を定性的に示すものである。交差電流Ｉ_RXでは、抵抗体の電圧Ｖ_Rは交差値Ｖ_RX である。交差値Ｖ_RXに関し、下側の抵抗Ｒ_Lは、（ａ）電圧Ｖ_Rが０からＶ_RXの間 の時、上側の抵抗Ｒ_Uよりも小さく、また（ｂ）電圧Ｖ_RがＶ_RXからＶ_RUの間の時 、上側の抵抗Ｒ_Uよりも大きい。交差点において下側の抵抗体の電圧Ｖ_Lは上側の 抵抗体の電圧Ｖ_Uと等しいので、電圧Ｖ_L及びＶ_Uの各々は交差点においてＶ_RX／ ２に等しい。 第５ｃ図は下側の動作電圧Ｖ_RLよりも大きな抵抗体の電圧Ｖ_Rの値で生じる時 の交差電圧Ｖ_RXを示す。或いは、Ｖ_RLはＶ_Rの値がＶ_RXよりも大きい時に生じ得 る。同様の説明を電流値Ｉ_RX及びＩ_RLに対しても適用する。幾つかの状況におい て、抵抗層４８及び５０のＩ−Ｖ曲線はＶ_RU及びＩ_RUの各々の値よりも大きなＶ_R 及びＩ_Rにおいて交差し得る。 一般に抵抗体４６のＩ−Ｖ特性は、抵抗体の電圧Ｖ_RがＶ_RTからＶ_RL及びＶ_RX を経てＶ_RUまで増加する時、次第により線形となる。第５ａ図から第５ｃ図は、 原点に対するＶ_U、Ｖ_L、及びＶ_Rの変化の対称性を示している。第５ｃ図の第３ 象限において、下側の抵抗Ｒ_Lは（ａ）電圧Ｖ_Rが概ね０から−Ｖ_RXにある時、上 側の抵抗Ｒ_Uよりも小さく、また（ｂ）電圧Ｖ_Rが−Ｖ_RXから−Ｖ_RUの間にある時 、抵抗Ｒ_Uよりも大きい。 抵抗層４８及び５０の与えられた組成に対し、抵抗体４６の垂直方向のＩ−Ｖ 特性は、層５０に対する層４８の厚みを調節することによって制御可能である。 その場合、交差電圧Ｖ_RXの値は正常に変化する。層５０に対する層４８の厚みの 比が変化するように上側の層５０を調節した場合、上側の抵抗層５０によって概 ね決定される遷移電圧Ｖ_RTの値は変化し得る。 電圧Ｖ_RXおよびＶ_RTでの変化を条件として、Ｖ_RTからＶ_RUの範囲のＶ_Rにおい て抵抗体４６の垂直方向のＩ−Ｖ特性は、層４８の厚みが層５０の厚みに比例し て増加する時、下側の抵抗層４８の垂直方向のＩ−Ｖ特性に次第に近づき、従っ てより線形となる。層５０の最小の厚みは、加工条件（processing conditions ）及び短絡要因によって概ね決定される。一般に遷移電圧Ｖ_RTは加工条件が許容 する程度に小さいことが好ましい。 第６ａ図から第６ｅ図（まとめて第６図とする）は、第１図の電界エ ミッタの製造プロセスを示している。第６図は垂直断面図であり、１つの大型の 制御開口部（スイートスポット）６４の側方の境界の中に位置する構成材料の製 造のみを示すものである。出発点はベースプレート４０である。エミッタ電極材 料のブランケット層がベースプレート４０上に被着されフォトレジストマスクを 使用しパターン形成され、第６ａ図に示すようなエミッタ電極４２を形成する。 エミッタ電極４２の露出した表面を清浄化するために、通常スパッタエッチン グが実施される。下側の抵抗層４８が、電極４２及び露出したベースプレート４ ０の部分の上に被着される。第６ｂ図に示すように、一般に層４８の被着はスパ ッタリングによって行われ、電極４２に対し良好なオーミック接触を形成する。 別法として層４８は化学気相成長法（ＣＶＤ）によって被着し得る。 そこで上側の抵抗層５０が下側の抵抗層４８の上に被着される。一般に上側の 抵抗層５０の被着はスパッタリングによって行われる。別法として、層５０はＣ ＶＤによって被着し得る。 シリコン酸化物の誘電性のブランケット層５２Ｐが上側の抵抗層５０の上に被 着される。第６ｃ図に示すように、誘電性の層５２Ｐのシリコン酸化物は、上側 の抵抗層５０のサーメットに関して選択的にエッチング可能である。一般に層５ ２Ｐの被着はＣＶＤによって行われる。 主制御部６０（第６図には図示せず）のための導電性材料のブランケット層が 、誘電性の層５２Ｐ上に被着され、フォトレジストマスクを使用してパターン形 成され、大型の制御開口部６４（第６図には図示せず）を含む制御部６０を形成 する。必要とするゲート材料のブランケット層が、構造体の頂部に被着され、別 のフォトレジストマスクを使用しパターン形成され、ゲート部６２を形成する。 主制御部６０が部分的にゲート部６２の上ではなく下に重なる場合、ゲート部６ ２は主制御部６０の 誘電性の相互電極のエッチング（interelectrode dielectric etch）は、（ａ ）１つ又はそれ以上の化学的なエッチャントを使用する等方性のウェットエッチ ング、（ｂ）アンダーカット（完全には異方性ではない）ドライエッチング、及 び（ｃ）非アンダーカット（十分に異方性である）ドライエッチングの後にウェ ット又はドライのアンダーカットエッチングを行なうような様々な方法で実施可 能である。誘電性の層５２がシリコン酸化物からなる時、エッチングは２段階で 行うことが好ましい。異方性のエッチングがフッ素ベースのプラズマ（通常はＣ ＨＦ₃プラズマ）によって実施され、層５２を概ね貫通する垂直の開口部を形成 し、その後等方性のウエットエッチングが緩衝（buffered）フッ化水素酸によっ て実施され、初期の開口部が広げられて誘電性開口部５６を形成する。両方のエ ッチング段階において、上側の抵抗層５０はエッチング遮断部となる。 ここで電子放出円錐体５４が誘電性開口部５６の中に形成される。円錐体５４ の形成には様々な手法を使用し得る。１つの手法において、要求されるエミッタ 円錐体材料（例えばモリブデン）は、通常誘電性の層５２の上側表面に対して垂 直の方向に、構造体の頂部に蒸着される。エミッタ円錐体材料はゲート層６２上 に積層し、またゲート開口部６６を通り誘電性開口部５６の中の上側の抵抗層５ ０上に積層する。円錐体材料がゲート層６２上に積層するために、円錐体材料が 開口部５６に入る際に通過する開口部は次第に閉鎖していく。被着は、これらの 開口部が完全に閉鎖するまで行われる。結果的に、円錐体材料は開口部５６の中 に堆積し、第６ｅ図に示すように対応する円錐形の電子放出素子５４を形成する 。円錐体材料の連続的な（ブランケット）層（第６ｅ図には図示せず）が、ゲー ト層６２上に同時に形成される。 過剰なエミッタ円錐体材料の（非表示）層は、電気化学的に除去され、 第６ｅ図に示す構造体を形成する。過剰な円錐体材料層の電気化学的除去は、Ｋ ｎａｌｌ等の共同出願である国際出願ＰＣＴ／ＵＳ９８／１２８０１の記載に従 い実施され、それらの内容に言及することで本明細書の一部とする。 過剰な円錐体材料層の電気化学的除去は電気化学的セル（electrochemical ce ll）（図示せず）において実施される。過剰な円錐体材料の除去の間及び／又は 除去の前において、通常幾つかの電子放出円錐体５４がゲート層６２に対し短絡 する。Ｋｎａｌｌ等の過剰な円錐体材料層を除去するための技術の使用において 、電気化学的セルは、抵抗体の電圧Ｖ_Rが短絡していない円錐体５４に対し負の 遷移値−Ｖ_RTよりも小さくならない程度に負である（即ち電圧Ｖ_Rが−Ｖ_RTから ０の間である）ように操作される。これは上側の抵抗層５０の抵抗Ｒ_Uが非常に 高い状況の１つである。特に、上側の抵抗Ｒ_Uは非常に高く、短絡していない円 錐体５４は各短絡している円錐体５４から事実上電気的に絶縁されている。この 状況における高いＲ_Uの値により、短絡していない円錐体５４が、短絡した円錐 体５４を通る短絡経路によって過剰な円錐体材料層上に存在する電気化学的除去 電位（electrochemical removal potential）まで上昇することを回避する。 短絡していない円錐体５４を電気化学的除去電位に対し大きくマイナスの電位 に維持する方法が与えられた場合、短絡していない円錐体５４は電気化学的作用 を受けない。仮に短絡していない円錐体５４の電位が電気化学的除去電位の付近 に達する場合でも、各短絡していない円錐体５４を流れる電流Ｉ_Rの除去値（rem oval value）は非常に小さく、過剰な円錐体材料の層を除去するのに必要な時間 間隔においては短絡していない円錐体５４の非常に僅かな材料が除去されるのみ である。最終的な結論として、短絡していない円錐体５４は除去されず、即ち過 剰な円錐請求の範囲 １．所定のデバイスであって、 導電性エミッタ電極と、 前記エミッタ電極の上に重なる下側の電気的抵抗層と、 前記下側の抵抗層の上に重なり、化学組成がそれと異なる上側の電気的抵抗層 と、 上側の抵抗層の上に重なる多数の電子放出素子であって、各抵抗層が各電子放 出素子の下方の位置から別の各電子放出素子の下方の位置まで連続的に延在する 、電子放出素子とを含むことを特徴とする所定のデバイス。 ２．２つの抵抗層に掛かる抵抗体の電圧に関して、指定された１つの抵抗層の電 流−電圧特性が、残りの１つの抵抗層のそれに比べより線形であり、前記電圧が ０から少なくともデバイスの正常動作において抵抗体の電圧が到達する上位の動 作値まで変化することを特徴とする請求項１に記載のデバイス。 ３．前記指定された抵抗層が、（ａ）前記抵抗体の電圧が０から上位の動作値よ りも小さい交差値までの間にある時、前記残りの抵抗層に比べて抵抗が小さく、 また（ｂ）前記抵抗体の電圧が交差値から上位の動作電圧値までの間にある時、 前記残りの抵抗層に比べて抵抗が大きいことを特徴とする請求項２に記載のデバ イス。 ４．前記残りの抵抗層の抵抗が、前記抵抗体の電圧に関して少なくとも１０倍の 大きさで変化することを特徴とする請求項２に記載のデバイス。 ５．前記指定された抵抗層が前記下側の抵抗層であり、従って前記残りの抵抗層 が上側の抵抗層であることを特徴とする請求項２に記載のデバイス。 ６．前記下側の抵抗層が、（ａ）前記抵抗体の電圧が０から上位の動作 値よりも小さい交差値までの間にある時、前記上側の抵抗層に比べて抵抗が小さ く、また（ｂ）前記抵抗体の電圧が交差値から上位の動作電圧値までの間にある 時、前記上側の抵抗層に比べて抵抗が大きいことを特徴とする請求項５に記載の デバイス。 ７．前記抵抗体の電圧が０から前記交差値の間にある遷移値のときに比べ、該電 圧が前記上位の動作値のときには、前記上側の層の抵抗が少なくとも１０分の１ より小さいことを特徴とする請求項６に記載のデバイス。 ８．組み合わせた前記２つの層の電流−電圧特性が、前記抵抗体の電圧が前記遷 移値から前記交差値を経て前記上位の動作値まで増加する時、次第により線形と なることを特徴とする請求項６に記載のデバイス。 ９．前記抵抗体の電圧が前記遷移値から前記上位の動作値までの間にあるとき、 前記下側の抵抗層の厚みを前記上側の抵抗層の厚みに対し次第に大きくするにつ れて、組み合わされた前記２つの抵抗層の電流−電圧特性が次第により線形に近 づくことを特徴とする請求項６に記載のデバイス。 １０．前記上側の抵抗層が、金属粒子をセラミック中に埋入したサーメットを含 むことを特徴とする請求項１〜９に記載のデバイス。 １１.前記金属粒子が重量百分率で１０〜８０％のサーメットからなり、 前記セラミックが重量百分率で２０〜９０％のサーメットからなることを特徴 とする請求項１０に記載のデバイス。 １２．前記金属粒子がクロム粒子を含むことを特徴とする請求項１０に記載のデ バイス。 １３．前記下側の抵抗層がシリコン−炭素化合物を含むことを特徴とする請求項 １０に記載のデバイス。 １４．前記上側の抵抗層の上に重なり、中に前記電子放出素子が設置さ れた少なくとも１つの誘電性開口部を有する誘電性の層を更に含むことを特徴と する請求項１〜９に記載のデバイス。 １５．前記誘電性の層が、前記上側の抵抗層に関して選択的にエッチング可能で あることを特徴とする請求項１４に記載のデバイス。 １６．前記誘電性の層の上に重なり、前記電子放出素子を露出する少なくとも１ つの制御開口部を有する制御電極を更に含むことを特徴とする請求項１４に記載 のデバイス。 １７．所定のデバイスであって、 側方に離隔された複数の導電性エミッタ電極と、 前記エミッタ電極の上に重なる下側の電気的抵抗層と、 前記下側の抵抗層の上に重なり、化学組成がそれと異なる上側の抵抗層と、 前記上側の抵抗層の上に重なる側方に離隔された複数の電子放出素子の集合で あって、前記各集合が同じ多数の前記電子放出素子を含み、各抵抗層が各集合に おける各電子放出素子の下方の位置から別の各電子放出素子の下方の位置まで連 続的に延在する、電子放出素子の集合とを含むことを特徴とする前記デバイス １８．前記上側の抵抗層の上に重なり、中に前記電子放出素子が位置する誘電性 開口部を有する誘電性の層と、 前記誘電性の層の上に重なり、前記電子放出素子を露出する制御開口部を有す る側方に離隔された複数の制御電極とを有することを特徴とする請求項１７に記 載のデバイス。 １９．前記上側の抵抗層が、金属粒子をセラミックに埋入したサーメットを含む ことを特徴とする請求項１８に記載のデバイス。 ２０．前記電子放出素子の上方に間隔を置いて設置され、該電子放出素子によっ て放出された電子を集束するアノード手段を更に含み、前記ア ノード手段が、同じ多数の側方に離隔された発光素子を含む発光デバイスの一部 であり、前記発光素子の各々が前記電子放出素子から放出された電子の衝当によ り発光するために該電子放出素子の集合に対向して設置されることを特徴とする 請求項１８又は１９に記載のデバイス。 ２１．互いに概ね電気的に接触し、互いに異なる化学組成を有する第１及び第２ のの電気的抵抗層を含む所定の抵抗体であって、前記第１の抵抗層が、シリコン −炭素化合物、窒化アルミニウム、及び窒化ガリウムの少なくとも１つを含み、 前記第２の抵抗層が金属粒子をセラミックに埋入したサーメットからなることを 特徴とする抵抗体。 ２２．前記第２の抵抗層が概ねサーメットからなることを特徴とする請求項２１ に記載の抵抗体。 ２３.前記金属粒子が重量百分率で１０〜８０％のサーメットからなり、 前記セラミックが重量百分率で２０〜９０％のサーメットからなることを特徴 とする請求項２１に記載の抵抗体。 ２４．前記金属粒子がクロム粒子を含むことを特徴とする請求項２１に記載の抵 抗体。 ２５．前記セラミックがシリコン酸化物を含むことを特徴とする請求項２４に記 載の抵抗体。 ２６．前記シリコン−炭素化合物が、シリコン−炭素−窒素を含むことを特徴と する請求項２１〜２５に記載の抵抗体。 ２７．互いに概ね電気的に接触し、互いに異なる化学組成を有する第１及び第２ のの電気的抵抗層を含む所定の抵抗体であって、前記第１の抵抗層の電流−電圧 特性が、前記第２の抵抗層に比べより線形であり、前記第１の抵抗層は、（ａ） 前記２つの層に掛かる抵抗体の正の電圧が交差値よりも高い時、前記第２の抵抗 層に比べ抵抗が大きく、また（ｂ）前記抵抗体の電圧が交差値よりも低い時、前 記第２に抵抗層に比べ抵抗 が小さい、ことを特徴とする抵抗体。 ２８．前記第２の抵抗層の抵抗が、前記抵抗体の電圧に関して少なくとも１０倍 の大きさで変化することを特徴とする請求項２７に記載の抵抗体。 ２９．前記抵抗体の電圧が前記遷移値から少なくとも前記交差値を経て増加する のにともない、組み合わされた前記２つの抵抗層の電流−電圧特性が次第により 線形に近づくことを特徴とする請求項２８に記載の抵抗体。 ３０．前記抵抗体の電圧が前記遷移値から前記交差値までの間にあるとき、前記 第１の抵抗層の厚みを前記第２の抵抗層の厚みに対し次第に大きくするにつれて 、組み合わされた前記２つの抵抗層の電流−電圧特性が次第により線形に近づく ことを特徴とする請求項２８又は２９に記載の抵抗体。 ３１．所定の方法であって、 導電性エミッタ電極の上方に下側の電気抵抗層を準備する過程と、 前記下側の抵抗層の上方に化学組成がそれと異なる上側の抵抗層を準備する過 程と、 前記各抵抗層が各電子放出素子の下方の位置から別の各電子放出素子の下方の 位置まで連続的に延在するように、前記上側の抵抗層の上方に多数の電子放出素 子を形成する過程とを含むことを特徴とする方法。 ３２．前記形成過程の前に、 前記上側の抵抗層の上方に誘電性の層を準備する過程と、 後で中に電子放出素子が形成される少なくとも１つの誘電性開口部を形成する ために、前記誘電性の層を貫通してエッチングする過程とを含むことを特徴とす る請求項３１に記載の方法。 ３３．前記上側の層がエッチング遮断部分として作用するように、エッ チャント（etchant）が前記上側の層の材料よりも前記誘電性の層の材料に作用 するエッチング過程が実施されることを特徴とする請求項３２に記載の方法。 ３４．前記エッチャントがプラズマを含むことを特徴とする請求項３３に記載の 方法。 ３５．前記形成過程の前において、上に前記電子放出素子を形成する少なくとも １つの制御開口部を有するように、前記誘電性の層の上方に制御電極を準備する 過程であって、前記制御開口部を通して前記誘電性の層をエッチングすることに よって前記誘電性開口部が形成される、前記準備過程を更に含むことを特徴とす る請求項３３に記載の方法。 ３６．前記上側の抵抗層が、金属粒子をセラミックに埋入したサーメットを含む ことを特徴とする請求項３１〜３５に記載の方法。 ３７．所定のデバイスであって、 導電性エミッタ電極と、 前記エミッタ電極の上に重なる下側の電気的抵抗層と、 前記下側の抵抗層の上に重なり、化学組成が下側の抵抗層とは異なり金属粒子 をセラミックに埋入したサーメット含む上側の電気的抵抗層と、 前記上側の抵抗層の上に重なる電子放出素子とを有することを特徴とする所定 のデバイス。 ３８.前記金属粒子が重量百分率で１０〜８０％のサーメットからなり、 前記セラミックが重量百分率で２０〜９０％のサーメットからなることを特徴 とする請求項３７に記載のデバイス。 ３９．前記金属粒子がクロム粒子を含むことを特徴とする請求項３７に記載のデ バイス。 ４０．前記下側の抵抗層が、シリコン−炭素化合物、窒化アルミニウム、窒化ガ リウム、及びアモルファスシリコンの少なくとも１つを含むこと を特徴とする請求項３７に記載のデバイス。 【手続補正書】 【提出日】平成１２年１月６日（２０００．１．６） 【補正内容】請求の範囲 １ ．所定のデバイスであって、 導電性エミッタ電極と、 前記エミッタ電極の上に重なる下側の電気的抵抗層と、 前記下側の抵抗層の上に重なり、化学組成が前記下側の電気的抵抗層と異なる 上側の電気的抵抗層と、 前記上側の抵抗層の上に重なる多数の電子放出素子であって、各抵抗層が各電 子放出素子の下方の位置から別の各電子放出素子の下方の位置まで連続的に延在 する、前記電子放出素子とを含むことを特徴とする所定のデバイス。２ ．前記上側の抵抗層の上に重なり、中に前記電子放出素子が設置された少なく とも１つの 誘電性の開口部を有する誘電性の層であって、前記上側の抵抗層に関 して選択的にエッチング可能である前記誘電性の層を更に含むことを特徴とする 請求項１に記載のデバイス。３ ．所定のデバイスであって、 側方に離隔された複数の導電性エミッタ電極と、 前記エミッタ電極の上に重なる下側の電気的抵抗層と、 前記下側の抵抗層の上に重なり、化学組成がそれとは異なる上側の抵抗層と、 前記上側の抵抗層の上に重なる側方に離隔された複数の電子放出素子の集合で あって、前記各集合が多数の前記電子放出素子を含み、各抵抗層が前記各集合に おける前各電子放出素子の下方の位置から別の各電子放出素子の下方の位置まで 連続的に延在する、前記電子放出素子の集合とを含むことを特徴とする前記デバ イス。４ ．前記上側の抵抗層の上に重なり、中に前記複数の電子放出素子が位置する複 数の誘電性開口部を有する誘電性の層と、 前記誘電性の層の上に重なり、前記電子放出素子を露出する複数の制御開口部 を有する側方に離隔された複数の制御電極とを更に含むことを特徴とする請求項 ３ に記載のデバイス。５ ．前記電子放出素子によって放出された電子を集束するために該電子放出素子 の上方に間隔を置いて設置されたアノード手段であって、該アノード手段が側方 に離隔された同じ多数の発光素子を含む発光デバイスの一部であり、前記発光素 子の各々が前記電子放出素子から放出された電子の衝当により発光するように該 電子放出素子の集合に対向して設置される、前記アノード手段を更に含むことを 特徴とする請求項４に記載のデバイス。６ ．０から少なくともデバイスの正常動作において抵抗体の電圧が到達し得る上 位の動作値まで変化する２つの抵抗層に掛かる抵抗体の電圧に対し、指定された １つの抵抗層の電流−電圧特性が、残りの１つの抵抗層のそれに比べより線形に 近いことを特徴とする請求項１〜５に記載のデバイス。７ ．前記指定された抵抗層が、（ａ）前記抵抗体の電圧が０から前記上位の動作 値よりも小さい交差値までの間にある時、前記残りの抵抗層に比べて抵抗が小さ く、また（ｂ）前記抵抗体の電圧が交差値から前記上位の動作値までの間にある 時、前記残りの抵抗層に比べて抵抗が大きいことを特徴とする請求項６に記載の デバイス。８ ．前記残りの抵抗層の抵抗が、前記抵抗体の電圧に関して少なくとも１０倍の 大きさで変化することを特徴とする請求項６に記載のデバイス。９ ．前記指定された抵抗層が前記下側の抵抗層であり、従って前記残りの抵抗層 が前記上側の抵抗層であることを特徴とする請求項６に記載のデバイス。１０ ．前記上側の抵抗層が、金属粒子をセラミック中に埋入したサーメ ットを含むことを特徴とする請求項１〜５に記載のデバイス。１１ ．所定のデバイスであって、 導電性エミッタ電極と、 前記エミッタ電極の上に重なる下側の電気的抵抗層と、 前記下側の抵抗層の上に重なり、化学組成が前記下側の抵抗層と異なり、金属 粒子をセラミック中に埋入したサーメットを含む上側の電気的抵抗層と、 前記上側の抵抗層の上に重なる電子放出素子とを有することを特徴とする所定 のデバイス。１２ ．前記金属粒子が重量百分率でサーメットの１０〜８０％であり、 前記セラミックが重量百分率でサーメットの２０〜９０％であることを特徴と する請求項１〜５に記載のデバイス。１３ ．前記金属粒子がクロム粒子を含むことを特徴とする請求項１２に記載のデ バイス。１４ ．前記下側の抵抗層が、シリコン−炭素化合物、窒化アルミニウム、窒化ガ リウム、及びアモルファスシリコンの少なくとも１つを含むことを特徴とする請 求項１３ に記載のデバイス。１５ ．互いに概ね電気的に接触し、互いに異なる化学組成を有する第１及び第２ の電気的抵抗層を含む所定の抵抗体であって、前記第１の抵抗層が、シリコン− 炭素化合物、窒化アルミニウム、及び窒化ガリウムの少なくとも１つを含み、前 記第２の抵抗層が金属粒子をセラミックに埋入したサーメットを含むことを特徴 とする前記抵抗体。１６ ．前記金属粒子が重量百分率でサーメットの１０〜８０％であり、 前記セラミックが重量百分率でサーメットの２０〜９０％であることを特徴と する請求項１５に記載の抵抗体。１７ ．互いに概ね電気的に接触し、互いに異なる化学組成を有する第１ 及び第２の電気的抵抗層を含む所定の抵抗体であって、前記第１の抵抗層の電流 −電圧特性が、前記第２の抵抗層に比べより線形に近く、前記第１の抵抗層が、 （ａ）前記２つの層に掛かる抵抗体の正の電圧が交差値よりも高い時、前記第２ の抵抗層に比べ抵抗が大きく、また（ｂ）前記抵抗体の電圧が交差値よりも低い 時、前記第２に抵抗層に比べ抵抗が小さいことを特徴とする抵抗体。１８ ．前記第２の抵抗層の抵抗が、前記抵抗体の電圧に関して少なくとも１０倍 の大きさで変化することを特徴とする請求項１７に記載の抵抗体。１９ ．所定の方法であって、 導電性エミッタ電極の上方に下側の電気抵抗層を準備する過程と、 前記下側の抵抗層の上方に化学組成がそれと異なる上側の抵抗層を準備する過 程と、 前記各抵抗層が各電子放出素子の下方の位置から別の各電子放出素子の下方の 位置まで連続的に延在するように、前記上側の抵抗層の上方に多数の電子放出素 子を形成する過程とを含むことを特徴とする方法。２０ ．前記形成過程の前に、 前記上側の抵抗層の上方に誘電性の層を準備する過程と、 後で中に電子放出素子が形成される少なくとも１つの誘電性の開口部を形成す るために、前記誘電性の層を貫通してエッチングする過程であって、前記上側の 層がエッチング遮断部分（etch stop）として作用するような、前記上側の層の 材料よりも前記誘電性の層の材料に作用するエッチャント（etchant）によって 実施される前期エッチング過程とを更に含むことを特徴とする請求項１９に記載 の方法。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラマニ、スワヤンブ アメリカ合衆国カリフォルニア州95136・ サンノゼ・アランデルコート 4948

Claims (1)

1. 【特許請求の範囲】 １．所定のデバイスであって、 導電性エミッタ電極と、 前記エミッタ電極の上に重なる下側の電気的抵抗層と、 前記下側の抵抗層の上に重なり、化学組成がそれと異なる上側の電気的抵抗層 と、 前記上側の抵抗層の上に重なる電子放出素子とを有することを特徴とする所定 のデバイス。 ２．２つの層に掛かる抵抗体の電圧に関して、指定された１つの抵抗層の電流− 電圧特性が、残りの１つの抵抗層のそれに比べより線形であり、前記電圧が０か ら少なくともデバイスの正常動作において抵抗体の電圧が到達する上位の動作値 まで変化することを特徴とする請求項１に記載のデバイス。 ３．前記指定された抵抗層が、（ａ）前記抵抗体の電圧が０から上位の動作値よ りも小さい交差値までの間にある時、前記残りの抵抗層に比べて抵抗が小さく、 また（ｂ）前記抵抗体の電圧が交差値から上位の動作電圧値までの間にある時、 前記残りの抵抗層に比べて抵抗が大きいことを特徴とする請求項２に記載のデバ イス。 ４．前記残りの抵抗層の抵抗が、前記抵抗体の電圧に関して少なくとも１０倍の 大きさで変化することを特徴とする請求項１に記載のデバイス。 ５．前記指定された抵抗層が前記下側の抵抗層であり、従って前記残りの抵抗層 が上側の抵抗層であることを特徴とする請求項２に記載のデバイス。 ６．前記下側の抵抗層が、（ａ）前記抵抗体の電圧が０から上位の動作値よりも 小さい交差値までの間にある時、前記下側の抵抗層に比べて抵抗が小さく、また （ｂ）前記抵抗体の電圧が交差値から上位の動作電圧 値までの間にある時、前記上側の抵抗層に比べて抵抗が大きいことを特徴とする 請求項５に記載のデバイス。 ７．前記抵抗体の電圧が０から前記交差値の間にある遷移値のときに比べ、該電 圧が前記上位の動作値のときには、前記上側の層の抵抗が少なくとも１０分の１ より小さいことを特徴とする請求項６に記載のデバイス。 ８．組み合わせた前記２つの層の電流−電圧特性が、前記抵抗体の電圧が前記遷 移値から前記交差値を経て前記上位の動作値まで増加する時、次第により線形と なることを特徴とする請求項６に記載のデバイス。 ９．前記抵抗体の電圧が前記遷移値から前記上位の動作値までの間にあるとき、 前記下側の抵抗層の厚みが前記上側の抵抗層の厚みに対し次第に大きくなるにつ れて、組み合わされた前記２つの抵抗層の電流−電圧特性が次第により線形に近 づくことを特徴とする請求項７に記載のデバイス。 １０．前記上側の抵抗層が、金属粒子をセラミック中に埋入したサーメットを含 むことを特徴とする請求項１〜９に記載のデバイス。 １１.前記金属粒子が重量百分率で１０〜８０％のサーメットからなり、 前記セラミックが重量百分率で２０〜９０％のサーメットからなることを特徴 とする請求項１０に記載のデバイス。 １２．前記金属粒子がクロム粒子を含むことを特徴とする請求項１０に記載のデ バイス。 １３．前記下側の抵抗層がシリコン−炭素化合物を含むことを特徴とする請求項 １０に記載のデバイス。 １４．前記上側の抵抗層の上に重なり、中に前記電子放出素子が設置された誘電 性開口部を有する誘電性の層を更に含むことを特徴とする請求項１〜９に記載の デバイス。 １５．前記誘電性の層が、前記上側の抵抗層に関して選択的にエッチング可能で あることを特徴とする請求項１４に記載のデバイス。 １６．前記誘電性の層の上に重なり、前記電子放出素子を露出する制御開口部を 有する制御電極を更に含むことを特徴とする請求項１４に記載のデバイス。 １７．所定のデバイスであって、 側方に離隔された複数の導電性エミッタ電極と、 前記エミッタ電極の上に重なる下側の電気的抵抗層と、 前記下側の抵抗層の上に重なり、化学組成がそれと異なる上側の抵抗層と、 前記上側の抵抗層の上に重なる側方に離隔された複数の電子放出素子の集合と を有することを特徴とする所定のデバイス。 １８．前記上側の抵抗層の上に重なり、中に前記電子放出素子が位置する誘電性 開口部を有する誘電性の層と、 前記誘電性の層の上に重なり、前記電子放出素子を露出する制御開口部を有す る側方に離隔された複数の制御電極とを有することを特徴とする請求項１７に記 載のデバイス。 １９．前記上側の抵抗層が、金属粒子をセラミックに埋入したサーメットを含む ことを特徴とする請求項１８に記載のデバイス。 ２０．前記電子放出素子の上方に間隔を置いて設置され、該電子放出素子によっ て放出された電子を集束するアノード手段を更に含み、前記アノード手段が、同 じ多数の側方に離隔された発光素子を含む発光デバイスの一部であり、前記発光 素子の各々が前記電子放出素子から放出された電子の衝当により発光するために 該電子放出素子の集合に対向して設置されることを特徴とする請求項１８又は１ ９に記載のデバイス。 ２１．互いに概ね電気的に接触し、互いに異なる化学組成を有する第１ 及び第２のの電気的抵抗層を含む所定の抵抗体であって、 前記第２の抵抗層が金属粒子をセラミックに埋入したサーメットからなること を特徴とする抵抗体。 ２２．前記第２の抵抗層が概ねサーメットからなることを特徴とする請求項２１ に記載の抵抗体。 ２３.前記金属粒子が重量百分率で１０〜８０％のサーメットからなり、 前記セラミックが重量百分率で２０〜９０％のサーメットからなることを特徴 とする請求項２１に記載の抵抗体。 ２４．前記金属粒子がクロム粒子を含むことを特徴とする請求項２１に記載の抵 抗体。 ２５．前記セラミックがシリコン酸化物を含むことを特徴とする請求項２４に記 載の抵抗体。 ２６．前記第１の抵抗層がシリコン−炭素化合物を含むことを特徴とする請求項 ２１〜２５に記載の抵抗体。 ２７．互いに概ね電気的に接触し、互いに異なる化学組成を有する第１及び第２ のの電気的抵抗層を含む所定の抵抗体であって、前記第１の抵抗層の電流−電圧 特性が、前記第２の抵抗層に比べより線形であり、前記第１の抵抗層は、（ａ） 前記２つの層に掛かる抵抗体の正の電圧が交差値よりも高い時、前記第２の抵抗 層に比べ抵抗が大きく、また（ｂ）前記抵抗体の電圧が交差値よりも低い時、前 記第２に抵抗層に比べ抵抗が小さい、ことを特徴とする抵抗体。 ２８．前記第２の抵抗層の抵抗が、前記抵抗体の電圧に関して少なくとも１０倍 の大きさで変化することを特徴とする請求項２７に記載の抵抗体。 ２９．前記抵抗体の電圧が前記遷移値から少なくとも前記交差値を経て増加する のにともない、組み合わされた前記２つの抵抗層の電流−電圧 特性が次第により線形に近づくことを特徴とする請求項２８に記載の抵抗体。 ３０．前記抵抗体の電圧が前記遷移値から前記交差値までの間にあるとき、前記 第１の抵抗層の厚みが前記第２の抵抗層の厚みに対し次第に大きくなるにつれて 、組み合わされた前記２つの抵抗層の電流−電圧特性が次第により線形に近づく ことを特徴とする請求項２８又は２９に記載の抵抗体。 ３１．所定の方法であって、 導電性エミッタ電極の上方に下側の電気抵抗層を準備する過程と、 前記下側の抵抗層の上方に化学組成がそれと異なる上側の抵抗層を準備する過 程と、 前記上側の抵抗層の上方に電子放出素子を形成する過程とを含むことを特徴と する所定の方法。 ３２．前記形成過程の前に、 前記上側の抵抗層の上方に誘電性の層を準備する過程と、 前記誘電性の層を貫通し、中に前記電子放出素子が形成される誘電性開口部を エッチングする過程とを更に含むことを特徴とする請求項３１に記載の方法。 ３３．前記上側の層がエッチング遮断部分として作用するように、エッチャント （etchant）が前記上側の層の材料よりも前記誘電性の層の材料に作用するエッ チング過程が実施されることを特徴とする請求項３２に記載の方法。 ３４．前記エッチャントがプラズマを含むことを特徴とする請求項３３に記載の 方法。 ３５．前記形成過程の前において、上に前記電子放出素子を形成する制御開口部 を有するように、前記誘電性の層の上方に制御電極を準備する 過程であって、前記制御開口部を通して前記誘電性の層をエッチングすることに よって前記誘電性開口部が形成される、前記準備過程を更に含むことを特徴とす る請求項３３に記載の方法。 ３６．前記上側の抵抗層が、金属粒子をセラミックに埋入したサーメットを含む ことを特徴とする請求項３１〜３５に記載の方法。