JP2000331595A - 薄膜冷陰極及びその製造方法 - Google Patents
薄膜冷陰極及びその製造方法Info
- Publication number
- JP2000331595A JP2000331595A JP13693399A JP13693399A JP2000331595A JP 2000331595 A JP2000331595 A JP 2000331595A JP 13693399 A JP13693399 A JP 13693399A JP 13693399 A JP13693399 A JP 13693399A JP 2000331595 A JP2000331595 A JP 2000331595A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin
- semiconductor
- cold cathode
- intrinsic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 製造工程において真性半導体の特性を損なう
ことなく、絶縁耐圧の高い素子分離用絶縁体を製造す
る。 【解決手段】 薄膜電極４と裏面電極５の間に薄膜電極
４を正極性とするような電圧を印加すると、ｎ型Si半導
体基板１の伝導帯の電子は、真性半導体３の伝導帯に注
入される。真性半導体３が高抵抗なので、真性半導体３
中では電圧降下が生じ強電界が発生する。ｎ型Si半導体
基板１から注入された電子は、この強電界で加速を受
け、薄膜電極４の仕事関数を越えるエネルギーを有する
電子が真空中へ放射される。この薄膜冷陰極温の製造に
際しては、素子分離用絶縁体となるフィールド酸化膜２
が真性半導体３の成膜よりも先に行われているので、素
子分離用絶縁体を形成するときに真性半導体３がダメー
ジを受けるのを防止することができる。
ことなく、絶縁耐圧の高い素子分離用絶縁体を製造す
る。 【解決手段】 薄膜電極４と裏面電極５の間に薄膜電極
４を正極性とするような電圧を印加すると、ｎ型Si半導
体基板１の伝導帯の電子は、真性半導体３の伝導帯に注
入される。真性半導体３が高抵抗なので、真性半導体３
中では電圧降下が生じ強電界が発生する。ｎ型Si半導体
基板１から注入された電子は、この強電界で加速を受
け、薄膜電極４の仕事関数を越えるエネルギーを有する
電子が真空中へ放射される。この薄膜冷陰極温の製造に
際しては、素子分離用絶縁体となるフィールド酸化膜２
が真性半導体３の成膜よりも先に行われているので、素
子分離用絶縁体を形成するときに真性半導体３がダメー
ジを受けるのを防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子顕微鏡や電子
線露光装置など電子線を用いる装置に使用する冷陰極及
びその製造方法に関するものであり、さらに詳しくは、
真性半導体に印加されている電界で電子が加速されるこ
とを特徴とする薄膜冷陰極及びその製造方法に関するも
のである。
線露光装置など電子線を用いる装置に使用する冷陰極及
びその製造方法に関するものであり、さらに詳しくは、
真性半導体に印加されている電界で電子が加速されるこ
とを特徴とする薄膜冷陰極及びその製造方法に関するも
のである。
【０００２】
【従来の技術】従来、電子顕微鏡や電子線露光装置の電
子源としては、カソードを加熱して、そこから放出され
る電子を使用する熱陰極が利用されてきた。しかしなが
ら、このような熱陰極においては、カソードの温度によ
って放出される電子数が変化したり、ショットノイズが
大きいという問題点があった。そこで、この問題点を克
服するものとして、薄膜技術を利用した薄膜冷陰極が注
目を集めている。
子源としては、カソードを加熱して、そこから放出され
る電子を使用する熱陰極が利用されてきた。しかしなが
ら、このような熱陰極においては、カソードの温度によ
って放出される電子数が変化したり、ショットノイズが
大きいという問題点があった。そこで、この問題点を克
服するものとして、薄膜技術を利用した薄膜冷陰極が注
目を集めている。
【０００３】このような薄膜冷陰極の例として、journa
l of Vacuum Science and Technology, vol. B11, pp.
429-432 (1993) に記載されているものを図５に示す。S
i等のｎ型半導体からなる半導体基板２１の表面上に
は、SiＯ2等の絶縁体２２が形成されている。この絶縁
体２２は、全体的に厚さが約500nmの絶縁体薄膜から構
成されており、局所的に厚さが約５〜20nmの部分を多数
個有する。この厚さ約５〜20nmの部分が電子放射部２５
となる。この絶縁体２２の上には厚さが約10〜30nmのア
ルミニウム等からなる薄膜電極２３が形成されている。
また、ｎ型半導体基板２１の裏面上には電極２４が形成
されている。
l of Vacuum Science and Technology, vol. B11, pp.
429-432 (1993) に記載されているものを図５に示す。S
i等のｎ型半導体からなる半導体基板２１の表面上に
は、SiＯ2等の絶縁体２２が形成されている。この絶縁
体２２は、全体的に厚さが約500nmの絶縁体薄膜から構
成されており、局所的に厚さが約５〜20nmの部分を多数
個有する。この厚さ約５〜20nmの部分が電子放射部２５
となる。この絶縁体２２の上には厚さが約10〜30nmのア
ルミニウム等からなる薄膜電極２３が形成されている。
また、ｎ型半導体基板２１の裏面上には電極２４が形成
されている。
【０００４】この薄膜冷陰極において、半導体基板２１
と薄膜電極２３との間に、薄膜電極２３の側を正極性に
して数Ｖの電圧を印加すると、電子放射部２５からホッ
トエレクトロンが放射される。すなわち、印加電圧は半
導体基板２１と絶縁体２２に分配され、半導体基板２１
の伝導帯の電子は絶縁体２２をトンネル効果で透過す
る。この電子は絶縁体２２の伝導帯における高電界によ
って加速され、薄膜電極２３を透過した後、薄膜電極２
３の仕事関数を超えるエネルギーを持つ電子が、ホット
エレクトロンとして真空中に放射される。
と薄膜電極２３との間に、薄膜電極２３の側を正極性に
して数Ｖの電圧を印加すると、電子放射部２５からホッ
トエレクトロンが放射される。すなわち、印加電圧は半
導体基板２１と絶縁体２２に分配され、半導体基板２１
の伝導帯の電子は絶縁体２２をトンネル効果で透過す
る。この電子は絶縁体２２の伝導帯における高電界によ
って加速され、薄膜電極２３を透過した後、薄膜電極２
３の仕事関数を超えるエネルギーを持つ電子が、ホット
エレクトロンとして真空中に放射される。
【０００５】
【発明が解決しようとする課題】しかしながら、図５に
示したような従来の薄膜冷陰極では、電子が加速される
層が非晶質絶縁体であるので、電子が絶縁体の伝導帯を
走行する際に散乱を受けエネルギーを失う。このため、
散乱による放射電子のエネルギーの広がりと放射効率の
低下が起こり、真空中へ放射される電子電流は薄膜中を
流れる電流に比べて非常に小さいという問題があった。
示したような従来の薄膜冷陰極では、電子が加速される
層が非晶質絶縁体であるので、電子が絶縁体の伝導帯を
走行する際に散乱を受けエネルギーを失う。このため、
散乱による放射電子のエネルギーの広がりと放射効率の
低下が起こり、真空中へ放射される電子電流は薄膜中を
流れる電流に比べて非常に小さいという問題があった。
【０００６】このような問題点を解決した薄膜冷陰極と
して、発明者は、非晶質絶縁体の代わりに単結晶真性半
導体又は多結晶真性半導体を用いたものを発明し、平成
９年特許願第３６６３０７号として特許出願した（以下
「先願発明」という）。その構造の例を図３に示す。ｎ
型Si半導体１１の表面上に真性半導体膜１３が成膜さ
れ、さらにその上に、電子放出面となる部分以外の部分
に素子分離用絶縁体１２が形成されている。そして、最
表層には、薄膜電極１４が成膜されている。ｎ型Si半導
体１１の裏面には、裏面電極１５が設けられている。
して、発明者は、非晶質絶縁体の代わりに単結晶真性半
導体又は多結晶真性半導体を用いたものを発明し、平成
９年特許願第３６６３０７号として特許出願した（以下
「先願発明」という）。その構造の例を図３に示す。ｎ
型Si半導体１１の表面上に真性半導体膜１３が成膜さ
れ、さらにその上に、電子放出面となる部分以外の部分
に素子分離用絶縁体１２が形成されている。そして、最
表層には、薄膜電極１４が成膜されている。ｎ型Si半導
体１１の裏面には、裏面電極１５が設けられている。
【０００７】先願発明に係る薄膜冷陰極の製造方法の例
を図４に示す。ｎ型Si半導体基板１１の上に、エピタキ
シャル成長により、真性半導体１３を堆積する（ａ）。
そして、さらにその上に、素子分離用絶縁体１２をスパ
ッタ等により成膜する（ｂ）。その後、リソグラフィー
によって電子放射部となる部分の素子分離用絶縁体１２
を除去する（ｃ）。最後に、表面に薄膜電極１４、裏面
に裏面電極１５を、蒸着等により形成する。
を図４に示す。ｎ型Si半導体基板１１の上に、エピタキ
シャル成長により、真性半導体１３を堆積する（ａ）。
そして、さらにその上に、素子分離用絶縁体１２をスパ
ッタ等により成膜する（ｂ）。その後、リソグラフィー
によって電子放射部となる部分の素子分離用絶縁体１２
を除去する（ｃ）。最後に、表面に薄膜電極１４、裏面
に裏面電極１５を、蒸着等により形成する。
【０００８】この薄膜冷陰極に、薄膜電極１４を正、裏
面電極１５を負とする電圧を印加すると、図５に示した
従来の薄膜冷陰極と同様に、電子放出部１６から電子が
放出される。このとき、高電圧が印加され、電子が加速
される層が、真性半導体で構成されているので、電子の
平均自由行程が大きくなり、散乱によるエネルギー損失
を低減することができる。よって、先願発明に係る薄膜
冷陰極は、従来の薄膜冷陰極に比べて、電子の放射効率
を向上させることができるという特長を有する。
面電極１５を負とする電圧を印加すると、図５に示した
従来の薄膜冷陰極と同様に、電子放出部１６から電子が
放出される。このとき、高電圧が印加され、電子が加速
される層が、真性半導体で構成されているので、電子の
平均自由行程が大きくなり、散乱によるエネルギー損失
を低減することができる。よって、先願発明に係る薄膜
冷陰極は、従来の薄膜冷陰極に比べて、電子の放射効率
を向上させることができるという特長を有する。
【０００９】しかしながら、先願発明に係る薄膜冷陰極
には、以下のような問題点があった。すなわち、図４に
示した製造工程（ｂ）において、真性半導体１３の上に
素子分離用絶縁体１２を成膜するとき、スパッターによ
る成膜方法を用いると、スパッターにより真性半導体１
３が損傷を受けてしまう。また、スパッタではなく化学
的気相成長など用いると、高温プロセスとなるため、ｎ
型Si半導体１１から真性半導体１３への不純物ドーピン
グが生じ、真性半導体の抵抗が下がってしまう。さらに
スパッタや化学的気相成長などによって成膜された素子
分離用絶縁体１２は、絶縁耐圧が十分でない。
には、以下のような問題点があった。すなわち、図４に
示した製造工程（ｂ）において、真性半導体１３の上に
素子分離用絶縁体１２を成膜するとき、スパッターによ
る成膜方法を用いると、スパッターにより真性半導体１
３が損傷を受けてしまう。また、スパッタではなく化学
的気相成長など用いると、高温プロセスとなるため、ｎ
型Si半導体１１から真性半導体１３への不純物ドーピン
グが生じ、真性半導体の抵抗が下がってしまう。さらに
スパッタや化学的気相成長などによって成膜された素子
分離用絶縁体１２は、絶縁耐圧が十分でない。
【００１０】本発明はこのような先願発明が有する問題
点を解決するためになされたもので、製造工程において
真性半導体の特性を損なうことなく、絶縁耐圧の高い素
子分離用絶縁体を製造することを課題とする。
点を解決するためになされたもので、製造工程において
真性半導体の特性を損なうことなく、絶縁耐圧の高い素
子分離用絶縁体を製造することを課題とする。
【００１１】
【課題を解決するための手段】前記課題を解決するため
の第１の手段は、ｎ型Si半導体の上に真性半導体薄膜が
形成され、さらにその上に金属薄膜が形成された構造を
有する薄膜冷陰極であって、前記ｎ型Si半導体基板を熱
酸化することで得られたフィールド酸化膜からなる素子
分離用絶縁体を有することを特徴とする薄膜冷陰極（請
求項１）である。
の第１の手段は、ｎ型Si半導体の上に真性半導体薄膜が
形成され、さらにその上に金属薄膜が形成された構造を
有する薄膜冷陰極であって、前記ｎ型Si半導体基板を熱
酸化することで得られたフィールド酸化膜からなる素子
分離用絶縁体を有することを特徴とする薄膜冷陰極（請
求項１）である。
【００１２】本手段においては、真性半導体膜を成膜す
る前に、基板となるｎ型Si半導体を熱酸化することによ
って素子分離用絶縁体を形成しているので、真性半導体
の特性を劣化させることがない。また、素子分離用絶縁
体として酸化シリコンを用いているので、絶縁耐圧を高
くすることができる。
る前に、基板となるｎ型Si半導体を熱酸化することによ
って素子分離用絶縁体を形成しているので、真性半導体
の特性を劣化させることがない。また、素子分離用絶縁
体として酸化シリコンを用いているので、絶縁耐圧を高
くすることができる。
【００１３】前記課題を解決するための第２の手段は、
前記第１の手段における金属薄膜に代えて、不純物をド
ープされた半導体薄膜を用いたことを特徴とする薄膜冷
陰極（請求項１）である。
前記第１の手段における金属薄膜に代えて、不純物をド
ープされた半導体薄膜を用いたことを特徴とする薄膜冷
陰極（請求項１）である。
【００１４】本手段においては、薄膜電極として、金属
薄膜の代わりに不純物をドープされた半導体を使用して
いるので、性能が良く寿命の長い薄膜冷陰極が得られ
る。ドープする半導体としてはSi半導体を用いることが
好ましい。
薄膜の代わりに不純物をドープされた半導体を使用して
いるので、性能が良く寿命の長い薄膜冷陰極が得られ
る。ドープする半導体としてはSi半導体を用いることが
好ましい。
【００１５】前記課題を解決するための第３の手段は、
ｎ型Si半導体基板の表面を熱酸化して酸化シリコン膜を
生成し、この酸化シリコン膜のうち電子放出面となる部
分に対応する部分を除去した後、その上に真性半導体を
成膜し、さらにその上に金属膜を成膜する工程を有する
ことを特徴とする薄膜冷陰極の製造方法（請求項３）で
ある。
ｎ型Si半導体基板の表面を熱酸化して酸化シリコン膜を
生成し、この酸化シリコン膜のうち電子放出面となる部
分に対応する部分を除去した後、その上に真性半導体を
成膜し、さらにその上に金属膜を成膜する工程を有する
ことを特徴とする薄膜冷陰極の製造方法（請求項３）で
ある。
【００１６】本手段によれば、素子分離用絶縁体を真性
半導体の成膜より先に行っているので、真性半導体の特
性を劣化させることがない。また、素子分離用絶縁体と
して酸化シリコンを用いているので、絶縁耐圧を高くす
ることができる。
半導体の成膜より先に行っているので、真性半導体の特
性を劣化させることがない。また、素子分離用絶縁体と
して酸化シリコンを用いているので、絶縁耐圧を高くす
ることができる。
【００１７】前記課題を解決するための第４の手段は、
ｎ型Si半導体基板の表面を熱酸化して酸化シリコン膜を
生成し、この酸化シリコン膜のうち電子放出面となる部
分に対応する部分を除去した後、その上に真性半導体を
成膜し、さらにその上に不純物をドープされた半導体膜
を成膜する工程を有することを特徴とする薄膜冷陰極の
製造方法（請求項４）である。
ｎ型Si半導体基板の表面を熱酸化して酸化シリコン膜を
生成し、この酸化シリコン膜のうち電子放出面となる部
分に対応する部分を除去した後、その上に真性半導体を
成膜し、さらにその上に不純物をドープされた半導体膜
を成膜する工程を有することを特徴とする薄膜冷陰極の
製造方法（請求項４）である。
【００１８】本手段においては、前記第３の手段の金属
膜の成膜の代わりに、不純物をドープされた半導体膜を
成膜している。よって、金属膜を形成する場合に比し
て、性能が良く寿命の長い薄膜冷陰極が得られる。ドー
プする半導体としてはSi半導体を用いることが好まし
い。
膜の成膜の代わりに、不純物をドープされた半導体膜を
成膜している。よって、金属膜を形成する場合に比し
て、性能が良く寿命の長い薄膜冷陰極が得られる。ドー
プする半導体としてはSi半導体を用いることが好まし
い。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態の例を
図を用いて説明する。図１は本発明の実施の形態の１例
である薄膜冷陰極の構造を示す概要図である。図１にお
いて、１はｎ型Si半導体基板、２はフィールド酸化膜、
３は真性半導体、４は薄膜電極、５は裏面電極、６は電
子放出部である。
図を用いて説明する。図１は本発明の実施の形態の１例
である薄膜冷陰極の構造を示す概要図である。図１にお
いて、１はｎ型Si半導体基板、２はフィールド酸化膜、
３は真性半導体、４は薄膜電極、５は裏面電極、６は電
子放出部である。
【００２０】ｎ型Si半導体基板１上に、電子放出部６に
対応する部分を除いてフィールド酸化膜２（厚さ500nm
程度）が設けられている。フィールド酸化膜２は、ｎ型
Si半導体基板１の表面を熱酸化することによって得られ
た酸化シリコンからなっている。その上に、10〜100nm
程度の真性半導体３を介して薄膜電極４が形成されてい
る。ｎ型Si半導体基板１上に直接真性半導体３が形成さ
れている升部が電子放射部６となり、隣り合う電子放射
部６はフィールド酸化膜２で分離されている。ｎ型Si半
導体基板１の裏面には、基板に電位を与えるための裏面
電極５が形成されている。
対応する部分を除いてフィールド酸化膜２（厚さ500nm
程度）が設けられている。フィールド酸化膜２は、ｎ型
Si半導体基板１の表面を熱酸化することによって得られ
た酸化シリコンからなっている。その上に、10〜100nm
程度の真性半導体３を介して薄膜電極４が形成されてい
る。ｎ型Si半導体基板１上に直接真性半導体３が形成さ
れている升部が電子放射部６となり、隣り合う電子放射
部６はフィールド酸化膜２で分離されている。ｎ型Si半
導体基板１の裏面には、基板に電位を与えるための裏面
電極５が形成されている。
【００２１】薄膜電極４と裏面電極５の間に薄膜電極４
を正極性とするような電圧を印加すると、ｎ型Si半導体
基板１の伝導帯の電子は、ｎ型Si半導体基板１と真性半
導体３との界面の障壁を超えるか、トンネル効果により
真性半導体３の伝導帯に注入される。真性半導体３が高
抵抗なので、真性半導体３中では電圧降下が生じ強電界
が発生する。ｎ型Si半導体基板１から注入された電子
は、この強電界で加速を受け、薄膜電極４の仕事関数を
越えるエネルギーを有する電子が真空中へ放射される。
を正極性とするような電圧を印加すると、ｎ型Si半導体
基板１の伝導帯の電子は、ｎ型Si半導体基板１と真性半
導体３との界面の障壁を超えるか、トンネル効果により
真性半導体３の伝導帯に注入される。真性半導体３が高
抵抗なので、真性半導体３中では電圧降下が生じ強電界
が発生する。ｎ型Si半導体基板１から注入された電子
は、この強電界で加速を受け、薄膜電極４の仕事関数を
越えるエネルギーを有する電子が真空中へ放射される。
【００２２】真性半導体は単結晶のものでもよく、多結
晶のものでもよい。単結晶の真性半導体としてSiを使用
する場合は、ホモエピタキシャル成長により成膜するこ
とが好ましい。Si真性半導体中のキャリア濃度は１０12
／cm3未満であることが好ましい。
晶のものでもよい。単結晶の真性半導体としてSiを使用
する場合は、ホモエピタキシャル成長により成膜するこ
とが好ましい。Si真性半導体中のキャリア濃度は１０12
／cm3未満であることが好ましい。
【００２３】以上説明したように、本実施の形態におい
ては、従来の薄膜冷陰極における非晶質絶縁体の代わり
に真性半導体を使用しているので、電子の平均自由行程
を大きくすることができ、散乱によるエネルギー損失を
低減することができる。よって、従来の薄膜冷陰極に比
べて、電子の放射効率を向上させることができる。
ては、従来の薄膜冷陰極における非晶質絶縁体の代わり
に真性半導体を使用しているので、電子の平均自由行程
を大きくすることができ、散乱によるエネルギー損失を
低減することができる。よって、従来の薄膜冷陰極に比
べて、電子の放射効率を向上させることができる。
【００２４】また、薄膜電極は金属で形成してもよい
が、不純物をドープされたSi半導体を用いると、高性能
で寿命の長い薄膜冷陰極を得ることができる。この場
合、不純物濃度は、１０15／cm3以上であることが好ま
しい。
が、不純物をドープされたSi半導体を用いると、高性能
で寿命の長い薄膜冷陰極を得ることができる。この場
合、不純物濃度は、１０15／cm3以上であることが好ま
しい。
【００２５】図２は本発明の実施の形態の１例である薄
膜冷陰極の製造工程を示す概要図である。図２における
符号は図１に示した構成要素と同じ構成要素を表す。
膜冷陰極の製造工程を示す概要図である。図２における
符号は図１に示した構成要素と同じ構成要素を表す。
【００２６】まず、不純物濃度が１０15〜１０19／cm3
程度のｎ型Si半導体基板１上に、熱酸化によりフィール
ド酸化膜２を形成する（ａ）。続いて、電子放射部６に
対応する部分のフィールド酸化膜２をリソグラフィによ
りパターニングして除去する（ｂ）。次に、単結晶Siか
らなる真性半導体３を化学的気相成長法などを用いて10
〜100nm程度ホモエピタキシャル成長させる（ｃ）。真
性半導体３として多結晶Siを用いる場合は、同じ化学的
気相成長法等により、温度等の条件を変えることによっ
て成膜することができる。続いて、蒸着やＣＶＤ法等に
より薄膜電極４（Alや不純物をドープされたSi半導体）
を10〜30nm形成し（ｄ）、最後に裏面に電位を与えるた
めのAl等の裏面電極５を、蒸着等により形成する
（ｅ）。
程度のｎ型Si半導体基板１上に、熱酸化によりフィール
ド酸化膜２を形成する（ａ）。続いて、電子放射部６に
対応する部分のフィールド酸化膜２をリソグラフィによ
りパターニングして除去する（ｂ）。次に、単結晶Siか
らなる真性半導体３を化学的気相成長法などを用いて10
〜100nm程度ホモエピタキシャル成長させる（ｃ）。真
性半導体３として多結晶Siを用いる場合は、同じ化学的
気相成長法等により、温度等の条件を変えることによっ
て成膜することができる。続いて、蒸着やＣＶＤ法等に
より薄膜電極４（Alや不純物をドープされたSi半導体）
を10〜30nm形成し（ｄ）、最後に裏面に電位を与えるた
めのAl等の裏面電極５を、蒸着等により形成する
（ｅ）。
【００２７】この実施の形態では、素子分離用絶縁体と
なるフィールド酸化膜２が真性半導体３の成膜よりも先
に行われているので、先願発明のように、素子分離用絶
縁体を形成するときに真性半導体３がダメージを受ける
のを防止することができる。
なるフィールド酸化膜２が真性半導体３の成膜よりも先
に行われているので、先願発明のように、素子分離用絶
縁体を形成するときに真性半導体３がダメージを受ける
のを防止することができる。
【００２８】
【発明の効果】以上説明したように、本発明のうち請求
項１に係る発明及び請求項３に係る発明によれば、真性
半導体膜を成膜する前に、基板となるｎ型Si半導体を熱
酸化することによって素子分離用絶縁体を形成している
ので、真性半導体の特性を劣化させることがない。ま
た、素子分離用絶縁体として酸化シリコンを用いている
ので、絶縁耐圧を高くすることができる。
項１に係る発明及び請求項３に係る発明によれば、真性
半導体膜を成膜する前に、基板となるｎ型Si半導体を熱
酸化することによって素子分離用絶縁体を形成している
ので、真性半導体の特性を劣化させることがない。ま
た、素子分離用絶縁体として酸化シリコンを用いている
ので、絶縁耐圧を高くすることができる。
【００２９】請求項２に係る発明及び請求項４に係る発
明によれば、金属の薄膜電極に代えて、不純物をドープ
された半導体を使用しているので、性能が良く寿命の長
い薄膜冷陰極が得られる。
明によれば、金属の薄膜電極に代えて、不純物をドープ
された半導体を使用しているので、性能が良く寿命の長
い薄膜冷陰極が得られる。
【図１】本発明の実施の形態の１例である薄膜冷陰極の
構造を示す概要図である。
構造を示す概要図である。
【図２】本発明の実施の形態の１例である薄膜冷陰極の
製造工程を示す概要図である。
製造工程を示す概要図である。
【図３】先願発明の実施の形態の１例である薄膜冷陰極
の構造を示す概要図である。
の構造を示す概要図である。
【図４】先願発明の実施の形態の１例である薄膜冷陰極
の製造工程を示す概要図である
の製造工程を示す概要図である
【図５】従来の薄膜冷陰極の構造を示す概要図である。
１…ｎ型Si半導体基板 ２…フィールド酸化膜 ３…真性半導体 ４…薄膜電極 ５…裏面電極 ６…電子放射部
Claims (4)
- 【請求項１】 ｎ型Si半導体の上に真性半導体薄膜が形
成され、さらにその上に金属薄膜が形成された構造を有
する薄膜冷陰極であって、前記ｎ型Si半導体基板を熱酸
化することで得られたフィールド酸化膜からなる素子分
離用絶縁体を有することを特徴とする薄膜冷陰極。 - 【請求項２】 請求項１に記載の薄膜冷陰極における金
属薄膜に代えて、不純物をドープされた半導体薄膜を用
いたことを特徴とする薄膜冷陰極。 - 【請求項３】 ｎ型Si半導体基板の表面を熱酸化して酸
化シリコン膜を生成し、この酸化シリコン膜のうち電子
放出面となる部分に対応する部分を除去した後、その上
に真性半導体を成膜し、さらにその上に金属膜を成膜す
る工程を有することを特徴とする薄膜冷陰極の製造方
法。 - 【請求項４】 ｎ型Si半導体基板の表面を熱酸化して酸
化シリコン膜を生成し、この酸化シリコン膜のうち電子
放出面となる部分に対応する部分を除去した後、その上
に真性半導体を成膜し、さらにその上に不純物をドープ
された半導体膜を成膜する工程を有することを特徴とす
る薄膜冷陰極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13693399A JP2000331595A (ja) | 1999-05-18 | 1999-05-18 | 薄膜冷陰極及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13693399A JP2000331595A (ja) | 1999-05-18 | 1999-05-18 | 薄膜冷陰極及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000331595A true JP2000331595A (ja) | 2000-11-30 |
Family
ID=15186953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13693399A Pending JP2000331595A (ja) | 1999-05-18 | 1999-05-18 | 薄膜冷陰極及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000331595A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003065425A2 (en) * | 2002-01-31 | 2003-08-07 | Hewlett-Packard Development Company, L.P. | Emitter and method of making |
-
1999
- 1999-05-18 JP JP13693399A patent/JP2000331595A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003065425A2 (en) * | 2002-01-31 | 2003-08-07 | Hewlett-Packard Development Company, L.P. | Emitter and method of making |
| WO2003065425A3 (en) * | 2002-01-31 | 2004-04-01 | Hewlett Packard Co | Emitter and method of making |
| US6933517B2 (en) | 2002-01-31 | 2005-08-23 | Hewlett-Packard Development Company, L.P. | Tunneling emitters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760688B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP4777699B2 (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP2002280531A (ja) | 半導体基板及びその製造方法 | |
| US5757344A (en) | Cold cathode emitter element | |
| JP3930561B2 (ja) | オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法 | |
| US20030143827A1 (en) | Low area metal contacts for photovoltaic devices | |
| JPH0216591B2 (ja) | ||
| JP4449814B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP2000331595A (ja) | 薄膜冷陰極及びその製造方法 | |
| JP3537624B2 (ja) | 電子放出素子 | |
| JP3789064B2 (ja) | 電子放出素子 | |
| JPH08264812A (ja) | 炭化けい素ショットキーダイオードの製造方法 | |
| JPS61198779A (ja) | 両面ゲ−ト静電誘導サイリスタ及びその製造方法 | |
| JP3260502B2 (ja) | 電子放出素子 | |
| JP3501019B2 (ja) | 冷陰極電子源 | |
| JP3007569B2 (ja) | 光起電力素子 | |
| JPS62139354A (ja) | ダブルヘテロ接合バイポ−ラトランジスタ及びその製法 | |
| JP2707555B2 (ja) | 半導体放射線検出器 | |
| JPH11191360A (ja) | 薄膜冷陰極 | |
| JP4526243B2 (ja) | シリコンカーバイド半導体装置の製造方法 | |
| JPS58212178A (ja) | 薄膜電界効果トランジスタおよびその製造方法 | |
| US20070262320A1 (en) | Electron emitter and the method of manufacturing the same apparatus | |
| JP3113262B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JP3544296B2 (ja) | 電子放出素子 | |
| JP2002134001A (ja) | 電界放射型電子源 |