JP3544296B2 - 電子放出素子 - Google Patents
電子放出素子 Download PDFInfo
- Publication number
- JP3544296B2 JP3544296B2 JP7543998A JP7543998A JP3544296B2 JP 3544296 B2 JP3544296 B2 JP 3544296B2 JP 7543998 A JP7543998 A JP 7543998A JP 7543998 A JP7543998 A JP 7543998A JP 3544296 B2 JP3544296 B2 JP 3544296B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- porous
- electron
- semiconductor layer
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子放出素子、特に、多孔質半導体電子放出素子に関する。
【０００２】
【従来の技術】
従来から電界電子放出表示装置のＦＥＤ（ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｄｉｓｐｌａｙ）が、陰極の加熱を必要としない冷陰極の電子放出源のアレイを備えた平面形発光ディスプレイとして知られている。面電子放出源として金属層−絶縁層−金属層（ＭＩＭ）構造の電子放出素子や、多孔度の均一な多孔質シリコンＳｉの多孔質半導体を用いた電子放出素子も注目されている。
【０００３】
多孔質半導体の電子放出素子は、図１に示すように、裏面にオーミック電極１１を設けたシリコン層１２に多孔質シリコン層１３を設け、その上に金属薄膜電極１５を形成したものである。
多孔質半導体電子放出素子は、表面の薄膜電極を正電位Ｖｐｓにし裏面オーミック電極を接地電位としたダイオードである。オーミック電極１１と薄膜電極１５との間に電圧Ｖｐｓを印加し半導体層１２に電子を注入すると、ダイオード電流Ｉｐｓが流れ、多孔質半導体層１３は高抵抗であるので、印加電界の大部分は多孔質半導体層にかかる。電子は、金属薄膜電極１５側に向けて多孔質半導体層１３内を移動する。金属薄膜電極付近に達した電子は、そこで強電界により一部は金属薄膜電極をトンネルし、外部の真空中に放出される。このトンネル効果によって薄膜電極１５から放出された電子ｅ（放出電流ＩＥＭ）は、透明基板１上の対向したコレクタ電極（透明電極）２に印加された高電圧Ｖｃによって加速され、コレクタ電極に集められる。コレクタ電極に蛍光体が塗布されていれば対応する可視光を発光させる。
【０００４】
このように、表示装置としては、多孔質シリコン層１２と金属薄膜電極１５の間に電圧を印加し、電子の一部を金属薄膜電極１５をトンネルさせ、蛍光体３Ｒ，３Ｇ，３Ｂ付きの対向電極２に当て、発光させる。
多孔質Ｓｉ層はＳｉ膜を弗化水素酸溶液とエチルアルコールとの混合溶液中で陽極酸化することにより形成されている。
【０００５】
陽極酸化後の多孔質Ｓｉ層は、真空中で高温を加えることにより、その表面の水素終端を除去し、酸素ガスや窒素ガス中で加熱もしくはプラズマ処理等の方法で酸素、窒素終端を形成し、安定化をおこなってきた。
しかしながら、この終端方法では、多孔質Ｓｉ層内の酸素及び窒素が終端された部分の厚さの制御は困難であった。終端処理条件の最適化が難しいためである。よって、酸素及び窒素が終端された多孔質Ｓｉ部分は電子放出のＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ），ＰＬ（ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ）発光の重要条件であるので、均一なＥＬ，ＰＬ発光を安定に得られる多孔質半導体電子放出素子は得られていない。
【０００６】
【発明が解決しようとする課題】
本発明は、以上の事情に鑑みてなされたものであり、ＥＬ，ＰＬ発光の安定な電子放出効率の高い電子放出素子を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の電子放出素子は、電子を供給する半導体層、前記半導体層上に形成された多孔質半導体層及び前記多孔質半導体層上に形成され前記真空空間に面する金属薄膜電極からなり、前記半導体層及び前記金属薄膜電極間に電界を印加し電子を放出する電子放出素子であって、前記多孔質半導体層及び前記金属薄膜電極間に酸化珪素又は窒化珪素からなる絶縁体層を有することを特徴とする。
【０００８】
本発明の電子放出素子においては、前記多孔質半導体層は、酸素又は窒素により終端されていることを特徴とする。
【０００９】
本発明の電子放出素子においては、前記多孔質半導体層は前記半導体層の表面を陽極酸化処理により多孔質化して形成されたことを特徴とする。
本発明の電子放出素子は電子放出効率が高くなるので、表示素子とした場合、高輝度が得られ、駆動電流の消費及び発熱を抑制でき、さらに駆動回路への負担を低減できる。
【００１０】
本発明の電子放出素子は、面状又は点状の電子放出ダイオードであり、赤外線又は可視光又は紫外線の電磁波を放出する発光ダイオード又はレーザダイオードとして動作可能である。本発明の電子放出素子によれば、多孔質半導体層及び金属薄膜電極間に酸化珪素又は窒化珪素からなる絶縁体層を設けたので、電子放出が安定する。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ説明する。
図２に示すように、実施例の電子放出素子は、オーミック電極１１を備えた例えば素子ガラス基板１０と、そのオーミック電極上に例えばスパッタ成膜された電子を供給する半導体層１２と、このＳｉ半導体層を陽極酸化により多孔質化したＳｉの多孔質半導体層１３と、酸化珪素又は窒化珪素からなる絶縁体層１４と、真空空間に面する金属薄膜電極１５と、からなり、半導体層及び金属薄膜電極間に電界を印加し電子を放出する電子放出素子である。実施例の電子放出素子では、多孔質半導体層１３及び金属薄膜電極１５間に、スパッタリング法で形成された酸化珪素又は窒化珪素からなる絶縁体層１４を設けてある。
【００１２】
また、多孔質化するＳｉ層は、Ｎ型、Ｐ型、単結晶、多結晶もしくはアモルファスのＳｉウエハー自体を基板としてもよく、或いはオーミック電極を予め形成した素子基板上に形成されたＳｉ薄膜でも良い。複数素子を形成して表示素子とするためには都合がよい。
絶縁体層１４の誘電体材料としては酸化珪素ＳｉＯx（ｘは原子比を示す）が特に有効であるが、 SiN x （ x は原子比を示す）でも有効である。
【００１３】
またこれら機能層の成膜法としては、スパッタリング法が特に有効であるが、真空蒸着法、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法、レーザアブレイション法、ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）法、イオンビームスパッタリング法でも有効である。
半導体層１２の材質は、シリコン（Ｓｉ）が挙げられるが、本発明の半導体層はシリコンに限られたものではなく、陽極酸化法を適用できる半導体は全て利用することができ、ゲルマニウム（Ｇｅ）、炭化シリコン（ＳｉＣ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、セレン化カドミウム（ＣｄＳｅ）など、ＩＶ族、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族などの単体及び化合物半導体が、用いられ得る。Ｓｉ層１２では単結晶、アモルファス、多結晶、ｎ型、ｐ型の何れでも良いが、単結晶の場合、（１００）方向が面に垂直に配向している方が、多孔質Ｓｉ層の電子放出効率ηの点で好ましい。（１００）面Ｓｉ層はナノメータオーダ内径の孔及びＳｉ結晶が表面に垂直に配向するからであると推定される。アモルファスＳｉ層から多孔質Ｓｉ層を陽極酸化形成する場合、残留Ｓｉもアモルファスとなる。
【００１４】
多孔質半導体層１３は半導体層１２を陽極酸化処理を行って得られる。
例えば、半導体層にｎ型Ｓｉウエハを用い陽極酸化処理を行う場合、Ｓｉ層のウエハ１２を用意し、その表面に多孔質半導体層用開口を有する絶縁層を積層形成する。開口を有するＳｉ層のウエハを陽極、Ｐｔ線を陰極として、弗化水素酸ＨＦ溶液内にて両者を対向させ、低い電流密度で陽極化成して、Ｓｉ層１２内に多孔質Ｓｉ層１３を形成する。この場合、多孔質形成にはホールの消費が必要であるからホール供給のために光照射が必要である。多孔質Ｓｉ層はｐ型Ｓｉ半導体層にも形成できるが、この場合は、暗状態でも多孔質Ｓｉ層が形成される。
【００１５】
多孔質Ｓｉ層は多数の微細孔と残留Ｓｉとからなる。微細孔径が１〜数百ｎｍ内径で残留Ｓｉが原子数十〜数百の大きさにした多孔質Ｓｉ層により、量子サイズ効果による放出現象が得られる。これらの値はＨＦ濃度、化成電流密度、処理時間、光照射の陽極酸化処理条件によって制御される。
次に、電子放出側の金属薄膜電極材料１５としてはＰｔ， Ａｕ， Ｗ， Ｒｕ， Ｉｒなどの金属が有効であるが、Ａｌ， Ｓｃ， Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｎ， Ｇａ， Ｙ， Ｚｒ， Ｎｂ， Ｍｏ， Ｔｃ， Ｒｈ， Ｐｄ， Ａｇ， Ｃｄ， Ｌｎ， Ｓｎ， Ｔａ， Ｒｅ， Ｏｓ， Ｔｌ， Ｐｂ， Ｌａ， Ｃｅ， Ｐｒ， Ｎｄ， Ｐｍ， Ｓｍ， Ｅｕ， Ｇｄ， Ｔｂ， Ｄｙ， Ｈｏ， Ｅｒ， Ｔｍ， Ｙｂ， Ｌｕも用いられ、更に、それらの合金であっても良い。薄膜電極１５の材質は、電子放出の原理から仕事関数φが小さい材料で、薄い程良いが、薄膜電極１５の材質は極薄化の面では、導電性が高く化学的に安定な金属が良く、たとえばＡｕ、Ｐｔ、Ｌｕ、Ａｇ，Ｃｕの単体又はこれらの合金等が望ましい。また、これらの金属に、上記仕事関数の小さい金属をコート、あるいはドープしても有効である。ＡｕまたはＰｔ薄膜電極膜厚が１〜５０ｎｍで実用化可能な効率が得られる。素子としての安定性を考えるとＡｕまたはＰｔ薄膜電極膜厚は２〜２０ｎｍが最も適当である。
【００１６】
電子供給側のオーミック電極１１の材料としては、Ａｕ、Ｐｔ、Ａｌ、Ｗ等の一般にＩＣの配線に用いられる材料である。
半導体層１２を薄膜として成膜するための素子基板１０の材質はガラスの他に、Ａｌ２Ｏ３，Ｓｉ３Ｎ４、ＢＮ等のセラミックスでも良い。
このように、本発明では、陽極化成後の多孔質Ｓｉ層上に、酸化Ｓｉ層もしくは窒化Ｓｉ層の絶縁体層１４を、スパッタ法、ＣＶＤ法等によって形成することを特徴とする。この方法により、酸化Ｓｉ層もしくは窒化Ｓｉ層の膜厚の制御を容易にすることができる。
【００１７】
一方、図３に示すような、上記の絶縁体層１４を設けることなく、多孔質Ｓｉ内部の骨格までも酸化もしくは窒化した多孔質Ｓｉ層１３ａを有する多孔質半導体電子放出素子も上記同様な特性を奏する。陽極酸化により多孔質Ｓｉ層の形成後、その細孔の表面のダングリングボンドに対して終端部分を酸化もしくは窒化するのではなく、多孔質Ｓｉ層の内部の骨格までも酸化もしくは窒化することによって同様な特性を得ることができる。例えば、多孔質Ｓｉ層の形成後、摂氏温度９００〜１０００度、処理時間１０〜７０分で急速熱酸化もしくは窒化を行い、Ａｒなどの不活性ガス中で摂氏温度５００度、処理時間１０分で熱処理する。すなわち、半導体層の多孔質化後に下記の条件で、酸化もしくは窒化を行い、その後、Ｐｔ等の薄膜電極を設けると安定性と耐久性がより向上する。
【００１８】
酸化条件では酸素ガス中で、７００〜１２００℃、１〜１２０分間、又は酸素プラズマ中で、２００〜９００℃、１〜１２０分間である。さらに窒化条件では窒素ガス中で、７００〜１２００℃、１〜１２０分間、又は窒素プラズマ中で、２００〜９００℃、１〜１２０分間である。
さらにまた、図４に示すような、上記２つの方法を組み合わせた、すなわち、内部骨格を酸化もしくは窒化した多孔質Ｓｉ層１３ａ上に酸化Ｓｉ層もしくは窒化Ｓｉ層の絶縁体層１４を形成した多孔質半導体電子放出素子も上記同様な特性を奏する。
【００１９】
具体的に、Ａｌのオーミック電極を設けた素子ガラス基板上にスパッタ成膜したＳｉ層を設けた基板から電子放出素子を作製し特性を調べた。
以下の陽極酸化法において、半導体層から多孔質半導体層を得た。
＜陽極化成条件＞
ＨＦ（５５％溶液）：ＥｔＯＨ＝１：１
電流密度： １２．５ｍＡ／ｃｍ２
光照射有り
化成時間 ７２秒
多孔質Ｓｉ膜厚：２μｍ
多孔質半導体層を得た後、膜厚５０ｎｍの酸化Ｓｉ層をスパッタ法で成膜した。
【００２０】
酸化Ｓｉ層形成後、その表面上に直径６ｍｍのＰｔの薄膜電極を膜厚１０ｎｍでスパッタ成膜し、素子基板を多数作成した。
さらに、内面にＩＴＯコレクタ電極が形成された透明ガラス基板や、各コレクタ電極上に、Ｒ，Ｇ，Ｂに対応する蛍光体からなる蛍光体層を常法により形成した透明基板を作成した。
【００２１】
これら素子基板及び透明基板を、薄膜電極及びコレクタ電極が対向するように平行に１０ｍｍ離間してスペーサにより保持し、間隙を１０−５Ｐａの真空にして、電子放出素子を組立て、作製した。
一方、比較例として、Ｓｉ層を有さない以外は上記実施例と同一の従来の電子放出素子を作製した。
【００２２】
さらに、多孔質半導体層上に酸化Ｓｉ層を成膜しないで、多孔質半導体層の形成後、多孔質Ｓｉ層の骨格を、深さ５０ｎｍまで十分酸化した以外、上記実施例と同一の参考例の電子放出素子を作製した。
従来例の電子放出素子と上記実施例の酸化Ｓｉ層の有無及び前記参考例のＳｉ層の骨格酸化の有無による電気特性の差を見た結果、酸化Ｓｉ層があるもの及びＳｉ層が骨格酸化された素子からは、冷電子放出および、ＥＬ，ＰＬ発光が確認された（図５参照）。このとき、ＥＬ発光、ＰＬ発光のピークエネルギーは 1.7ｅＶであった。
【００２３】
また、上記実施例の酸化Ｓｉ層を多孔質Ｓｉ層及びＰｔ薄膜電極間に設けた素子と、従来例の電子放出素子とについて、Alオーミック電極とＰｔ薄膜電極１５との間に-２０〜２０Ｖの電圧Ｖpsを印加してＳｉウエハ層に電子を注入し、ダイオード電流Ｉps (Diode current)及び放出電流ＩEM (Emission current)を測定した。
【００２４】
この結果を図６に示す。図からあきらかなように、ダイオード電流については本発明及び従来例の電子放出素子では同様なヒステリシスを示したが、放出電流については、本発明の素子は従来の素子よりも絶縁耐圧が高くなり、従来の放出電流ＩＥＭの数Ｖの電圧Ｖｐｓ（グラフ中Ｂ）よりも高い２０Ｖの電圧Ｖｐｓ（グラフ中Ａ）にて高い放出電流ＩＥＭピークが得られた、さらに、電子放出効率も向上していた。
【図面の簡単な説明】
【図１】電子放出素子の概略断面図である。
【図２】本発明による実施例の電子放出素子の概略断面図である。
【図３】本発明による他の実施例の電子放出素子の概略断面図である。
【図４】本発明による他の実施例の電子放出素子の概略断面図である。
【図５】本発明による電子放出素子のＥＬ，ＰＬ発光スペクトルを示すグラフである。
【図６】本発明による電子放出素子のダイオード電流及び放出電流対電圧特性を示すグラフである。
【符号の説明】
１ 透明基板
２ コレクタ電極
３Ｒ，３Ｇ，３Ｂ 蛍光体層
４ 真空空間
１０ 素子基板
１１ オーミック電極
１２ 半導体層
１３ 多孔質半導体層
１３ａ 酸化もしくは窒化した多孔質層
１４ 絶縁体層
１５ 金属薄膜電極
【発明の属する技術分野】
本発明は、電子放出素子、特に、多孔質半導体電子放出素子に関する。
【０００２】
【従来の技術】
従来から電界電子放出表示装置のＦＥＤ（ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｄｉｓｐｌａｙ）が、陰極の加熱を必要としない冷陰極の電子放出源のアレイを備えた平面形発光ディスプレイとして知られている。面電子放出源として金属層−絶縁層−金属層（ＭＩＭ）構造の電子放出素子や、多孔度の均一な多孔質シリコンＳｉの多孔質半導体を用いた電子放出素子も注目されている。
【０００３】
多孔質半導体の電子放出素子は、図１に示すように、裏面にオーミック電極１１を設けたシリコン層１２に多孔質シリコン層１３を設け、その上に金属薄膜電極１５を形成したものである。
多孔質半導体電子放出素子は、表面の薄膜電極を正電位Ｖｐｓにし裏面オーミック電極を接地電位としたダイオードである。オーミック電極１１と薄膜電極１５との間に電圧Ｖｐｓを印加し半導体層１２に電子を注入すると、ダイオード電流Ｉｐｓが流れ、多孔質半導体層１３は高抵抗であるので、印加電界の大部分は多孔質半導体層にかかる。電子は、金属薄膜電極１５側に向けて多孔質半導体層１３内を移動する。金属薄膜電極付近に達した電子は、そこで強電界により一部は金属薄膜電極をトンネルし、外部の真空中に放出される。このトンネル効果によって薄膜電極１５から放出された電子ｅ（放出電流ＩＥＭ）は、透明基板１上の対向したコレクタ電極（透明電極）２に印加された高電圧Ｖｃによって加速され、コレクタ電極に集められる。コレクタ電極に蛍光体が塗布されていれば対応する可視光を発光させる。
【０００４】
このように、表示装置としては、多孔質シリコン層１２と金属薄膜電極１５の間に電圧を印加し、電子の一部を金属薄膜電極１５をトンネルさせ、蛍光体３Ｒ，３Ｇ，３Ｂ付きの対向電極２に当て、発光させる。
多孔質Ｓｉ層はＳｉ膜を弗化水素酸溶液とエチルアルコールとの混合溶液中で陽極酸化することにより形成されている。
【０００５】
陽極酸化後の多孔質Ｓｉ層は、真空中で高温を加えることにより、その表面の水素終端を除去し、酸素ガスや窒素ガス中で加熱もしくはプラズマ処理等の方法で酸素、窒素終端を形成し、安定化をおこなってきた。
しかしながら、この終端方法では、多孔質Ｓｉ層内の酸素及び窒素が終端された部分の厚さの制御は困難であった。終端処理条件の最適化が難しいためである。よって、酸素及び窒素が終端された多孔質Ｓｉ部分は電子放出のＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ），ＰＬ（ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ）発光の重要条件であるので、均一なＥＬ，ＰＬ発光を安定に得られる多孔質半導体電子放出素子は得られていない。
【０００６】
【発明が解決しようとする課題】
本発明は、以上の事情に鑑みてなされたものであり、ＥＬ，ＰＬ発光の安定な電子放出効率の高い電子放出素子を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の電子放出素子は、電子を供給する半導体層、前記半導体層上に形成された多孔質半導体層及び前記多孔質半導体層上に形成され前記真空空間に面する金属薄膜電極からなり、前記半導体層及び前記金属薄膜電極間に電界を印加し電子を放出する電子放出素子であって、前記多孔質半導体層及び前記金属薄膜電極間に酸化珪素又は窒化珪素からなる絶縁体層を有することを特徴とする。
【０００８】
本発明の電子放出素子においては、前記多孔質半導体層は、酸素又は窒素により終端されていることを特徴とする。
【０００９】
本発明の電子放出素子においては、前記多孔質半導体層は前記半導体層の表面を陽極酸化処理により多孔質化して形成されたことを特徴とする。
本発明の電子放出素子は電子放出効率が高くなるので、表示素子とした場合、高輝度が得られ、駆動電流の消費及び発熱を抑制でき、さらに駆動回路への負担を低減できる。
【００１０】
本発明の電子放出素子は、面状又は点状の電子放出ダイオードであり、赤外線又は可視光又は紫外線の電磁波を放出する発光ダイオード又はレーザダイオードとして動作可能である。本発明の電子放出素子によれば、多孔質半導体層及び金属薄膜電極間に酸化珪素又は窒化珪素からなる絶縁体層を設けたので、電子放出が安定する。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ説明する。
図２に示すように、実施例の電子放出素子は、オーミック電極１１を備えた例えば素子ガラス基板１０と、そのオーミック電極上に例えばスパッタ成膜された電子を供給する半導体層１２と、このＳｉ半導体層を陽極酸化により多孔質化したＳｉの多孔質半導体層１３と、酸化珪素又は窒化珪素からなる絶縁体層１４と、真空空間に面する金属薄膜電極１５と、からなり、半導体層及び金属薄膜電極間に電界を印加し電子を放出する電子放出素子である。実施例の電子放出素子では、多孔質半導体層１３及び金属薄膜電極１５間に、スパッタリング法で形成された酸化珪素又は窒化珪素からなる絶縁体層１４を設けてある。
【００１２】
また、多孔質化するＳｉ層は、Ｎ型、Ｐ型、単結晶、多結晶もしくはアモルファスのＳｉウエハー自体を基板としてもよく、或いはオーミック電極を予め形成した素子基板上に形成されたＳｉ薄膜でも良い。複数素子を形成して表示素子とするためには都合がよい。
絶縁体層１４の誘電体材料としては酸化珪素ＳｉＯx（ｘは原子比を示す）が特に有効であるが、 SiN x （ x は原子比を示す）でも有効である。
【００１３】
またこれら機能層の成膜法としては、スパッタリング法が特に有効であるが、真空蒸着法、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法、レーザアブレイション法、ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）法、イオンビームスパッタリング法でも有効である。
半導体層１２の材質は、シリコン（Ｓｉ）が挙げられるが、本発明の半導体層はシリコンに限られたものではなく、陽極酸化法を適用できる半導体は全て利用することができ、ゲルマニウム（Ｇｅ）、炭化シリコン（ＳｉＣ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、セレン化カドミウム（ＣｄＳｅ）など、ＩＶ族、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族などの単体及び化合物半導体が、用いられ得る。Ｓｉ層１２では単結晶、アモルファス、多結晶、ｎ型、ｐ型の何れでも良いが、単結晶の場合、（１００）方向が面に垂直に配向している方が、多孔質Ｓｉ層の電子放出効率ηの点で好ましい。（１００）面Ｓｉ層はナノメータオーダ内径の孔及びＳｉ結晶が表面に垂直に配向するからであると推定される。アモルファスＳｉ層から多孔質Ｓｉ層を陽極酸化形成する場合、残留Ｓｉもアモルファスとなる。
【００１４】
多孔質半導体層１３は半導体層１２を陽極酸化処理を行って得られる。
例えば、半導体層にｎ型Ｓｉウエハを用い陽極酸化処理を行う場合、Ｓｉ層のウエハ１２を用意し、その表面に多孔質半導体層用開口を有する絶縁層を積層形成する。開口を有するＳｉ層のウエハを陽極、Ｐｔ線を陰極として、弗化水素酸ＨＦ溶液内にて両者を対向させ、低い電流密度で陽極化成して、Ｓｉ層１２内に多孔質Ｓｉ層１３を形成する。この場合、多孔質形成にはホールの消費が必要であるからホール供給のために光照射が必要である。多孔質Ｓｉ層はｐ型Ｓｉ半導体層にも形成できるが、この場合は、暗状態でも多孔質Ｓｉ層が形成される。
【００１５】
多孔質Ｓｉ層は多数の微細孔と残留Ｓｉとからなる。微細孔径が１〜数百ｎｍ内径で残留Ｓｉが原子数十〜数百の大きさにした多孔質Ｓｉ層により、量子サイズ効果による放出現象が得られる。これらの値はＨＦ濃度、化成電流密度、処理時間、光照射の陽極酸化処理条件によって制御される。
次に、電子放出側の金属薄膜電極材料１５としてはＰｔ， Ａｕ， Ｗ， Ｒｕ， Ｉｒなどの金属が有効であるが、Ａｌ， Ｓｃ， Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｎ， Ｇａ， Ｙ， Ｚｒ， Ｎｂ， Ｍｏ， Ｔｃ， Ｒｈ， Ｐｄ， Ａｇ， Ｃｄ， Ｌｎ， Ｓｎ， Ｔａ， Ｒｅ， Ｏｓ， Ｔｌ， Ｐｂ， Ｌａ， Ｃｅ， Ｐｒ， Ｎｄ， Ｐｍ， Ｓｍ， Ｅｕ， Ｇｄ， Ｔｂ， Ｄｙ， Ｈｏ， Ｅｒ， Ｔｍ， Ｙｂ， Ｌｕも用いられ、更に、それらの合金であっても良い。薄膜電極１５の材質は、電子放出の原理から仕事関数φが小さい材料で、薄い程良いが、薄膜電極１５の材質は極薄化の面では、導電性が高く化学的に安定な金属が良く、たとえばＡｕ、Ｐｔ、Ｌｕ、Ａｇ，Ｃｕの単体又はこれらの合金等が望ましい。また、これらの金属に、上記仕事関数の小さい金属をコート、あるいはドープしても有効である。ＡｕまたはＰｔ薄膜電極膜厚が１〜５０ｎｍで実用化可能な効率が得られる。素子としての安定性を考えるとＡｕまたはＰｔ薄膜電極膜厚は２〜２０ｎｍが最も適当である。
【００１６】
電子供給側のオーミック電極１１の材料としては、Ａｕ、Ｐｔ、Ａｌ、Ｗ等の一般にＩＣの配線に用いられる材料である。
半導体層１２を薄膜として成膜するための素子基板１０の材質はガラスの他に、Ａｌ２Ｏ３，Ｓｉ３Ｎ４、ＢＮ等のセラミックスでも良い。
このように、本発明では、陽極化成後の多孔質Ｓｉ層上に、酸化Ｓｉ層もしくは窒化Ｓｉ層の絶縁体層１４を、スパッタ法、ＣＶＤ法等によって形成することを特徴とする。この方法により、酸化Ｓｉ層もしくは窒化Ｓｉ層の膜厚の制御を容易にすることができる。
【００１７】
一方、図３に示すような、上記の絶縁体層１４を設けることなく、多孔質Ｓｉ内部の骨格までも酸化もしくは窒化した多孔質Ｓｉ層１３ａを有する多孔質半導体電子放出素子も上記同様な特性を奏する。陽極酸化により多孔質Ｓｉ層の形成後、その細孔の表面のダングリングボンドに対して終端部分を酸化もしくは窒化するのではなく、多孔質Ｓｉ層の内部の骨格までも酸化もしくは窒化することによって同様な特性を得ることができる。例えば、多孔質Ｓｉ層の形成後、摂氏温度９００〜１０００度、処理時間１０〜７０分で急速熱酸化もしくは窒化を行い、Ａｒなどの不活性ガス中で摂氏温度５００度、処理時間１０分で熱処理する。すなわち、半導体層の多孔質化後に下記の条件で、酸化もしくは窒化を行い、その後、Ｐｔ等の薄膜電極を設けると安定性と耐久性がより向上する。
【００１８】
酸化条件では酸素ガス中で、７００〜１２００℃、１〜１２０分間、又は酸素プラズマ中で、２００〜９００℃、１〜１２０分間である。さらに窒化条件では窒素ガス中で、７００〜１２００℃、１〜１２０分間、又は窒素プラズマ中で、２００〜９００℃、１〜１２０分間である。
さらにまた、図４に示すような、上記２つの方法を組み合わせた、すなわち、内部骨格を酸化もしくは窒化した多孔質Ｓｉ層１３ａ上に酸化Ｓｉ層もしくは窒化Ｓｉ層の絶縁体層１４を形成した多孔質半導体電子放出素子も上記同様な特性を奏する。
【００１９】
具体的に、Ａｌのオーミック電極を設けた素子ガラス基板上にスパッタ成膜したＳｉ層を設けた基板から電子放出素子を作製し特性を調べた。
以下の陽極酸化法において、半導体層から多孔質半導体層を得た。
＜陽極化成条件＞
ＨＦ（５５％溶液）：ＥｔＯＨ＝１：１
電流密度： １２．５ｍＡ／ｃｍ２
光照射有り
化成時間 ７２秒
多孔質Ｓｉ膜厚：２μｍ
多孔質半導体層を得た後、膜厚５０ｎｍの酸化Ｓｉ層をスパッタ法で成膜した。
【００２０】
酸化Ｓｉ層形成後、その表面上に直径６ｍｍのＰｔの薄膜電極を膜厚１０ｎｍでスパッタ成膜し、素子基板を多数作成した。
さらに、内面にＩＴＯコレクタ電極が形成された透明ガラス基板や、各コレクタ電極上に、Ｒ，Ｇ，Ｂに対応する蛍光体からなる蛍光体層を常法により形成した透明基板を作成した。
【００２１】
これら素子基板及び透明基板を、薄膜電極及びコレクタ電極が対向するように平行に１０ｍｍ離間してスペーサにより保持し、間隙を１０−５Ｐａの真空にして、電子放出素子を組立て、作製した。
一方、比較例として、Ｓｉ層を有さない以外は上記実施例と同一の従来の電子放出素子を作製した。
【００２２】
さらに、多孔質半導体層上に酸化Ｓｉ層を成膜しないで、多孔質半導体層の形成後、多孔質Ｓｉ層の骨格を、深さ５０ｎｍまで十分酸化した以外、上記実施例と同一の参考例の電子放出素子を作製した。
従来例の電子放出素子と上記実施例の酸化Ｓｉ層の有無及び前記参考例のＳｉ層の骨格酸化の有無による電気特性の差を見た結果、酸化Ｓｉ層があるもの及びＳｉ層が骨格酸化された素子からは、冷電子放出および、ＥＬ，ＰＬ発光が確認された（図５参照）。このとき、ＥＬ発光、ＰＬ発光のピークエネルギーは 1.7ｅＶであった。
【００２３】
また、上記実施例の酸化Ｓｉ層を多孔質Ｓｉ層及びＰｔ薄膜電極間に設けた素子と、従来例の電子放出素子とについて、Alオーミック電極とＰｔ薄膜電極１５との間に-２０〜２０Ｖの電圧Ｖpsを印加してＳｉウエハ層に電子を注入し、ダイオード電流Ｉps (Diode current)及び放出電流ＩEM (Emission current)を測定した。
【００２４】
この結果を図６に示す。図からあきらかなように、ダイオード電流については本発明及び従来例の電子放出素子では同様なヒステリシスを示したが、放出電流については、本発明の素子は従来の素子よりも絶縁耐圧が高くなり、従来の放出電流ＩＥＭの数Ｖの電圧Ｖｐｓ（グラフ中Ｂ）よりも高い２０Ｖの電圧Ｖｐｓ（グラフ中Ａ）にて高い放出電流ＩＥＭピークが得られた、さらに、電子放出効率も向上していた。
【図面の簡単な説明】
【図１】電子放出素子の概略断面図である。
【図２】本発明による実施例の電子放出素子の概略断面図である。
【図３】本発明による他の実施例の電子放出素子の概略断面図である。
【図４】本発明による他の実施例の電子放出素子の概略断面図である。
【図５】本発明による電子放出素子のＥＬ，ＰＬ発光スペクトルを示すグラフである。
【図６】本発明による電子放出素子のダイオード電流及び放出電流対電圧特性を示すグラフである。
【符号の説明】
１ 透明基板
２ コレクタ電極
３Ｒ，３Ｇ，３Ｂ 蛍光体層
４ 真空空間
１０ 素子基板
１１ オーミック電極
１２ 半導体層
１３ 多孔質半導体層
１３ａ 酸化もしくは窒化した多孔質層
１４ 絶縁体層
１５ 金属薄膜電極
Claims (3)
- 電子を供給する半導体層、前記半導体層上に形成された多孔質半導体層及び前記多孔質半導体層上に形成され前記真空空間に面する金属薄膜電極からなり、前記半導体層及び前記金属薄膜電極間に電界を印加し電子を放出する電子放出素子であって、前記多孔質半導体層及び前記金属薄膜電極間に酸化珪素又は窒化珪素からなる絶縁体層を有することを特徴とする電子放出素子。
- 前記多孔質半導体層は前記半導体層の表面を陽極酸化処理により多孔質化して形成されたことを特徴とする請求項１記載の電子放出素子。
- 前記多孔質半導体層は、酸素又は窒素により終端されていることを特徴とする請求項１記載の電子放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7543998A JP3544296B2 (ja) | 1997-03-25 | 1998-03-24 | 電子放出素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7186597 | 1997-03-25 | ||
| JP9-71865 | 1997-03-25 | ||
| JP7543998A JP3544296B2 (ja) | 1997-03-25 | 1998-03-24 | 電子放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326557A JPH10326557A (ja) | 1998-12-08 |
| JP3544296B2 true JP3544296B2 (ja) | 2004-07-21 |
Family
ID=26412983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7543998A Expired - Fee Related JP3544296B2 (ja) | 1997-03-25 | 1998-03-24 | 電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544296B2 (ja) |
-
1998
- 1998-03-24 JP JP7543998A patent/JP3544296B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10326557A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3281533B2 (ja) | 冷電子放出表示装置及び半導体冷電子放出素子 | |
| KR100338140B1 (ko) | 전계 방사형 전자원 | |
| JP2966842B1 (ja) | 電界放射型電子源 | |
| JP3365607B2 (ja) | ＧａＮ系化合物半導体装置及びその製造方法 | |
| TW588389B (en) | Quantum device | |
| JPH02188980A (ja) | 発光素子およびその製造方法 | |
| KR100284272B1 (ko) | 전자방출소자 및 그 제조방법 | |
| US20230246115A1 (en) | The Preparation Method and Application of An Er Doped Ga2O3 Film | |
| JP3537624B2 (ja) | 電子放出素子 | |
| JP3580930B2 (ja) | 電子放出装置 | |
| JP3789064B2 (ja) | 電子放出素子 | |
| JP2000164921A (ja) | 半導体発光材料及びその製造方法並びにこれを用いた発光素子 | |
| JP3544296B2 (ja) | 電子放出素子 | |
| JP2002075910A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置用電極構造の作製方法 | |
| JP3210166B2 (ja) | 超微結晶シリコン発光材料、その製造方法、超微結晶シリコン発光材料を用いた素子およびその製造方法 | |
| JPH0690018A (ja) | 発光素子及びその製造方法 | |
| JPH05206514A (ja) | 発光素子 | |
| JPH06283755A (ja) | 発光素子 | |
| WO2011125859A1 (ja) | 電子デバイスおよびその製造方法 | |
| JP2000260300A (ja) | 電子放出素子及びその製造方法 | |
| JP3260502B2 (ja) | 電子放出素子 | |
| RU2658580C1 (ru) | Алмазный фотокатод | |
| JP3079097B1 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2001127338A (ja) | 半導体装置及びその製造方法 | |
| CN114765343A (zh) | 一种基于铒掺杂的氧化钽薄膜电致发光器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |