JP2000314868A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000314868A JP2000314868A JP11124490A JP12449099A JP2000314868A JP 2000314868 A JP2000314868 A JP 2000314868A JP 11124490 A JP11124490 A JP 11124490A JP 12449099 A JP12449099 A JP 12449099A JP 2000314868 A JP2000314868 A JP 2000314868A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- liquid crystal
- video signal
- drive pulse
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 パネル間の電気的特性の相違がもたらす表示
不良を解消し、表示品位を向上させることが可能な液晶
表示装置を提供する。 【解決手段】 データ線駆動回路部７における特性は液
晶パネル６毎に相違し、この特性に応じてデータ線駆動
回路部７がビデオ信号Ｖｉｄｅｏを与えられるタイミン
グと実際にデータ線に書き込むタイミングとの間にずれ
が生じる。そこで、データ線駆動回路部７にダミーアナ
ログスイッチ駆動パルス出力部１０を設けて、データ線
駆動回路部７がデータ線に実際にビデオ信号を書き込む
タイミングを示す信号Ａ、Ｂを生成し、位相差比較回路
４によってこの遅延時間を検出し、この遅延時間だけＤ
／Ａ変換部５がビデオ信号をデータ線駆動回路部７に与
えるタイミングを遅延させる。これにより、自動的に液
晶パネル間での特性のバラツキを打ち消して、表示不良
を解消することができる。
不良を解消し、表示品位を向上させることが可能な液晶
表示装置を提供する。 【解決手段】 データ線駆動回路部７における特性は液
晶パネル６毎に相違し、この特性に応じてデータ線駆動
回路部７がビデオ信号Ｖｉｄｅｏを与えられるタイミン
グと実際にデータ線に書き込むタイミングとの間にずれ
が生じる。そこで、データ線駆動回路部７にダミーアナ
ログスイッチ駆動パルス出力部１０を設けて、データ線
駆動回路部７がデータ線に実際にビデオ信号を書き込む
タイミングを示す信号Ａ、Ｂを生成し、位相差比較回路
４によってこの遅延時間を検出し、この遅延時間だけＤ
／Ａ変換部５がビデオ信号をデータ線駆動回路部７に与
えるタイミングを遅延させる。これにより、自動的に液
晶パネル間での特性のバラツキを打ち消して、表示不良
を解消することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
する。
する。
【０００２】
【従来の技術】絶縁基板上に液晶表示マトリクスアレイ
部と駆動回路部とが一体に形成された駆動回路一体型液
晶表示装置では、個々の液晶パネルにより、駆動回路部
を構成するＮチャネルトランジスタとＰチャネルトラン
ジスタとの電気特性にバラツキがあり、回路内で遅延差
が生じる。この結果、液晶表示マトリクスアレイ部にア
ナログスイッチ素子を用いてビデオ信号を順次書き込ん
でいく際に、アナログスイッチ素子が実際に導通するタ
イミングと、このアナログスイッチ素子にビデオ信号を
与えて書き込ませるタイミングとの間にずれが生じる。
部と駆動回路部とが一体に形成された駆動回路一体型液
晶表示装置では、個々の液晶パネルにより、駆動回路部
を構成するＮチャネルトランジスタとＰチャネルトラン
ジスタとの電気特性にバラツキがあり、回路内で遅延差
が生じる。この結果、液晶表示マトリクスアレイ部にア
ナログスイッチ素子を用いてビデオ信号を順次書き込ん
でいく際に、アナログスイッチ素子が実際に導通するタ
イミングと、このアナログスイッチ素子にビデオ信号を
与えて書き込ませるタイミングとの間にずれが生じる。
【０００３】従来では、このパネル毎に異なる回路内遅
延差のバラツキを回路シミュレーションによって求め、
求めた値からマージンを持たせて駆動回路部を設計して
いた。しかし、このような手法を用いても、パネル間に
おけるトランジスタ特性のバラツキを十分に吸収するこ
とができず、ゴースト等の表示不良が起こることがあっ
た。
延差のバラツキを回路シミュレーションによって求め、
求めた値からマージンを持たせて駆動回路部を設計して
いた。しかし、このような手法を用いても、パネル間に
おけるトランジスタ特性のバラツキを十分に吸収するこ
とができず、ゴースト等の表示不良が起こることがあっ
た。
【０００４】
【発明が解決しようとする課題】上述のように、従来は
液晶パネル毎に異なるトランジスタの電気特性のバラツ
キが原因となって、ビデオ信号を書き込むタイミングに
ずれが生じ、表示不良が発生していた。
液晶パネル毎に異なるトランジスタの電気特性のバラツ
キが原因となって、ビデオ信号を書き込むタイミングに
ずれが生じ、表示不良が発生していた。
【０００５】本発明は上記事情に鑑みてなされたもの
で、パネル間の電気的特性の相違がもたらす表示不良を
解消し表示品位を向上させることが可能な液晶表示装置
を提供することを目的とする。
で、パネル間の電気的特性の相違がもたらす表示不良を
解消し表示品位を向上させることが可能な液晶表示装置
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の液晶表示装置
は、複数行の走査線と複数列のデータ線とが配線された
液晶表示マトリクスアレイ部と、前記走査線を順次選択
駆動する走査線駆動回路部と、前記データ線にビデオ信
号を順次書き込むデータ線駆動回路部とが一体に設けら
れた液晶パネルと、前記走査線駆動回路部及び前記デー
タ線駆動回路を制御する制御信号と前記ビデオ信号とを
出力するビデオ信号出力部とを備えた駆動回路一体型の
液晶表示装置であって、前記データ線駆動回路部は、前
記制御信号に基づいて駆動パルスを出力する駆動パルス
出力部と、前記駆動パルスを与えられて開閉動作を制御
され、前記ビデオ信号を与えられて前記データ線に順次
書き込むアナログスイッチ部と、前記駆動パルスと略等
価な特性を有するダミー駆動パルスを出力するダミー駆
動パルス出力部とを有し、前記ビデオ信号出力部は、前
記ダミー駆動パルスが前記制御信号に対して遅延する時
間を検出し、この遅延時間に基づいて前記ビデオ信号を
前記データ線駆動回路部に与えるタイミングを遅延させ
ることを特徴とする。
は、複数行の走査線と複数列のデータ線とが配線された
液晶表示マトリクスアレイ部と、前記走査線を順次選択
駆動する走査線駆動回路部と、前記データ線にビデオ信
号を順次書き込むデータ線駆動回路部とが一体に設けら
れた液晶パネルと、前記走査線駆動回路部及び前記デー
タ線駆動回路を制御する制御信号と前記ビデオ信号とを
出力するビデオ信号出力部とを備えた駆動回路一体型の
液晶表示装置であって、前記データ線駆動回路部は、前
記制御信号に基づいて駆動パルスを出力する駆動パルス
出力部と、前記駆動パルスを与えられて開閉動作を制御
され、前記ビデオ信号を与えられて前記データ線に順次
書き込むアナログスイッチ部と、前記駆動パルスと略等
価な特性を有するダミー駆動パルスを出力するダミー駆
動パルス出力部とを有し、前記ビデオ信号出力部は、前
記ダミー駆動パルスが前記制御信号に対して遅延する時
間を検出し、この遅延時間に基づいて前記ビデオ信号を
前記データ線駆動回路部に与えるタイミングを遅延させ
ることを特徴とする。
【０００７】ここで、前記ビデオ信号出力部が出力する
前記制御信号には、前記データ線駆動回路部に与えるス
タートパルス及びクロック信号が含まれ、前記駆動パル
ス出力部は、前記クロック信号に同期して前記スタート
パルスを順次シフトして前記駆動パルスを出力し、前記
ダミー駆動パルス出力部は、前記クロック信号に同期し
て前記スタートパルスをシフトして前記ダミー駆動パル
スを出力し、前記ビデオ信号出力部は、前記クロック信
号と前記ダミー駆動パルスとの位相差を検出し、この位
相差に基づいて前記ビデオ信号を前記データ線駆動回路
部に与えるタイミングを遅延させるものであってもよ
い。
前記制御信号には、前記データ線駆動回路部に与えるス
タートパルス及びクロック信号が含まれ、前記駆動パル
ス出力部は、前記クロック信号に同期して前記スタート
パルスを順次シフトして前記駆動パルスを出力し、前記
ダミー駆動パルス出力部は、前記クロック信号に同期し
て前記スタートパルスをシフトして前記ダミー駆動パル
スを出力し、前記ビデオ信号出力部は、前記クロック信
号と前記ダミー駆動パルスとの位相差を検出し、この位
相差に基づいて前記ビデオ信号を前記データ線駆動回路
部に与えるタイミングを遅延させるものであってもよ
い。
【０００８】前記ダミー駆動パルス出力部は、前記駆動
パルス出力部と電気的に等価な構成を有することが望ま
しい。
パルス出力部と電気的に等価な構成を有することが望ま
しい。
【０００９】また、前記ビデオ信号出力部は、前記ダミ
ー駆動パルスが前記制御信号に対して遅延する時間か
ら、前記ダミー駆動パルス出力部の出力端子と前記ビデ
オ信号出力部の入力端子とを接続する配線により生じる
遅延時間を差し引いた時間だけ、前記ビデオ信号を前記
データ線駆動回路部に与えるタイミングを遅延させるこ
ともできる。
ー駆動パルスが前記制御信号に対して遅延する時間か
ら、前記ダミー駆動パルス出力部の出力端子と前記ビデ
オ信号出力部の入力端子とを接続する配線により生じる
遅延時間を差し引いた時間だけ、前記ビデオ信号を前記
データ線駆動回路部に与えるタイミングを遅延させるこ
ともできる。
【００１０】さらに、前記データ線駆動回路部をＴＦＴ
で構成することもできる。
で構成することもできる。
【００１１】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１２】図１に、本実施の形態による液晶表示装置
の構成を示す。本液晶表示装置では、複数行の走査線と
複数列のデータ線とが交差するように配線され、その交
点近傍に画素電極及びＴＦＴが例えば８００＊６００Ｒ
ＧＢというようにマトリクス状に配置された液晶表示マ
トリクスアレイ部９と、スタートパルスＳＴＶをクロッ
ク信号Φ２に基づいて順次シフトしたタイミングに従っ
て、走査線を順次選択してＴＦＴをオンさせていく走査
線駆動回路部８と、スタートパルスＳＴＨＵをクロック
信号Φ１、／Φ１に基づいて順次シフトしたタイミング
に従って、ＴＦＴを介してデータ線にビデオ信号Ｖｉｄ
ｅｏを順次書き込んで行くデータ線駆動回路部７とが、
絶縁基板上に液晶パネル６として一体に形成されてい
る。
の構成を示す。本液晶表示装置では、複数行の走査線と
複数列のデータ線とが交差するように配線され、その交
点近傍に画素電極及びＴＦＴが例えば８００＊６００Ｒ
ＧＢというようにマトリクス状に配置された液晶表示マ
トリクスアレイ部９と、スタートパルスＳＴＶをクロッ
ク信号Φ２に基づいて順次シフトしたタイミングに従っ
て、走査線を順次選択してＴＦＴをオンさせていく走査
線駆動回路部８と、スタートパルスＳＴＨＵをクロック
信号Φ１、／Φ１に基づいて順次シフトしたタイミング
に従って、ＴＦＴを介してデータ線にビデオ信号Ｖｉｄ
ｅｏを順次書き込んで行くデータ線駆動回路部７とが、
絶縁基板上に液晶パネル６として一体に形成されてい
る。
【００１３】このような液晶パネル６の他に、本液晶装
置はタイミングコントロール部３、位相差比較回路４及
びＤ／Ａ変換部５を有するビデオ信号出力部２を備えて
いる。
置はタイミングコントロール部３、位相差比較回路４及
びＤ／Ａ変換部５を有するビデオ信号出力部２を備えて
いる。
【００１４】位相差比較回路４は、データ線駆動回路部
７に含まれるダミーアナログスイッチ駆動パルス出力部
１０が出力したダミーアナログ駆動パルスＡ及びＢに基
づいて液晶パネル６内の遅延量を検出して位相差検出信
号Ｃをタイミングコントロール部３に出力する。
７に含まれるダミーアナログスイッチ駆動パルス出力部
１０が出力したダミーアナログ駆動パルスＡ及びＢに基
づいて液晶パネル６内の遅延量を検出して位相差検出信
号Ｃをタイミングコントロール部３に出力する。
【００１５】タイミングコントロール部３は、パーソナ
ルコンピュータ１から画像データ、同期信号、制御信号
を含むＰＣ信号を与えられ、また位相差比較回路４から
位相差検出信号Ｃを与えられ、クロック信号Φ１、／Φ
１及びΦ２、スタートパルスＳＴＨＵ、ＳＴＨ及びＳＴ
Ｖ、例えば６ビット＊ＲＧＢの画像データＤＡＴＡを生
成して出力する。
ルコンピュータ１から画像データ、同期信号、制御信号
を含むＰＣ信号を与えられ、また位相差比較回路４から
位相差検出信号Ｃを与えられ、クロック信号Φ１、／Φ
１及びΦ２、スタートパルスＳＴＨＵ、ＳＴＨ及びＳＴ
Ｖ、例えば６ビット＊ＲＧＢの画像データＤＡＴＡを生
成して出力する。
【００１６】Ｄ／Ａ変換部５は、タイミングコントロー
ル部３から与えられたデジタル信号としての画像データ
ＤＡＴＡをアナログ変換し、スタートパルスＳＴＨに従
って出力のタイミングを遅延させて、ビデオ信号Ｖｉｄ
ｅｏをデータ線駆動回路部７に出力する。
ル部３から与えられたデジタル信号としての画像データ
ＤＡＴＡをアナログ変換し、スタートパルスＳＴＨに従
って出力のタイミングを遅延させて、ビデオ信号Ｖｉｄ
ｅｏをデータ線駆動回路部７に出力する。
【００１７】データ線駆動回路部７は、図２に示される
ように、シフトレジスタ部２１と、バッファ部２２と、
アナログスイッチ部２３と、さらにダミーアナログスイ
ッチ駆動パルス出力部１０とを有している。ここで、シ
フトレジスタ部２１とバッファ部２２とでアナログスイ
ッチ駆動パルス出力部を構成する。
ように、シフトレジスタ部２１と、バッファ部２２と、
アナログスイッチ部２３と、さらにダミーアナログスイ
ッチ駆動パルス出力部１０とを有している。ここで、シ
フトレジスタ部２１とバッファ部２２とでアナログスイ
ッチ駆動パルス出力部を構成する。
【００１８】シフトレジスタ部２１は、各々の段毎に設
けられたシフトレジスタＳＲ１、ＳＲ２、…の入出力端
子が直列に接続されており、タイミングコントロール部
３が出力したスタートパルスＳＴＨＵ及びクロック信号
Φ１、／Φ１を与えられ、クロック信号Φ１、／Φ１に
同期してスタートパルスＳＴＨＵを後段へ行くに従い順
次シフトしていき出力する。
けられたシフトレジスタＳＲ１、ＳＲ２、…の入出力端
子が直列に接続されており、タイミングコントロール部
３が出力したスタートパルスＳＴＨＵ及びクロック信号
Φ１、／Φ１を与えられ、クロック信号Φ１、／Φ１に
同期してスタートパルスＳＴＨＵを後段へ行くに従い順
次シフトしていき出力する。
【００１９】バッファ部２２は、各段毎に、直列にイン
バータＩＮ１、ＩＮ２及びＩＮ３が接続されたインバー
タ列と、直列にインバータＩＮ４及びＩＮ５が接続され
たインバータ列とを有する。インバータＩＮ１、ＩＮ２
及びＩＮ３から成るインバータ列と、インバータＩＮ４
及びＩＮ５から成るインバータ列とは、シフトレジスタ
ＳＲ１、ＳＲ２、…からの出力を与えられ、それぞれ増
幅、反転等の処理を行い、アナログスイッチ駆動パルス
ＧＰ及びＧＮを出力する。
バータＩＮ１、ＩＮ２及びＩＮ３が接続されたインバー
タ列と、直列にインバータＩＮ４及びＩＮ５が接続され
たインバータ列とを有する。インバータＩＮ１、ＩＮ２
及びＩＮ３から成るインバータ列と、インバータＩＮ４
及びＩＮ５から成るインバータ列とは、シフトレジスタ
ＳＲ１、ＳＲ２、…からの出力を与えられ、それぞれ増
幅、反転等の処理を行い、アナログスイッチ駆動パルス
ＧＰ及びＧＮを出力する。
【００２０】アナログスイッチ部２３は、各段毎にＰチ
ャネルトランジスタＰＴ１及びＮチャネルトランジスタ
ＮＴ１で構成されるアナログスイッチＳＷ１を有し、バ
ッファ部２２から出力されたアナログスイッチ駆動パル
スＧＰ及びＧＮをそれぞれ与えられて、導通を制御され
る。さらに、Ｄ／Ａ変換部５からビデオ信号Ｖｉｄｅｏ
を与えられ、データ線への書き込みを行う。
ャネルトランジスタＰＴ１及びＮチャネルトランジスタ
ＮＴ１で構成されるアナログスイッチＳＷ１を有し、バ
ッファ部２２から出力されたアナログスイッチ駆動パル
スＧＰ及びＧＮをそれぞれ与えられて、導通を制御され
る。さらに、Ｄ／Ａ変換部５からビデオ信号Ｖｉｄｅｏ
を与えられ、データ線への書き込みを行う。
【００２１】ダミーアナログスイッチ駆動パルス出力部
１０は、ダミーシフトレジスタＤＳＲとダミーバッファ
部ＤＢＦとを有し、アナログスイッチ部は有していな
い。ダミーシフトレジスタＤＳＲは、シフトレジスタ部
２１におけるシフトレジスタＳＲ１、ＳＲ２、…と電気
的に等価な構成を有し、ダミーバッファ部ＤＢＦはバッ
ファ部２２におけるインバータＩＮ１〜ＩＮ５から成る
インバータ列と等価な構成を有している。
１０は、ダミーシフトレジスタＤＳＲとダミーバッファ
部ＤＢＦとを有し、アナログスイッチ部は有していな
い。ダミーシフトレジスタＤＳＲは、シフトレジスタ部
２１におけるシフトレジスタＳＲ１、ＳＲ２、…と電気
的に等価な構成を有し、ダミーバッファ部ＤＢＦはバッ
ファ部２２におけるインバータＩＮ１〜ＩＮ５から成る
インバータ列と等価な構成を有している。
【００２２】ダミーシフトレジスタＤＳＲは、シフトレ
ジスタ部２１と同様にクロック信号Φ１、／Φ１とスタ
ートパルスＳＴＨＵを与えられてシフトし、ダミーバッ
ファ部ＤＢＦはこの出力を与えられてダミーアナログス
イッチ駆動パルスＡ及びＢを出力する。このダミーアナ
ログスイッチ駆動パルスＡ及びＢは、バッファ部２２か
らそれぞれ出力されたアナログスイッチ駆動パルスＧＰ
及びＧＮと電気的に等価な特性を有している。即ち、シ
フトレジスタ部２１及びバッファ部２２の特性に起因
し、クロック信号Φ１、／Φ１に対してアナログスイッ
チ駆動パルスＧＰ及びＧＮが遅延した時間と、ダミーア
ナログスイッチ駆動パルスＡ及びＢの遅延時間とは、略
一致したものとなっている。
ジスタ部２１と同様にクロック信号Φ１、／Φ１とスタ
ートパルスＳＴＨＵを与えられてシフトし、ダミーバッ
ファ部ＤＢＦはこの出力を与えられてダミーアナログス
イッチ駆動パルスＡ及びＢを出力する。このダミーアナ
ログスイッチ駆動パルスＡ及びＢは、バッファ部２２か
らそれぞれ出力されたアナログスイッチ駆動パルスＧＰ
及びＧＮと電気的に等価な特性を有している。即ち、シ
フトレジスタ部２１及びバッファ部２２の特性に起因
し、クロック信号Φ１、／Φ１に対してアナログスイッ
チ駆動パルスＧＰ及びＧＮが遅延した時間と、ダミーア
ナログスイッチ駆動パルスＡ及びＢの遅延時間とは、略
一致したものとなっている。
【００２３】ここで、データ線駆動回路部７は、一般に
複数ブロックに分かれており、それぞれのブロック毎に
並行してビデオ信号Ｖｉｄｅｏの書き込みを行う。そこ
で、アナログスイッチ駆動パルス出力部１０を、データ
線駆動回路部７内におけるほぼ中央近辺に配置すること
で、製造プロセス上の変動に関して、データ線駆動回路
部７におけるほぼ平均的な特性に対応したダミーアナロ
グスイッチ駆動パルスＡ及びＢを得ることができる。
複数ブロックに分かれており、それぞれのブロック毎に
並行してビデオ信号Ｖｉｄｅｏの書き込みを行う。そこ
で、アナログスイッチ駆動パルス出力部１０を、データ
線駆動回路部７内におけるほぼ中央近辺に配置すること
で、製造プロセス上の変動に関して、データ線駆動回路
部７におけるほぼ平均的な特性に対応したダミーアナロ
グスイッチ駆動パルスＡ及びＢを得ることができる。
【００２４】図３（ａ）及び（ｂ）に、本液晶表示装置
における各信号のタイムチャートを示す。図３（ａ）の
タイムチャートには、タイミングコントロール部３から
出力されデータ線駆動回路部７に与えられるスタートパ
ルスＳＴＨＵ、クロック信号Φ１及び／Φ１、さらにダ
ミーアナログスイッチ駆動パルス出力部１０から出力さ
れるダミーアナログスイッチ駆動パルスＡ及びＢの波形
の変化が示されている。
における各信号のタイムチャートを示す。図３（ａ）の
タイムチャートには、タイミングコントロール部３から
出力されデータ線駆動回路部７に与えられるスタートパ
ルスＳＴＨＵ、クロック信号Φ１及び／Φ１、さらにダ
ミーアナログスイッチ駆動パルス出力部１０から出力さ
れるダミーアナログスイッチ駆動パルスＡ及びＢの波形
の変化が示されている。
【００２５】ダミーアナログスイッチ駆動パルスＡは、
上述したように、アナログスイッチ部２３におけるＰチ
ャネルトランジスタＰＴ１のゲートに与えられるアナロ
グスイッチ駆動パルスＧＰと等価なパルスであり、ダミ
ーアナログスイッチ駆動パルスＢは、Ｎチャネルトラン
ジスタＮＴ１のゲートに与えられるアナログスイッチ駆
動パルスＧＮと等価なパルスである。
上述したように、アナログスイッチ部２３におけるＰチ
ャネルトランジスタＰＴ１のゲートに与えられるアナロ
グスイッチ駆動パルスＧＰと等価なパルスであり、ダミ
ーアナログスイッチ駆動パルスＢは、Ｎチャネルトラン
ジスタＮＴ１のゲートに与えられるアナログスイッチ駆
動パルスＧＮと等価なパルスである。
【００２６】このようなダミーアナログ駆動パルスＡ及
びＢが、位相差比較回路４にフィードバックされる。位
相差比較回路４では、ダミーアナログ駆動パルスＡ及び
Ｂのうち、遅延時間が長い方のパルスがクロック信号Φ
１（又は／Φ１）から遅延する時間Ｔ１を検出する。こ
の図３のタイムチャートでは、ダミーアナログ駆動パル
スＡの方がＢよりも遅延時間が大きいものとしている。
びＢが、位相差比較回路４にフィードバックされる。位
相差比較回路４では、ダミーアナログ駆動パルスＡ及び
Ｂのうち、遅延時間が長い方のパルスがクロック信号Φ
１（又は／Φ１）から遅延する時間Ｔ１を検出する。こ
の図３のタイムチャートでは、ダミーアナログ駆動パル
スＡの方がＢよりも遅延時間が大きいものとしている。
【００２７】図３（ｂ）のタイムチャートには、クロッ
ク信号Φ１、ダミーアナログスイッチ駆動パルスＡの他
に、位相差比較回路４から出力された位相差検出信号Ｃ
と、タイミングコントロール部３から出力されたスター
トパルスＳＴＨと、Ｄ／Ａ変換部５から出力されたビデ
オ信号Ｖｉｄｅｏとが示されている。
ク信号Φ１、ダミーアナログスイッチ駆動パルスＡの他
に、位相差比較回路４から出力された位相差検出信号Ｃ
と、タイミングコントロール部３から出力されたスター
トパルスＳＴＨと、Ｄ／Ａ変換部５から出力されたビデ
オ信号Ｖｉｄｅｏとが示されている。
【００２８】位相差検出信号Ｃは、位相差比較回路４に
おいて検出されたダミーアナログスイッチ駆動パルスＡ
とクロック信号Φ１との位相差に対応する信号であり、
タイミングコントロール部３に与えられる。タイミング
コントロール部３は、位相差検出信号Ｃに示された遅延
時間Ｔ１だけスタートパルスＳＴＨを遅延させて、Ｄ／
Ａ変換部５に出力する。
おいて検出されたダミーアナログスイッチ駆動パルスＡ
とクロック信号Φ１との位相差に対応する信号であり、
タイミングコントロール部３に与えられる。タイミング
コントロール部３は、位相差検出信号Ｃに示された遅延
時間Ｔ１だけスタートパルスＳＴＨを遅延させて、Ｄ／
Ａ変換部５に出力する。
【００２９】Ｄ／Ａ変換部５はスタートパルスＳＴＨ及
び画像データＤＡＴＡを与えられ、このスタートパルス
ＳＴＨに示された遅延時間Ｔ１だけビデオ信号Ｖｉｄｅ
ｏを出力させるタイミングを遅らせた後、データ線駆動
回路部７に与える。
び画像データＤＡＴＡを与えられ、このスタートパルス
ＳＴＨに示された遅延時間Ｔ１だけビデオ信号Ｖｉｄｅ
ｏを出力させるタイミングを遅らせた後、データ線駆動
回路部７に与える。
【００３０】このように、本実施の形態によれば、デー
タ線駆動回路部７の電気的特性が原因となって、アナロ
グスイッチ部２３の導通を制御するアナログスイッチ駆
動パルスＧＰ及びＧＮが、アナログスイッチ部２３にビ
デオ信号Ｖｉｄｅｏを与えるタイミングよりも遅延する
時間を、ダミーアナログスイッチ駆動パルス出力部１０
及び位相差比較回路４を用いて検出する。そして、この
検出結果を用いてタイミングコントロール部３及びＤ／
Ａ変換部５が、ビデオ信号Ｖｉｄｅｏをアナログスイッ
チ部２３に与えるタイミングを遅延させる。これによ
り、各液晶パネル毎に相違するデータ線駆動回路部の電
気的特性のバラツキを自動的に相殺することができる。
よって、従来のように手動でビデオ信号の出カのタイミ
ンクを調整することなく、ゴースト等の表示不良を解消
することが可能である。
タ線駆動回路部７の電気的特性が原因となって、アナロ
グスイッチ部２３の導通を制御するアナログスイッチ駆
動パルスＧＰ及びＧＮが、アナログスイッチ部２３にビ
デオ信号Ｖｉｄｅｏを与えるタイミングよりも遅延する
時間を、ダミーアナログスイッチ駆動パルス出力部１０
及び位相差比較回路４を用いて検出する。そして、この
検出結果を用いてタイミングコントロール部３及びＤ／
Ａ変換部５が、ビデオ信号Ｖｉｄｅｏをアナログスイッ
チ部２３に与えるタイミングを遅延させる。これによ
り、各液晶パネル毎に相違するデータ線駆動回路部の電
気的特性のバラツキを自動的に相殺することができる。
よって、従来のように手動でビデオ信号の出カのタイミ
ンクを調整することなく、ゴースト等の表示不良を解消
することが可能である。
【００３１】次に、本発明の第２の実施の形態による液
晶表示装置について説明する。本実施の形態は、回路構
成としては図１に示されたものと共通であるが、ビデオ
信号出力部２がビデオ信号Ｖｉｄｅｏをデータ線駆動回
路部７に出力するタイミングが、上記第１の実施の形態
と異なっている。
晶表示装置について説明する。本実施の形態は、回路構
成としては図１に示されたものと共通であるが、ビデオ
信号出力部２がビデオ信号Ｖｉｄｅｏをデータ線駆動回
路部７に出力するタイミングが、上記第１の実施の形態
と異なっている。
【００３２】第２の実施の形態における各信号の波形の
変化を、図４（ａ）及び（ｂ）に示す。図４（ａ）に示
されたように、上記第１の実施の形態と同様に、ダミー
アナログスイッチ駆動パルスＡがパルス信号Φ１から遅
延している時間Ｔ１を検出する。そして、図４（ｂ）に
示されたように、この遅延時間Ｔ１から、配線遅延時間
を差し引いた時間だけ遅延させたタイミングで、ビデオ
信号Ｖｉｄｅｏをデータ線駆動回路部７に与える。より
詳細には、タイミングコントロール部３が位相差検出信
号Ｃを与えられ、この信号Ｃが示す遅延時間Ｔ１から予
め設定されていた配線遅延時間を差し引いた時間に対応
するスタートパルスＳＴＨをＤ／Ａ変換部５に与える。
変化を、図４（ａ）及び（ｂ）に示す。図４（ａ）に示
されたように、上記第１の実施の形態と同様に、ダミー
アナログスイッチ駆動パルスＡがパルス信号Φ１から遅
延している時間Ｔ１を検出する。そして、図４（ｂ）に
示されたように、この遅延時間Ｔ１から、配線遅延時間
を差し引いた時間だけ遅延させたタイミングで、ビデオ
信号Ｖｉｄｅｏをデータ線駆動回路部７に与える。より
詳細には、タイミングコントロール部３が位相差検出信
号Ｃを与えられ、この信号Ｃが示す遅延時間Ｔ１から予
め設定されていた配線遅延時間を差し引いた時間に対応
するスタートパルスＳＴＨをＤ／Ａ変換部５に与える。
【００３３】ここで配線遅延時間とは、ダミーアナログ
スイッチ駆動パルス出力段１０の出力端子から、位相差
比較回路４の入力端子までを接続する配線により生じる
遅延時間に相当する。
スイッチ駆動パルス出力段１０の出力端子から、位相差
比較回路４の入力端子までを接続する配線により生じる
遅延時間に相当する。
【００３４】このような本実施の形態によれば、上記第
１の実施の形態と同様に、液晶パネル間での特性のバラ
ツキを打ち消すことができるので、手動でビデオ信号の
出カのタイミンクを調整することなく、表示不良を解消
することが可能である。
１の実施の形態と同様に、液晶パネル間での特性のバラ
ツキを打ち消すことができるので、手動でビデオ信号の
出カのタイミンクを調整することなく、表示不良を解消
することが可能である。
【００３５】上記実施の形態は一例であり、本発明を限
定するものではない。例えば、上記実施の形態では、ア
ナログスイッチ駆動パルス出力部として、シフトレジス
タ部２１の他に、インバータ列から成るバッファ部２２
を有し、これに対応してダミーアナログスイッチ駆動パ
ルス出力部１０がダミーシフトレジスタＤＳＲの他にダ
ミーバッファ部ＤＢＦを有しているが、必要に応じて変
形することができる。また、ダミーアナログスイッチ駆
動パルス出力部は、データ線駆動回路部におけるほぼ中
央付近に配置しなくとも、データ線駆動回路部の平均的
な電気的特性にほぼ対応したダミーアナログスイッチ駆
動パルスを出力し得るものであれば、他の領域に配置さ
れていてもよい。
定するものではない。例えば、上記実施の形態では、ア
ナログスイッチ駆動パルス出力部として、シフトレジス
タ部２１の他に、インバータ列から成るバッファ部２２
を有し、これに対応してダミーアナログスイッチ駆動パ
ルス出力部１０がダミーシフトレジスタＤＳＲの他にダ
ミーバッファ部ＤＢＦを有しているが、必要に応じて変
形することができる。また、ダミーアナログスイッチ駆
動パルス出力部は、データ線駆動回路部におけるほぼ中
央付近に配置しなくとも、データ線駆動回路部の平均的
な電気的特性にほぼ対応したダミーアナログスイッチ駆
動パルスを出力し得るものであれば、他の領域に配置さ
れていてもよい。
【００３６】
【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、液晶パネル毎に相違するデータ線駆動回
路部の電気的特性が原因で生じていた表示不良を、デー
タ線駆動回路部に設けたダミー駆動パルス出力部を用い
て、データ線駆動回路部において生じる遅延量に対応し
たダミー駆動パルスを発生させ、このパルスを用いて遅
延量を検出し、データ線駆動回路部にビデオ信号を供給
するタイミングを遅延させることにより、手動によりビ
デオ信号の出力のタイミングを調整することなく自動的
に表示不良を解消することが可能である。
装置によれば、液晶パネル毎に相違するデータ線駆動回
路部の電気的特性が原因で生じていた表示不良を、デー
タ線駆動回路部に設けたダミー駆動パルス出力部を用い
て、データ線駆動回路部において生じる遅延量に対応し
たダミー駆動パルスを発生させ、このパルスを用いて遅
延量を検出し、データ線駆動回路部にビデオ信号を供給
するタイミングを遅延させることにより、手動によりビ
デオ信号の出力のタイミングを調整することなく自動的
に表示不良を解消することが可能である。
【図１】本発明の第１の実施の形態による液晶表示装置
の回路構成を示すブロック図。
の回路構成を示すブロック図。
【図２】同液晶表示装置におけるデータ線駆動回路部の
回路構成を示す回路図。
回路構成を示す回路図。
【図３】同液晶表示装置における各信号の波形の時間的
変化を示すタイムチャート。
変化を示すタイムチャート。
【図４】本発明の第２の実施の形態による液晶表示装置
における各信号の波形の時間的変化を示すタイムチャー
ト。
における各信号の波形の時間的変化を示すタイムチャー
ト。
１ パーソナルコンピュータ ２ ビデオ信号出力部 ３ ダミーコントロール部 ４ 位相差比較回路 ５ Ｄ／Ａ変換部 ６ 液晶パネル ７ データ線駆動回路部 ８ 走査線駆動回路部 ９ 液晶表示マトリクスアレイ部 １０ ダミーアナログスイッチ駆動パルス出力部 ２１ シフトレジスタ部 ２２ バッファ部 ２３ アナログスイッチ部 Ｃ 位相差検出信号 ＳＴＨＵ、ＳＴＨ、ＳＴＶ スタートパルス Φ１、／Φ１、Φ２ クロック信号 Ｖｉｄｅｏ ビデオ信号 ＳＲ１、ＳＲ２ シフトレジスタ ＤＳＲ ダミーシフトレジスタ ＤＢＦ ダミーバッファ部 ＩＮ１〜ＩＮ５ インバータ ＰＴ１ Ｐチャネルトランジスタ ＮＴ１ Ｎチャネルトランジスタ ＳＷ１ アナログスイッチ
Claims (5)
- 【請求項１】複数行の走査線と複数列のデータ線とが配
線された液晶表示マトリクスアレイ部と、前記走査線を
順次選択駆動する走査線駆動回路部と、前記データ線に
ビデオ信号を順次書き込むデータ線駆動回路部とが一体
に設けられた液晶パネルと、 前記走査線駆動回路部及び前記データ線駆動回路を制御
する制御信号と前記ビデオ信号とを出力するビデオ信号
出力部と、 を備えた駆動回路一体型の液晶表示装置において、 前記データ線駆動回路部は、前記制御信号に基づいて駆
動パルスを出力する駆動パルス出力部と、前記駆動パル
スを与えられて開閉動作を制御され、前記ビデオ信号を
与えられて前記データ線に順次書き込むアナログスイッ
チ部と、前記駆動パルスと略等価な特性を有するダミー
駆動パルスを出力するダミー駆動パルス出力部とを有
し、 前記ビデオ信号出力部は、前記ダミー駆動パルスが前記
制御信号に対して遅延する時間を検出し、この遅延時間
に基づいて前記ビデオ信号を前記データ線駆動回路部に
与えるタイミングを遅延させることを特徴とする液晶表
示装置。 - 【請求項２】前記ビデオ信号出力部が出力する前記制御
信号には、前記データ線駆動回路部に与えるスタートパ
ルス及びクロック信号が含まれ、 前記駆動パルス出力部は、前記クロック信号に同期して
前記スタートパルスを順次シフトして前記駆動パルスを
出力し、 前記ダミー駆動パルス出力部は、前記クロック信号に同
期して前記スタートパルスをシフトして前記ダミー駆動
パルスを出力し、 前記ビデオ信号出力部は、前記クロック信号と前記ダミ
ー駆動パルスとの位相差を検出し、この位相差に基づい
て前記ビデオ信号を前記データ線駆動回路部に与えるタ
イミングを遅延させることを特徴とする請求項１記載の
液晶表示装置。 - 【請求項３】前記ダミー駆動パルス出力部は、前記駆動
パルス出力部と電気的に等価な構成を有することを特徴
とする請求項１又は２記載の液晶表示装置。 - 【請求項４】前記ビデオ信号出力部は、前記ダミー駆動
パルスが前記制御信号に対して遅延する時間から、前記
ダミー駆動パルス出力部の出力端子と前記ビデオ信号出
力部の入力端子とを接続する配線により生じる遅延時間
を差し引いた時間だけ、前記ビデオ信号を前記データ線
駆動回路部に与えるタイミングを遅延させることを特徴
とする請求項１乃至３のいずれかに記載の液晶表示装
置。 - 【請求項５】前記データ線駆動回路部は、ＴＦＴ（Thin
Film Transistor）で構成されていることを特徴とする
請求項１乃至４のいずれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11124490A JP2000314868A (ja) | 1999-04-30 | 1999-04-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11124490A JP2000314868A (ja) | 1999-04-30 | 1999-04-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000314868A true JP2000314868A (ja) | 2000-11-14 |
Family
ID=14886805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11124490A Pending JP2000314868A (ja) | 1999-04-30 | 1999-04-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000314868A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005181917A (ja) * | 2003-12-24 | 2005-07-07 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の駆動回路およびその駆動方法、並びに電子機器 |
| KR100520620B1 (ko) * | 2001-08-23 | 2005-10-11 | 세이코 엡슨 가부시키가이샤 | 전기 광학 패널의 구동 회로, 구동 방법, 전기 광학 장치및 전자 기기 |
| CN100367337C (zh) * | 2003-01-27 | 2008-02-06 | 索尼株式会社 | 图像显示设备和图像显示面板 |
-
1999
- 1999-04-30 JP JP11124490A patent/JP2000314868A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100520620B1 (ko) * | 2001-08-23 | 2005-10-11 | 세이코 엡슨 가부시키가이샤 | 전기 광학 패널의 구동 회로, 구동 방법, 전기 광학 장치및 전자 기기 |
| CN100367337C (zh) * | 2003-01-27 | 2008-02-06 | 索尼株式会社 | 图像显示设备和图像显示面板 |
| JP2005181917A (ja) * | 2003-12-24 | 2005-07-07 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の駆動回路およびその駆動方法、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0553823B1 (en) | Horizontal driver circuit with fixed pattern eliminating function | |
| US7505022B2 (en) | Shift register and display device | |
| JP2006267999A (ja) | 駆動回路チップ及び表示装置 | |
| JP2001282170A (ja) | 画像表示装置の行電極駆動装置 | |
| JP2759108B2 (ja) | 液晶表示装置 | |
| JPH11272226A (ja) | データ信号線駆動回路及び画像表示装置 | |
| JP2003337574A (ja) | 表示装置 | |
| JPH08286642A (ja) | 表示装置 | |
| KR20000023433A (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| JP2003084721A (ja) | 表示装置用駆動回路装置とそれを利用した表示装置 | |
| JP2003295836A (ja) | 液晶表示装置及びそのドライバ | |
| JPH1185114A (ja) | データ線駆動回路 | |
| JP3271192B2 (ja) | 水平走査回路 | |
| JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
| JP2000314868A (ja) | 液晶表示装置 | |
| JP2000162577A (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| JP3345349B2 (ja) | シフトレジスタ回路および画像表示装置 | |
| JP2001228827A (ja) | 信号制御回路 | |
| JPH11133922A (ja) | 液晶表示装置 | |
| JP2001092422A (ja) | 液晶表示装置の駆動方法及びそれを用いた液晶表示装置 | |
| JPH08305322A (ja) | 表示装置 | |
| JP2006154480A (ja) | 表示装置用駆動回路及びフレキシブルプリント配線板並びにアクティブマトリクス型表示装置 | |
| JP3872747B2 (ja) | カスケード接続回路およびその回路を備えた電子装置 | |
| JP2001265291A (ja) | 液晶パネルの駆動回路及び画像表示装置 | |
| JPH08146910A (ja) | シフトレジスタ及び表示装置の駆動回路 |