JP2000314759A - バーンインボード及び半導体装置の試験方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明はＢＧＡパッケージＩＣ用のバーンイン
ボードに関し、狭いピッチの突起電極を有するＢＧＡパ
ッケージＩＣを搭載でき且つ低コストで作製可能とする
ことを課題とする。 【解決手段】ＢＧＡパッケージ２０の外形に嵌合する案
内凹部３４と、ボール電極２２に嵌合する電極案内凹部
３６とを基板３２内に形成し、電極案内凹部３６の底部
に導電性パッド３８を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置のバーン
インボード及び半導体装置の試験方法に係り、特にバー
ンイン試験が行われる半導体装置を取り付けるために使
用されるバーンインボード及びそのバーンインボードを
用いた半導体装置の試験方法に関する。半導体の試験工
程において、半導体の固有欠陥あるいは製造上の潜在的
故障を発見するための加速試験として、バーンイン試験
が行われる。バーンイン試験においては、試験すべき半
導体装置に所定の動作を行わせるため、半導体の電極に
電気的接続を行う必要がある。したがって、試験される
半導体装置はバーンインボードに取り付けられ、所定の
テストパターンに基づく電圧がバーンインボードの回路
を介して半導体装置の所定の電極に印加される。

【０００２】

【従来の技術】図１は従来のバーンインボードを説明す
るための図である。一般的に、従来のバーンインボード
では、複数の半導体装置が一枚の基板上に取り付けら
れ、複数の半導体装置に対して同時にバーンイン試験が
行われる。図１に示すように、従来のバーンインボード
１０は、基板１２とその上に搭載された複数のＩＣソケ
ット１４とよりなる。図１には示されないが、ＩＣソケ
ット１４の各々には半導体装置が収容され、半導体装置
の電極はＩＣソケット１４のリード端子１４ａに接続さ
れている。

【０００３】半導体装置が収容されたＩＣソケット１４
の上部には蓋１４ｂがかぶせられ、例えばフック等の固
定具によりＩＣソケット１４に留められる。また、ＩＣ
ソケット１４のリード端子１４ａは基板に形成されたス
ルーホール１２ａに差し込まれ、基板に形成された電極
パターンに半田付けされている。これにより、ソケット
１４と基板１２の入力端子１６とが、基板１２に形成さ
れた回路パターン１８により電気的に接続される。した
がって、所定のバーンイン波形を、バーンインボードの
入力端子１６からＩＣソケット１４を介して各半導体装
置に入力することができる。

【０００４】

【発明が解決しようとする課題】近年、半導体装置は小
型化され、いわゆるボールグリッドアレイ（ＢＧＡ）タ
イプのパッケージＩＣが増えている。また、ＢＧＡパッ
ケージＩＣにおいても、多様なボールピッチや電極数の
ものが開発されており、そのようなＢＧＡパッケージＩ
Ｃに合わせたソケットも製造されている。しかし、ＢＧ
ＡパッケージＩＣ用のソケットは、半導体装置との接続
精度がそのままバーンイン試験の試験精度に影響するた
め高い精度が要求される。また、本体部分、蓋、フッ
ク、リード端子等の部品が必要でありその構造が複雑な
ため、その製造コストは高価である。したがって、その
ようなソケットを多数搭載したバーンインボードの製造
コストも著しく上昇してしまう。

【０００５】また、異なる電極数や電極ピッチのＢＧＡ
パッケージＩＣが開発される毎に、新しいソケットを搭
載したバーンインボードを作製しなければならず、製品
テストに費やされるコストの上昇を招いていた。また、
電極ピッチが狭くなるにつれ、ＩＣソケット自体の作製
も困難となってきている。したがって、本願発明は上述
の問題点に鑑みなされたものであり、狭いピッチの突起
電極を有する半導体装置を搭載することのできる安価な
バーンインボードを提供することを目的とする。

【０００６】

【課題を解決するための手段】上記の課題は、次に述べ
る各手段を講じることにより解決することができる。請
求項１記載の発明に係るバーンインボードは、突起電極
を底面に有する半導体装置のバーンイン試験に用いるバ
ーンインボードであって、バーンインボード基板と、前
記バーンインボード基板に一体的に形成され、前記半導
体装置を案内して前記半導体装置を所定の位置に配置す
る案内部と、前記バーンインボード基板に設けられ、前
記半導体装置が前記所定の位置に配置されたときに前記
突起電極に接触する導電性パッドと、を有することを特
徴とするものである。

【０００７】請求項２記載の発明に係るバーンインボー
ドは、請求項１記載のバーンインボードにおいて、前記
案内部は、前記半導体装置の外形が嵌合する案内凹部で
あることを特徴とするものである。請求項３記載の発明
に係るバーンインボードは、請求項２記載のバーンイン
ボードにおいて、前記案内凹部は、前記半導体装置の突
起電極が嵌合する電極案内凹部であることを特徴とする
ものである。

【０００８】請求項４記載の発明に係るバーンインボ−
ドは、請求項２記載のバーンインボードにおいて、前記
バーンインボード基板は第１の基板と該第１の基板の上
に重ねられた第２の基板とよりなり、前記第１の基板に
前記導電性パッドが形成され、前記第２の基板に前記案
内凹部を画成する開口が形成されることを特徴とするも
のである。

【０００９】請求項５に記載の発明に係るバーンインボ
ードは、請求項３記載のバーンインボードにおいて、前
記バーンインボード基板は第１の基板と該第１の基板の
上に重ねられた第２の基板とよりなり、前記第１の基板
に前記導電性パッドが形成され、前記第２の基板に前記
電極案内凹部を画成する開口が形成されることを特徴と
するものである。

【００１０】請求項６に記載の発明に係るバーンインボ
ードは、請求項１記載のバーンインボードにおいて、前
記案内部は前記バーンインボード基板上に形成された複
数のボール状突起よりなり、該ボール状突起は前記突起
電極の間に配置されることを特徴とするものである。

【００１１】請求項７に記載の発明に係るバーンインボ
ードは、請求項１乃至６のうちいずれか一項記載のバー
ンインボードにおいて、前記導電性パッドと前記バーン
インボード基板の裏面との間を貫通して延在する導電性
部材が設けられ、且つプローブ案内孔が設けられたプロ
ーブ案内板が前記バーンインボードの裏面に設けられ、
前記プローブ案内孔内にプローブを挿入することにより
該プローブが前記導電性部材に接触することを特徴とす
るものである。

【００１２】請求項８に記載の発明に係るバーンインボ
ードは、請求項１乃至６のうちいずれか一項記載のバー
ンインボードにおいて、前記導電性パッドと前記バーン
インボード基板の裏面との間を貫通して延在する貫通孔
が設けられ、該貫通孔にプローブを挿入することにより
前記ＩＣパッケージの突起電極に該プローブを直接接触
させることができることを特徴とするものである。

【００１３】請求項９に記載の発明に係る半導体装置の
試験方法は、請求項１記載のバーンインボードを用いた
半導体装置の試験方法であって、半導体装置の突起電極
が前記導電性パッドに対向するように、前記半導体装置
を前記バーンインボード基板の前記案内部内に配置する
段階と、前記案内部に配置された半導体装置を固定する
段階と、前記半導体装置が固定された前記バーンインボ
ードをバーンイン試験装置に組み込んで所定のバーンイ
ン試験を行う段階と、を有することを特徴とするもので
ある。

【００１４】上記の各手段は、次のように作用する。請
求項１記載の発明によれば、半導体装置の突起電極に接
触すべきパッドがバーンインボード基板内に形成され、
且つ半導体装置を位置決めする案内部もバーンインボー
ド基板内に直接形成される。これにより、従来用いられ
ていたＩＣ取り付け用ソケットを用いないで、半導体装
置をバーンインボードに取り付けることができる。した
がって、高価なソケットを使用しないので、バーンイン
ボードの製造コストを削減できる。また、ソケットを形
成できないような狭いピッチで形成された電極を有する
半導体装置でも取り付け可能なバーンインボードを作製
できる。

【００１５】請求項２及び３記載の発明によれば、案内
部を半導体装置の外形が嵌合する案内凹部とすることに
より、基板に案内凹部を形成するという簡単な加工によ
り案内部を形成することができる。したがって、バーン
インボードの製造コストを低減することができる。請求
項４及び５記載の発明によれば、パッドが形成される基
板部分と案内凹部が形成される基板部分とを分離して作
製し、それらを重ねあわせて一つのバーンインボードと
する。このため、簡単な加工によりバーンインボードを
製造することができる。また、半導体装置のパッケージ
の種類が変わっても、パッドが形成される基板部分又は
案内凹部が形成される基板部分を共通に使用できる場合
がある。したがって、部品の共通化によりバーンインボ
ードの製造コストを低減することができる。

【００１６】請求項６記載の発明によれば、導電性パッ
ドが形成された基板上にボール状突起を形成するだけ
で、半導体装置の電極を利用して位置決めを行うことが
できる。このため、基板自体に加工を施すことなく案内
部を形成することができ、バーンインボードの製造コス
トを低減することができる。請求項７記載の発明によれ
ば、プローブ案内孔にプローブを挿入するだけで容易に
半導体装置の各電極の電位を測定することができる。ま
た、隣接する導電体にプローブが誤って接触することを
防止することができる。

【００１７】請求項８記載の発明によれば、バーンイン
ボード基板の裏側からプローブを使用して容易に半導体
装置の各電極の電位を直接測定することができる。請求
項９記載の発明によれば、半導体装置を安価に作製した
バーンインボードに取り付けてバーンイン試験を行うこ
とができるため、様々な半導体装置のバーンイン試験に
費やされる費用を削減することができる。

【００１８】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図２は、本発明の第１実施例に
よるバーンインボードに形成されたパッケージＩＣ搭載
部を示す斜視図である。図３は、図２に示すパッケージ
ＩＣ搭載部の断面図である。本発明の第１実施例による
バーンインボード３０には、複数のＢＧＡパッケージＩ
Ｃ２０が搭載可能であり、図２には一つのＢＧＡパッケ
ージＩＣ２０が搭載される部分が示されている。なお、
パッケージＩＣ搭載部以外の構成は従来のバーンインボ
ードと同様であり、その説明は省略する。

【００１９】図２に示すように、本実施例によるバーン
インボード３０にはＩＣソケットは搭載されておらず、
ＢＧＡパッケージＩＣ２０は基板３２に直接搭載され
る。基板３２は、例えば一般的な回路基板材料であるガ
ラスエポキシ基板により作製される。基板３２には、Ｂ
ＧＡパッケージＩＣ２０が嵌合する案内凹部３４が形成
されている。すなわち、案内凹部３６は、ＢＧＡパッケ
ージＩＣ２０の外形を案内してＢＧＡパッケージＩＣ２
０を所定の位置に配置する。案内凹部３４の底面には、
複数のボール案内凹部３６が形成されている。各々のボ
ール案内凹部３６の底面には、導電性のパッド３８が形
成される。

【００２０】ボール案内凹部３６は、ＢＧＡパッケージ
ＩＣ２０の底面に形成されているボール電極（突起電
極）２２の位置に対応して形成されており、その直径は
ボール２２電極より僅かに大きい。したがって、ＢＧＡ
パッケージＩＣ２０が案内凹部３４に嵌合した状態で、
ボール電極２２の各々は対応するボール案内凹部３６に
嵌合する。この状態でボール電極２２の各々は、対応す
るボール案内凹部３６の底面に形成された導電性パッド
３８に接触する。

【００２１】導電性パッド３８は基板３２内に形成され
た回路パターンを介してバーンインボードの入力端子
（図示せず）に接続される。また、案内凹部３４に収容
されたＢＧＡパッケージＩＣ２０には、押え板４０が被
せられ、この押え板４０が基板３２にフック４２等の留
め具により係止される。これにより、ＢＧＡパッケージ
ＩＣ２０が案内凹部３４に収容された状態、すなわち、
ボール電極２２が対応するパッド３８に接触した状態が
維持される。したがって、パッド３８に電気的に接続さ
れた入力端子からＢＧＡパッケージＩＣ２０に対して所
定のパターンでバーンイン試験用の電圧を供給すること
ができる。上述の押え板４０の取り付け方法には、本実
施例のようにフック４０を使用する以外にも様々な方法
を用いることができる。

【００２２】上述のように、本実施例では、バーンイン
ボード３０の基板３２自体を加工して、案内凹部３４及
びボール案内凹部３６を形成し、且つパッド３８を基板
３２に設けている。したがって、従来のバーンインボー
ドのようにＩＣソケットを使用しないで、ＢＧＡパッケ
ージＩＣ２０をバーンインボード３０に取り付けること
ができる。基板３２は、従来の回路基板の製造技術によ
り簡単に且つ安価で製造可能なため、基板に多数のＩＣ
ソケットを搭載した従来のバーンインボードに比較する
と安価で製造することができる。また、回路基板製造技
術によりボール案内凹部３６及びパッド３８を作成する
ため、高い精度でボール案内凹部３６及びパッド３８を
形成することができる。したがって、狭ピッチで配置さ
れた電極を有するＢＧＡパッケージＩＣにも十分に対応
することができる。

【００２３】なお、本実施例では、案内凹部３４とＢＧ
ＡパッケージＩＣ２０の外形との間の嵌合精度は、ボー
ル案内凹部３６とボール電極２２の嵌合精度よりゆるく
することが好ましい。また、案内凹部３４によりＢＧＡ
パッケージＩＣ２０がだいたいの位置に案内された後、
ボール案内凹部３６により正確な位置に案内されるよう
に、案内凹部３４の深さを設定することが好ましい。

【００２４】次に、本発明の第２実施例について、図４
及び図５を参照しながら説明する。図４は、本発明の第
２実施例によるバーンインボード３０Ａの一部を示す斜
視図である。図５は、本発明の第２実施例によるバーン
インボード３０Ａの一部を示す断面図である。図４及び
図５において、図２及び図３に示された構成部品と同一
の部品には同じ符号を付し、その説明は省略する。

【００２５】本実施例において、基板３２はパッド基板
３２Ａと外形案内基板３２Ｃとに分割して製造される。
パッド基板３２Ａにはパッド３８が形成され、外形案内
基板３２Ｃには案内凹部３４が形成される。本実施例で
は、上述の第１実施例におけるボール案内凹部３６は設
けられていない。すなわち、ＢＧＡパッケージＩＣ２０
の位置決めは、案内凹部３４だけで行われる。したがっ
て、案内凹部３４とＢＧＡパッケージＩＣ２０の外形と
の嵌合をきつめにする必要がある。

【００２６】パッド基板３２Ａと外形案内基板３２Ｃと
は、別個に作製され、パッド基板３２Ａの上に外形案内
基板３２Ｃを重ねた状態で接着剤等で互いに固定され
る。したがって、例えば、外形が同じパッケージＩＣで
電極の配置あるいは数が異なるものがある場合、外形案
内基板３２Ｃは共通に使用できる。すなわち、パッド基
板３２Ａのみを異なる種類のＢＧＡパッケージＩＣに対
応して作製して、異なる電極構成のＢＧＡパッケージＩ
Ｃを取り付けることができるバーンインボードを作製す
ることができる。よって、バーンインボードの製造コス
トを低減することができる。

【００２７】また、後述する実施例のように、各基板を
ネジ止め等の固定手段により固定することにより、同じ
外形案内基板３２Ｃに対して、異なるパッド基板を取り
付けて異なるＢＧＡパッケージＩＣ用のバーンインボー
ドに変更することができる。なお、本実施例及び以下に
説明する実施例において、ＢＧＡパッケージＩＣ２０
は、図３に示すような押え板４０及びフック４２により
固定可能であり、その図示は省略する。

【００２８】次に、本発明の第３実施例について、図６
及び図７を参照しながら説明する。図６は、本発明の第
３実施例によるバーンインボード３０Ｂの一部を示す斜
視図である。図７は、本発明の第３実施例によるバーン
インボード３０Ｂの一部を示す断面図である。図６及び
図７において、図２及び図３に示された構成部品と同じ
部品には同一の符号を付し、その説明は省略する。

【００２９】本実施例において、基板３２はパッド基板
３２Ａと電極案内基板３２Ｂとに分割して製造される。
パッド基板３２Ａにはパッド３８が形成され、電極案内
基板３２Ｂにはボ−ル案内凹部３６が形成される。本実
施例では、上述の第１実施例における案内凹部３４は設
けられていない。すなわち、ＢＧＡパッケージＩＣ２０
の位置決めは、ボール案内凹部３６だけで行われる。

【００３０】パッド基板３２Ａと電極案内基板３２Ｂ
は、別個に作製され、パッド基板３２Ａの上に電極案内
基板３２Ｂを重ねた状態で接着剤等の固定手段で固定さ
れる。したがって、外形形状又はサイズが異なるパッケ
ジーＩＣであっても、ボール電極の配置が同じであれ
ば、バーンインボードを共通に使用することができる。
また、ボール電極２２の配置が共通で数のみが異なるよ
うな場合、数の多いほうのＢＧＡパッケージＩＣに合わ
せて電極案内基板３２Ｂを作成すれば、パッド基板を交
換することにより、同じバーンインボードを共通で使用
することができる。よって、バーンインボードを安価に
作製することができる。

【００３１】次に、本発明の第４実施例について、図８
を参照しながら説明する。図８は、本発明の第４実施例
によるバーンインボード３０Ｂの一部を示す断面図であ
る。図８において、図２及び図３に示された構成部品と
同一の部品には同じ符号を付し、その説明は省略する。
本実施例において、基板３２はパッド基板３２Ａと電極
案内基板３２Ｂと外形案内基板３２Ｃとに分割して製造
される。パッド基板３２Ａにはパッド３８が形成され、
電極案内基板３２Ｂにはボ−ル案内凹部３６が形成され
る。また、外形案内基板３２Ｃには案内凹部３４が形成
される。すなわち、本実施例のバーンインボードは、上
述の第１実施例と同様な構成を有しており、基板３２が
パッド基板３２Ａと電極案内基板３２Ｂと外形案内基板
３２Ｃとに分割して作製され、それらを重ねあわせて一
つのバーンインボードとしたものである。したがって、
本実施例のバーンインボード３０Ｃは、上述の第１実施
例の効果と、上述の第２実施例の効果と、上述の第３実
施例の効果を併せ持つものとなる。よって、本実施例の
バーンインボード３０Ｃは安価に作製可能であり、且つ
狭いピッチの電極を有するパッケージＩＣにも十分対応
できる。

【００３２】図９は図８に示すバーンインボードの積層
構造をより詳細に示す断面図である。図９に示すバーン
インボードでは、パッド基板３２Ａが３層に分割されて
いる。これは、パッド基板３２Ａに形成された各パッド
３８から、バーンインボードの入力端子までの電気的接
続を行うための回路パターンを形成するためである。３
層の各々には回路パターンが形成され、各々の層の回路
パターンはスルーホール４４により上下間の接続が行わ
れる。スルーホールを形成してその内面にメッキを施し
て積層回路基板の上下間の電気接続を行う方法は周知で
あり、その説明は省略する。また、各パッドからもスル
ーホール４６が上下方向に延在し所望の層に形成された
回路パターンに接続される。このように、パッド基板３
２Ａの回路パターンは、各パッドとバーンインボードと
の接続を行うだけでなく、搭載されるパッケージＩＣを
駆動するための駆動回路の一部（例えば、固有の抵抗又
はキャパシタ）を形成することにも使用される。

【００３３】図１０は、本発明の第１実施例または、第
４実施例によるバーンインボードへＢＧＡパッケージＩ
Ｃを搭載するときの動作を説明するための図である。ま
ず、図１０（ａ）に示されるように、ＢＧＡパッケージ
ＩＣ２０は搭載すべき位置の真上に運ばれる。搭載すべ
き位置は、ＢＧＡパッケージＩＣ２０とほぼ同じ大きさ
の案内凹部３４が形成されているため、容易に認識する
ことができる。続いて、図１０（ｂ）に示すように、Ｂ
ＧＡパッケージＩＣ２０は案内凹部３４内に挿入され
る。このとき、ＢＧＡパッケージＩＣの外形が案内凹部
３４に緩めに嵌合して、ＢＧＡパッケージＩＣ２０の大
体の位置が決まる。この状態では、ＢＧＡパッケージＩ
Ｃ２０の底面に設けられたボール電極２２はまだボール
案内凹部３６に完全に嵌合していない。さらにＢＧＡパ
ッケージＩＣが下方に移動されると、図１０（ｃ）に示
すように、ボール電極２２はボール案内凹部３６に完全
に嵌合し、ボール電極２２の各々は、嵌合したボール案
内凹部３６の底部に形成されたパッド３８と接触する。
この後、図３に示されるように、ＢＧＡパッケージＩＣ
２０の上部に押え板４０がかぶせられ、フック４２によ
りボード基板３２に対して固定される。

【００３４】上述のように、第１実施例及び第４実施例
では、ＢＧＡパッケージＩＣ２０の外形を用いて大体の
位置決めが行われ、その後、ボール電極２２の外形を用
いて正確な位置決めが行われる。このため、ＢＧＡパッ
ケージＩＣ２０を容易に正確な位置へ導くことができ
る。次に、本発明の第５実施例について、図１１及び図
１２を参照しながら説明する。図１１は、本発明の第５
実施例によるバーンインボード３０Ｄの一部を示す斜視
図である。図１２は、本発明の第５実施例によるバーン
インボード３０Ｄの一部を示す断面図である。図１１及
び図１２において、図６及び図７に示された構成部品と
同一の部品には同じ符号を付し、その説明は省略する。

【００３５】本実施例によるバーンインボード３０Ｄ
は、ボール案内凹部の構成を除けば、上述の第３実施例
によるバーンインボード３０Ｂと同じ構成である。図１
１及び図１２に示されるように、本発明によるバーンイ
ンボード３０Ｄの電極案内基板３２Ｂには、多数のボー
ル案内凹部３４の代わりに、略正方形のボール案内凹部
４８が形成されている。このボール案内凹部４８は、Ｂ
ＧＡパッケージＩＣ２０のボール電極２２の全てを収容
する大きさである。すなわち、ボール案内凹部３６の形
状は、ボール電極２２のうち、最も外側に位置するボー
ル電極２２により画成される形状に略一致している。

【００３６】本実施例において、図７に示す第３実施例
と同様に、基板３２はパッド基板３２Ａと電極案内基板
３２Ｂとに分割して作製される。パッド基板３２Ａには
パッド３８が形成され、電極案内基板３２Ｂにはボ−ル
案内凹部４８が形成される。本実施例では、上述の第１
実施例における案内凹部３４は設けられていない。すな
わち、ＢＧＡパッケージＩＣ２０の位置決めは、ボール
案内凹部４８だけで行われる。

【００３７】パッド基板３２Ａと電極案内基板３２Ｂ
は、別個に作製され、パッド基板３２Ａの上に電極案内
基板３２Ｂを重ねた状態で接着剤等の固定手段で固定さ
れる。したがって、外形形状又はサイズが異なるパッケ
ジーＩＣであっても、最も外側のボール電極２２の配置
が同じであれば、バーンインボードを共通に使用するこ
とができる。よって、バーンインボードを安価に作製す
ることができる。

【００３８】図１３は、本発明の第６実施例によるバー
ンインボードの一部を示す断面図である。図１３におい
て、図８に示された構成部品と同一の構成部品には同じ
符号を付し、その説明は省略する。図１３に示されるよ
うに、本実施例によるバーンインボード３０Ｅは、上述
の第５実施例によるバーンインボード３０Ｄに外形案内
基板３２Ｃを追加したものである。したがって、ＢＧＡ
パッケージＩＣ２０は、最初に外形案内基板３２Ｃに設
けられた外形案内凹部３４により案内され、続いてボー
ル案内凹部４８により正確な位置へ案内される。

【００３９】次に、本発明の第７実施例について、図１
４及び図１５を参照しながら説明する。図１４は、本発
明の第７実施例によるバーンインボード３０Ｆの一部を
示す斜視図である。図１５は、本発明の第７実施例によ
るバーンインボード３０Ｆの一部を示す断面図である。
図１４及び図１５において、図２及び図３に示された構
成部品と同一の部品には同じ符号を付し、その説明は省
略する。

【００４０】本実施例によるバーンインボード３０Ｆ
は、一層のパッド基板３２Ａのみよりなり、その上に複
数の位置決めボール５０が設けられたものである。各々
の位置決めボール５０は、ＢＧＡパッケージ電極２２の
高さより小さい高さ（すなわち直径）を有し、基板３２
Ａ上に形成されたパッド３８の間に配置される。本実施
例において、図１５に示すように、ＢＧＡパッケージＩ
Ｃ２０がパッド基板殿３２Ａ上に取り付けられるとき、
位置決めボール５０はＢＧＡパッケージＩＣ２０のボー
ル電極２２の間に入り込む大きさである。したがって、
ＢＧＡパッケージＩＣ２０のボール電極２２は、パッド
基板上３２Ａ上のパッド３８に対して正確に位置決めさ
れる。位置決めボール５０は、半田ボールに絶縁レジス
トをコーティングして作ることができる。また、位置決
めボール５０は、絶縁性を有するボール、例えばプラス
チック製のボールあるいはゴム製のボールを接着剤によ
りパッド基板３２Ａのパッド３８の間に固定してもよ
い。

【００４１】本実施例によれば、バーンインボードは一
枚のパッド基板３２Ａで構成されるため、バーンインボ
ードの製造コストを更に低減することができる。なお、
本実施例においては、位置決めボール５０を多数個使用
しているが、位置決めの機能としては、位置決めボール
５０の数は４個程度でもよい。図１６は、本発明の第８
実施例によるバーンインボードの一部を示す断面図であ
る。図１６において、図１５及び図８に示された構成部
品と同一の部品には同じ符号を付し、その説明は省略す
る。

【００４２】図１６に示されるように、本実施例による
バーンインボード３０Ｇは、上述の第７実施例によるバ
ーンインボード３０Ｆに外形案内基板３２Ｃを追加した
ものである。したがって、ＢＧＡパッケージＩＣ２０
は、最初に外形案内基板３２Ｃに設けられた外形案内凹
部３４により案内され、続いて位置決めボール５０によ
り正確な位置へ案内される。

【００４３】次に、本発明の第９実施例について、図１
７及び図１８を参照しながら説明する。図１７は、本発
明の第９実施例によるバーンインボード３０Ｈの一部を
示す斜視図である。図１８は、本発明の第９実施例によ
るバーンインボード３０Ｈの一部を示す断面図である。
図１７及び図１８において、図２及び図３に示された構
成部品と同一の部品には同じ符号を付し、その説明は省
略する。

【００４４】本実施例の基本的な構成は、図４及び図５
に示す本発明の第２実施例によるバーンインボード３０
Ａと同様である。すなわち、基板３２はパッド基板３２
Ａと外形案内基板３２Ｃとよりなり、パッド基板３２Ａ
にはパッド３８が形成され、外形案内基板３２Ｃには案
内凹部３４が形成される。以上の構成において、本実施
例では、図１８に示すように、各々のパッド３８とパッ
ド基板３２Ａの裏面との間に延在する導電体５２が設け
られている。導電体５２は、各々のバッド３８に対して
一つずつ設けられる。各導電体５２の一端は、対応する
パッド３８に接続され、他端はパッド基板３２Ａの裏
面、すなわち基板３２の裏面に露出している。したがっ
て、基板３２Ａの裏面に露出した各導電体５２は、対応
するパッド３８に電気的に接続されている。よって、各
導電体５２の露出端部にプローブ５４等を接触して対応
するパッド３８の電位、すなわち対応するボール電極２
２の電位等を測定することができる。

【００４５】次に、本発明の第１０実施例にについて、
図１９を参照しながら説明する。図１９は、本発明の第
１０実施例によるバーンインボード３０Ｉの一部を示す
断面図である。図１９において、図１８に示された構成
部品と同じ部品には同じ符号を付し、その説明は省略す
る。本実施例の基本的な構成は、図１８に示す本発明の
第９実施例によるバーンインボード３０Ｈと同様であ
る。すなわち、基板３２はパッド基板３２Ａと外形案内
基板３２Ｃとよりなり、パッド基板３２Ａにはパッド３
８が形成され、外形案内基板３２Ｃには案内凹部３４が
形成される。また、各々のパッド３８とパッド基板３２
Ａの裏面との間に延在する導電体５２が設けられてい
る。本実施例では、パッド基板３２Ａの裏面にプローブ
案内板５６が設けられている。

【００４６】プローブ案内板５６はパッド基板３２Ａに
接着剤等で固定される。プローブ案内板５６には、各導
電体５２に対応した位置にプローブ挿入孔５８が設けら
れている。プローブ挿入孔５８は、プローブの径より大
きい内径を有する貫通孔である。したがって、測定すべ
きパッド３８に対応するプローブ挿入孔５８にプローブ
５４を挿入することで、容易にプローブ５４を測定すべ
きパッド３８に接続されている導電体５２に導くことが
できる。また、測定中に誤ってプローブ５４を近接した
導電体５２に接触させてしまうことを防止できる。

【００４７】次に、本発明の第１１実施例について、図
２０及び図２１を参照しながら説明する。図２０は、本
発明の第１１実施例によるバーンインボード３０Ｊの一
部を示す斜視図である。図２１は、本発明の第１１実施
例によるバーンインボード３０Ｊの一部を示す断面図で
ある。図２０及び図２１において、図２及び図３に示さ
れた構成部品と同じ部品には同じ符号を付し、その説明
は省略する。

【００４８】本実施例の基本的な構成は、図４及び図５
に示す本発明の第２実施例によるバーンインボード３０
Ａと同様である。すなわち、基板３２はパッド基板３２
Ａと外形案内基板３２Ｃとよりなり、パッド基板３２Ａ
にはパッド３８が形成され、外形案内基板３２Ｃには案
内凹部３４が形成される。以上の構成において、本実施
例では、図２０及び図２１に示すように、各々のパッド
３８とパッド基板３２Ａの裏面との間に延在するプロー
ブ案内孔６０が設けられている。プローブ案内孔６０
は、各々のバッド３８に対して一つずつ設けられる。プ
ローブ案内孔６０の一端は、対応するパッド３８の略中
央に開口し、他端はパッド基板３２Ａの裏面、すなわち
基板３２の裏面に開口している。したがって、各プロー
ブ案内孔６０にプローブ５４を挿入することにより、対
応するパッド３８に接触するボール電極に直接プローブ
５４を接触させることができる。すなわち、ボール電極
２２の電位等を直接測定することができる。

【００４９】次に、本発明の第１２実施例について、図
２２を参照しながら説明する。図２２は、本発明の第１
２実施例によるバーンインボード３０Ｋの分解斜視図で
ある。本実施例は、積層構造とされたバーンインボード
基板の各層をネジ止めした構成のものである。本実施例
は、上述の実施例のうち、第３実施例の構成を代表とし
て使用している。

【００５０】図２２に示されるように、本実施例による
バーンインボード３０Ｋは、パッド基板３２Ａと電極案
内基板３２Ｂとよりなる。ＢＧＡパッケージＩＣ（図示
せず）は電極案内基板３２Ｂに搭載される。このため、
電極案内基板３２ＢにはＢＧＡパッケージＩＣを固定す
るための押え板７０がその一端を中心として回動可能に
支持される。押え板７０にはフック７２が設けられ、フ
ック７２に係合する係止部７４が電極案内基板３２Ｂに
固定されている。ＢＧＡパッケージＩＣは、押え板７０
を回動して開いてから、ボール案内凹部３６上に搭載さ
れる。搭載されたＢＧＡパッケージＩＣのボール電極が
対応するボール案内凹部３６に嵌合した後、押え板７０
はＢＧＡパッケージＩＣ上に被せられ、フック７２が係
止部７４に係止される。これにより、ＢＧＡパッケージ
ＩＣは電極案内基板３２に固定される。

【００５１】本実施例において、パッド基板３２Ａと電
極案内基板３２Ｂの各々には、複数のネジ孔６２が形成
されている。このネジ孔６２にネジ６４を貫通し、基板
３２Ａの裏面側に設けられた押え板６６のネジ孔６８に
ねじ込むことにより、パッド基板３２Ａと電極案内基板
３２Ｂとは互いに固定され、バーンインボード３０Ｋと
して使用される。

【００５２】このように、本実施例では、パッド基板３
２Ａと電極案内基板３２Ｂとがネジ６４により固定され
ているため、ネジ６４をはずすことにより、容易に分離
することができる。パッド基板３２Ａには、パッド３８
の他にパッド３８から入力端子１６へ接続するための回
路パターン及び、ＩＣの駆動回路の一部（抵抗及びキャ
パシタ）が形成されている。これら回路パターンや抵抗
及びキャパシタは、ＩＣの種類により変更する必要があ
る場合がある。このような場合、パッド基板３２Ａを適
当なものに交換することにより、電極案内基板３２Ｂは
そのまま使用可能となる。したがって、試験するＢＧＡ
パッケージＩＣ２０の電極配列が同一で電極仕様が変更
されたような場合であっても、バーンインボード全体を
新たに作製する必要はなく、パッド基板３２Ａを交換す
るだけでよい。これにより、バーンインボードの製造コ
ストは全体として低減できる。

【００５３】なお、本実施例によるネジ止め構造は、パ
ッド基板３２Ａと電極案内基板３２Ｂとによる積層構造
を有する基板３２に適用されたものであるが、ネジ止め
構造は積層構造を有する上述の実施例のいずれにも適用
可能である。次に、本発明の第１３実施例について、図
２３を参照しながら説明する。図２３は、本発明の第１
３実施例によるバーンインボード３０Ｌの分解斜視図で
ある。本実施例は、積層構造とされたパーンインボード
基板の各層をネジ止めした構成のものである。本実施例
は、上述の実施例のうち、図８に示す第４実施例の積層
構造を使用している。但し、本実施例では、パッド基板
３２Ａ及び電極案内基板３２Ｂの各々を単一のＢＧＡパ
ッケージＩＣに対応する大きさに分割し、各々を独立に
外形案内基板３２Ｃに取り付けている。

【００５４】すなわち、図２３に示されるように、外形
案内基板３２Ｃには複数のＢＧＡパッケージＩＣが搭載
可能であり、案内凹部３４が複数設けられている。そし
て、複数の案内凹部３４の各々に対応する位置に、小さ
く分割された電極案内基板３２Ｂ及びパッド基板３２Ａ
が取り付けられる。電極案内基板３２Ｂ及びパッド基板
３２Ａの取り付けは、上述の第１２実施例と同様なネジ
止めであり、ネジ８０と押え板８２を使用して行われ
る。したがって、例えば、パッケージの外形が同一でボ
ール電極の配列や数が異なるＢＧＡパッケージＩＣを同
じバーインボードに搭載することが可能となる。

【００５５】外形案内基板３２Ｃと電極案内基板３２Ｂ
との間の電気的接続は、図２３中拡大図に示すように、
外形案内基板３２Ｃに形成されたパッド８４に電極案内
基板３２Ｂに形成された接続端子８６が接触することで
達成される。また、同様に、パッド基板３２Ａと電極案
内基板３２Ｂとの間の電気的接続は、図２３中拡大図に
示すように、パッド基板３２Ａに形成されたパッド８４
に電極案内基板３２Ｂに形成された接続端子８６が接触
することで達成される。

【００５６】なお、本実施例では、個別に分割された基
板のネジ止め構造が、パッド基板３２Ａ、電極案内基板
３２Ｂ及び外形案内基板３２Ｃとによる積層構造を有す
る基板３２に適用されたものであるが、このような個別
に分割されたネジ止め構造は積層構造を有する上述の実
施例のいずれにも適用可能である。

【００５７】

【発明の効果】請求項１記載の発明によれば、半導体装
置の突起電極に接触すべきパッドがバーンインボード基
板内に形成され、且つ半導体装置を位置決めする案内部
もバーンインボード基板内に直接形成される。これによ
り、従来用いられていたＩＣ取り付け用ソケットを用い
ないで、半導体装置をバーンインボードに取り付けるこ
とができる。したがって、高価なソケットを使用しない
ので、バーンインボードの製造コストを削減できる。ま
た、ソケットを形成できないような狭いピッチで形成さ
れた電極を有する半導体装置でも取り付け可能なバーン
インボードを作製できる。

【００５８】請求項２及び３記載の発明によれば、案内
部を半導体装置の外形が嵌合する案内凹部とすることに
より、基板に案内凹部を形成するという簡単な加工によ
り案内部を形成することができる。したがって、バーン
インボードの製造コストを低減することができる。請求
項４及び５記載の発明によれば、パッドが形成される基
板部分と案内凹部が形成される基板部分とを分離して作
製し、それらを重ねあわせて一つのバーンインボードと
する。このため、簡単な加工によりバーンインボードを
製造することができる。また、半導体装置のパッケージ
の種類が変わっても、パッドが形成される基板部分又は
案内凹部が形成される基板部分を共通に使用できる場合
がある。したがって、部品の共通化によりバーンインボ
ードの製造コストを低減することができる。

【００５９】請求項６記載の発明によれば、導電性パッ
ドが形成された基板上にボール状突起を形成するだけ
で、半導体装置の電極を利用して位置決めを行うことが
できる。このため、基板自体に加工を施すことなく案内
部を形成することができ、バーンインボードの製造コス
トを低減することができる。請求項７記載の発明によれ
ば、プローブ案内孔にプローブを挿入するだけで容易に
半導体装置の各電極の電位を測定することができる。ま
た、隣接する導電体にプローブが誤って接触することを
防止することができる。

【００６０】請求項８記載の発明によれば、バーンイン
ボード基板の裏側からプローブを使用して容易に半導体
装置の各電極の電位を直接測定することができる。請求
項９記載の発明によれば、半導体装置を安価に作製した
バーンインボードに取り付けてバーンイン試験を行うこ
とができるため、様々な半導体装置のバーンイン試験に
費やされる費用を削減することができる。

【００６１】以上の説明に関して更に以下の項を開示す
る。 （１）突起電極を底面に有する半導体装置のバーンイン
試験に用いるバーンインボードであって、バーンインボ
ード基板と、前記バーンインボード基板に一体的に形成
され、前記半導体装置を案内して前記半導体装置を所定
の位置に配置する案内部と、前記バーンインボード基板
に設けられ、前記半導体装置が前記所定の位置に配置さ
れたときに前記突起電極に接触する導電性パッドと、を
有しており、前記案内部は、前記半導体装置のパッケー
ジの外形が嵌合する案内凹部であるバーンインボード。

【００６２】（２）突起電極を底面に有する半導体装置
のバーンイン試験に用いるバーンインボードであって、
バーンインボード基板と、前記バーンインボード基板に
一体的に形成され、前記半導体装置を案内して前記半導
体装置を所定の位置に配置する案内部と、前記バーンイ
ンボード基板に設けられ、前記半導体装置が前記所定の
位置に配置されたときに前記突起電極に接触する導電性
パッドと、を有しており、前記案内部は、前記半導体装
置の突起電極が嵌合する電極案内凹部であるバーンイン
ボード。

【００６３】（３）第２項記載のバーンインボードにお
いて、前記電極案内凹部は、前記突起電極の各々が個別
に嵌合する個別電極案内凹部であるバーンインボード。 （４）第２項記載のバーンインボードにおいて、前記電
極案内凹部は、前記突起電極のうち最も外側に位置する
突起電極により画成される外形に嵌合する最外周電極案
内凹部であるバーンインボード。

【００６４】（５）第１項記載のバーンインボードにお
いて、前記案内凹部は、前記半導体装置のパッケージが
嵌合する外形案内凹部と、前記半導体装置の突起電極が
嵌合する電極案内凹部の両方を含むこバーンインボー
ド。 （６）第５項記載のバーンインボードにおいて、前記バ
ーンインボード基板は第１の基板と該第１の基板の上に
重ねられた第２の基板と該第２の基板上に重ねられた第
３の基板とよりなり、前記第１の基板に前記導電性パッ
ドが形成され、前記第２の基板に前記電極案内凹部を画
成する開口が形成され、前記第３の基板に前記外形案内
凹部を画成する開口が形成されるバーンインボード。

【００６５】（７）第１項記載のバーンインボードにお
いて、前記案内部は前記バーンインボード基板上に形成
された複数のボール状突起よりなり、該ボール状突起は
前記突起電極の間に配置され、前記バーンインボード
は、前記半導体装置の外形を案内する外形案内凹部を有
し、前記ボール状突起及び前記導電性パッドは前記外形
案内凹部の底面に形成されるバーンインボード。

【００６６】（８）第７項記載のバーンインボードにお
いて、前記バーンインボードは第１の基板と該第１の基
板に重ねられた第２の基板とよりなり、前記第１の基板
上に前記ボール状突起及び前記導電性パッドが形成さ
れ、前記第２の基板に前記外形案内凹部が形成されるこ
とを特徴とするバーンインボード。 （９）第８項記載のバーンインボードにおいて、前記第
１の基板と前記第２の基板とは互いに分離可能に組み立
てられるバーンインボード。

【００６７】（１０）第９項記載のバーンインボードに
おいて、前記バーンインボードには複数の半導体装置が
取り付け可能であり、前記第１の基板は複数の半導体装
置の各々に対して別個に設けられるバーンインボード。 （１１）第６項記載のバーンインボードにおいて、前記
第１の基板、前記第２の基板及び前記第３の基板は、互
いに分離可能に組み立てられるバーンインボード。

【００６８】（１２）第１１項記載のバーンインボード
において、前記バーンインボード基板には複数の半導体
装置が取り付け可能であり、前記第１の基板及び前記第
２の基板は複数の半導体装置の各々に対して別個に設け
られるバーンインボード。上述の第１項乃至第４項記載
ののバーンインボードによれば、案内部を半導体装置パ
ッケージの外形が嵌合する案内凹部とすることにより、
基板に案内凹部を形成するという簡単な加工により案内
部を形成することができる。したがって、バーンインボ
ードの製造コストを低減することができる。

【００６９】第５項記載のバーンインボードによれば、
半導体装置パッケージの外形を案内する案内凹部と突起
電極を案内する電極案内凹部との両方が設けられるた
め、パッケージの外形を利用して大まかな位置決めを行
い、その後、突起電極を利用して正確な位置決めを行う
ことができる。よって、位置決め操作が簡単であり、信
頼性の高い位置決めを達成することができる。

【００７０】第６項記載のバーンインボードによれば、
パッドが形成される基板部分と案内凹部が形成される基
板部分とを分離して作製し、それらを重ねあわせて一つ
のバーンインボードとする。このため、簡単な加工によ
りバーンインボードを製造することができる。また、半
導体装置のパッケージの種類が変わっても、パッドが形
成される基板部分又は案内凹部が形成される基板部分を
共通に使用できる場合があり、部品の共通化によりバー
ンインボードの製造コストを低減することができる。

【００７１】第７項記載のバーンインボードによれば、
外形案内凹部とボール状突起の両方で半導体装置の位置
決めが行われる。このため、精度が高く信頼性の高い位
置決めを実現できる。第８項記載のバーンインボードに
よれば、パッド及びボール状突起が形成される基板部分
と案内凹部が形成される基板部分とを分離して作製し、
それらを重ねあわせて一つのバーンインボードとする。
このため、簡単な加工によりバーンインボードを作製す
ることができる。また、半導体装置パッケージの種類が
変わっても、パッドが形成される基板部分又は案内凹部
が形成される基板部分を共通に使用できる場合があり、
部品の共通化によりバーンインボードの製造コストを低
減することができる。

【００７２】第９項乃至第１１項記載のバーンインボー
ドによれば、パッドが形成される基板部分と案内凹部が
形成される基板部分が別個に作製され、且つ分離可能な
手段で互いに固定される。したがって、パッドが形成さ
れる基板部分と案内凹部が形成される基板部分との組み
合わせを自由に選択して変更することができる。したが
って、多種類のパッケージＩＣに対して、共通に使用で
きる基板部分を利用することにより、少ない部品数で多
くの種類に対応できるバーンインボードを作製すること
ができる。このため、バーンインボードの全体の製造コ
ストを削減することができる。

【００７３】第１０項又は第１２項記載のバーンインボ
ードによれば、複数のパッケージＩＣの各々に対して、
パッドが形成される基板部分及び、案内凹部が形成され
る基板部分を別個に作製して組み立てるため、一つの基
板に異なる種類のパッケージＩＣを搭載することができ
る。

【図面の簡単な説明】

【図１】従来のバーンインボードを説明手するための図
である。

【図２】本発明の第１実施例によるバーンインボードの
一部を示す斜視図である。

【図３】本発明の第１実施例によるバーンインボードの
一部を示す断面図である。

【図４】本発明の第２実施例によるバーンインボードの
一部を示す斜視図である。

【図５】本発明の第２実施例によるバーンインボードの
一部を示す断面図である。

【図６】本発明の第３実施例によるバーンインボードの
一部を示す斜視図である。

【図７】本発明の第３実施例によるバーンインボードの
一部を示す断面図である。

【図８】本発明の第４実施例によるバーンインボードの
一部を示す断面図である。

【図９】本発明の第４実施例によるバーンインボードの
積層構造を説明するための図である。

【図１０】ＢＧＡパッケージＩＣをバーンインボードに
取り付ける動作を説明する図である。

【図１１】本発明の第５実施例によるバーンインボード
の一部を示す斜視図である。

【図１２】本発明の第５実施例によるバーンインボード
の一部を示す断面図である。

【図１３】本発明の第６実施例によるバーンインボード
の一部を示す断面図である。

【図１４】本発明の第７実施例によるバーンインボード
の一部を示す斜視図である。

【図１５】本発明の第７実施例によるバーンインボード
の一部を示す断面図である。

【図１６】本発明の第８実施例によるバーンインボード
の一部を示す断面図である。

【図１７】本発明の第９実施例によるバーンインボード
の一部を示す斜視図である。

【図１８】本発明の第９実施例によるバーンインボード
の一部を示す断面図である。

【図１９】本発明の第１０実施例によるバーンインボー
ドの一部を示す断面図である。

【図２０】本発明の第１１実施例によるバーンインボー
ドの一部を示す斜視図である。

【図２１】本発明の第１１実施例によるバーンインボー
ドの一部を示す断面図である。

【図２２】本発明の第１２実施例によるバーンインボー
ドを示す分解斜視図である。

【図２３】本発明の第１３実施例によるバーンインボー
ドを示す分解斜視図である。

【符号の説明】

２０ ＢＧＡパッケージＩＣ ２２ ボール電極 ３０，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０
Ｆ，３０Ｇ，３０Ｈ，３０Ｉ，３０Ｊ，３０Ｋ，３０Ｌ
バーンインボード ３２ 基板 ３４ 案内凹部 ３６，４８ ボール案内凹部 ３８ パッド ４０ 押え板 ４２ フック ４４，４６ スルーホール ５０ 位置決めボール ５２ 導電体 ５４ プローブ ５６ プローブ案内板 ５８ プローブ挿入孔 ６０ プローブ案内孔 ６２ 貫通孔 ６４，８０ ネジ ６６，８２ 押え板 ６８ ネジ孔 ７０ 押え板 ７２ フック ７４ 係止部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 北岡 知一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 吉岡 弘之 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2G003 AA07 AC01 AG01 AG03 AG08 AG16 2G011 AA03 AA10 AA16 AB06 AB07 AB10 AC06 AE03 AF07 5E024 CA19 CB01

Claims (9)

【特許請求の範囲】
1. 【請求項１】 突起電極を底面に有する半導体装置のバ
   ーンイン試験に用いるバーンインボードであって、 バーンインボード基板と、 前記バーンインボード基板に一体的に形成され、前記半
   導体装置を案内して前記半導体装置を所定の位置に配置
   する案内部と、 前記バーンインボード基板に設けられ、前記半導体装置
   が前記所定の位置に配置されたときに前記突起電極に接
   触する導電性パッドと、 を有することを特徴とするバーンインボード。
2. 【請求項２】 請求項１記載のバーンインボードにおい
   て、 前記案内部は、前記半導体装置の外形が嵌合する案内凹
   部であることを特徴とするバーンインボード。
3. 【請求項３】 請求項２記載のバーンインボードにおい
   て、 前記案内凹部は、前記半導体装置の突起電極が嵌合する
   電極案内凹部であることを特徴とするバーンインボー
   ド。
4. 【請求項４】 請求項２記載のバーンインボードにおい
   て、 前記バーンインボード基板は第１の基板と該第１の基板
   の上に重ねられた第２の基板とよりなり、前記第１の基
   板に前記導電性パッドが形成され、前記第２の基板に前
   記案内凹部を画成する開口が形成されることを特徴とす
   るバーンインボード。
5. 【請求項５】 請求項３記載のバーンインボードにおい
   て、 前記バーンインボード基板は第１の基板と該第１の基板
   の上に重ねられた第２の基板とよりなり、前記第１の基
   板に前記導電性パッドが形成され、前記第２の基板に前
   記電極案内凹部を画成する開口が形成されることを特徴
   とするバーンインボード。
6. 【請求項６】 請求項１記載のバーンインボードにおい
   て、 前記案内部は前記バーンインボード基板上に形成された
   複数のボール状突起よりなり、該ボール状突起は前記突
   起電極の間に配置されることを特徴とするバーンインボ
   ード。
7. 【請求項７】 請求項１乃至６のうちいずれか一項記載
   のバーンインボードにおいて、 前記導電性パッドと前記バーンインボード基板の裏面と
   の間を貫通して延在する導電性部材が設けられ、且つプ
   ローブ案内孔が設けられたプローブ案内板が前記バーン
   インボードの裏面に設けられ、前記プローブ案内孔内に
   プローブを挿入することにより該プローブが前記導電性
   部材に接触することを特徴とするバーンインボード。
8. 【請求項８】 請求項１乃至６のうちいずれか一項記載
   のバーンインボードにおいて、 前記導電性パッドと前記バーンインボード基板の裏面と
   の間を貫通して延在する貫通孔が設けられ、該貫通孔に
   プローブを挿入することにより前記ＩＣパッケージの突
   起電極に該プローブを直接接触させることができること
   を特徴とするバーンインボード。
9. 【請求項９】 請求項１記載のバーンインボードを用い
   た半導体装置の試験方法であって、 半導体装置の突起電極が前記導電性パッドに対向するよ
   うに、前記半導体装置を前記バーンインボード基板の前
   記案内部内に配置する段階と、 前記案内部に配置された半導体装置を固定する段階と、 前記半導体装置が固定された前記バーンインボードをバ
   ーンイン試験装置に組み込んで所定のバーンイン試験を
   行う段階と、 を有することを特徴とする半導体装置の試験方法。