JP2000294467A - 表面に識別パターンを有する多層基板の製造方法および管理方法 - Google Patents

表面に識別パターンを有する多層基板の製造方法および管理方法

Info

Publication number
JP2000294467A
JP2000294467A JP11098918A JP9891899A JP2000294467A JP 2000294467 A JP2000294467 A JP 2000294467A JP 11098918 A JP11098918 A JP 11098918A JP 9891899 A JP9891899 A JP 9891899A JP 2000294467 A JP2000294467 A JP 2000294467A
Authority
JP
Japan
Prior art keywords
substrate
forming
identification pattern
base
substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11098918A
Other languages
English (en)
Other versions
JP4491851B2 (ja
Inventor
Yuji Komatsu
裕司 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09891899A priority Critical patent/JP4491851B2/ja
Publication of JP2000294467A publication Critical patent/JP2000294467A/ja
Application granted granted Critical
Publication of JP4491851B2 publication Critical patent/JP4491851B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】基板と熱に対する膨張係数が異なる、又は熱エ
ネルギーの吸収率が異なる物質からなる埋め込み絶縁層
からパーティクルが発生することなく、かつ、従来法に
比して工程数を増加させることなく表面に識別パターン
が形成された多層基板を製造する方法、及び前記識別パ
ターンを用いて前記多層基板を、製造当初から一貫して
ウェハー毎に管理することができる方法を提供する。 【解決手段】基体表面の識別パターン形成領域に熱エネ
ルギーを付与することにより、前記領域に識別パターン
を形成する工程と、前記基体内部に、基体とは熱膨張係
数が異なる物質からなる層又は基体とは熱エネルギーの
吸収率が異なる物質からなる層を形成する工程とを有す
る、表面に識別パターンを有する多層基板の製造方法、
及び前記識別パターンを用いて前記多層基板を管理する
方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面に識別パター
ンを有する多層基板の製造方法、及び該識別パターンを
利用した多層基板の管理方法に関し、特に表面(半導体
素子等を形成する側の面)に識別パターンが形成された
埋め込み絶縁膜を有するシリコン基板等の多層基板の製
造方法、及び該基板の管理方法に関する。
【0002】
【従来の技術】近年の半導体基板の製造においては、ウ
ェーハ1枚1枚に表面に固有の識別パターン(以下、
「ID」という。)を形成し、このIDをウェーハ毎に
個別に非接触方式で光学的に識別し、当該識別結果に基
づいて、ウェーハ1枚1枚を管理することが行われてい
る。
【0003】このようにして管理されたウェーハは、例
えば、研究ラインにおいて、識別されたIDに基づい
て、ウェーハ毎にプロセス条件を変更して検査される。
また、製造ラインにおいても、検査を行い、不良のウェ
ーハを排出するために、識別されたIDが用いられてい
る。
【0004】ところで、近年、電気的に絶縁性のある酸
化膜の上に活性シリコン層を持つSOI(Silico
n on Insulator)構造の半導体基板が知
られている。SOI構造の半導体基板(以下、「SOI
基板」という。)は、素子間分離を非常に容易にし、S
OI基板を用いる半導体デバイスは、高集積化、低電力
消費化、高速化等が期待できるため注目されている。
【0005】かかるSOI基板の製造方法の一つとし
て、シリコン半導体基板内に酸素イオンを所定のエネル
ギーで注入し、高温アニールを施すことにより、シリコ
ン半導体基板内に埋め込み酸化膜を形成する、いわゆる
SIMOX(Separation by Impla
nted Oxygen)法が知られている。この方法
は、打ち込まれる酸素の加速エネルギーとドーズ量が正
確に制御できるので、注入角度が一定であれば均一な膜
厚を有する埋め込み酸化膜を基板内に形成できるという
特徴をもつ。
【0006】そして、かかるSIMOX法により作製さ
れたSOI基板においても、該基板表面にIDを形成し
てウェーハ1枚1枚の生産管理が行われている。
【0007】従来、SIMOX法により作製したSOI
基板表面にIDを印字する方法としては、例えば、次の
ようにして行っている。
【0008】以下に、SIMOX法により作製したSO
I基板表面に識別マークを印字する場合について、図面
を用いて説明する。
【0009】先ず、図7(a)に示すように、シリコン
基板201を用意し、該基板201に、その表面から酸
素イオンをイオン注入法により所定のエネルギーで打ち
込み、図7(b)に示すように、当該エネルギーに応じ
た深さに絶縁層としての酸化シリコン層203を形成す
る。
【0010】次いで、図7(c)に示すように、結晶性
回復のための高温(1300℃以上)アニールを数時間
行うことにより、酸化シリコン層203の上にシリコン
層204が残存したSIMOX型のSOI基板2を得
る。
【0011】次に、図8(d)に示すように、該半導体
基板2表面の識別マーク形成領域B、例えば、該基板周
縁部に、例えばレーザー等を用いる非接触方式で、当該
半導体基板のID202を印字する。そして、このよう
にして、SOI基板表面にIDを印字し、該IDを光学
的に読み取り、この読み取り結果に基づいて、前記半導
体基板を管理するものである。
【0012】この方法は、シリコン基板表面の所定領域
にレーザー光を照射してシリコンが熔融する温度まで加
熱し、熔融させることにより、シリコン基板表面に凹凸
形状からなるIDを印字する方法である。このような条
件では、シリコン基板201中に形成された酸化シリコ
ン層203は、可視光に対する吸収係数が小さく、熱伝
導率も低いため、瞬間的には殆ど加熱されない。また、
シリコンと酸化シリコンとでは熱膨張係数が大きく異な
るため、SOI構造の半導体基板に直接レーザー光線を
照射した場合には、図8(e)に示すように、酸化シリ
コン層203及びその上にシリコン層204が爆発した
ような形状となってしまう。
【0013】そして、レーザー光を照射した際に、酸化
シリコン層203に対して表面側のシリコン層204と
酸化シリコン層203とが剥離して、酸化シリコンのパ
ーティクル203’が発生するという問題があった。
【0014】また、印字に用いるレーザーマーキング装
置は、半導体基板の印字部近辺でレーザー光を反射させ
て、所定部分にレーザー光を照射するものである。この
ようにレーザー光により印字する際にパーティクルが発
生する基板を多数処理すると、レーザー光を反射する鏡
の反射率が低下してしまい、結果的に有効なレーザー強
度が低下し、適切な印字が行えなくなるおそれもある。
【0015】
【発明が解決しようとする課題】かかる問題を解決する
ための技術として、特開平8−037137号公報に記
載された方法がある。以下、この方法について図面を用
いて説明する。
【0016】先ず、前記と同様にSIMOX法により、
図7(c)に示すのと同様の層構造を有するSOI構造
のシリコン基板を作製する。次いで、図9(a)に示す
ように、レジストマスク305を用いて、該基板表面の
ID形成領域B、例えば、該基板周縁部において、酸化
シリコン層303に対して表面側に位置するシリコン層
304と酸化シリコン層303を選択的にエッチング除
去し、酸化シリコン層303に対して裏面側に位置する
シリコン層301の表面を露出させる。
【0017】その後、図9(b)に示すように、露出し
たシリコン層301の所定の印字領域Aに、例えばレー
ザー等を用いる非接触方式で、当該半導体基板のID3
02を印字する。
【0018】次いで、レジストマスク305を除去する
ことにより、図9(c)に示すように、基板の所定領域
にID302が印字されたSOI基板3を得ることがで
きる。この方法によれば、レーザー光線が酸化シリコン
に照射されることはなく、酸化シリコン層303からパ
ーティクルが発生するのを防止することができる。
【0019】しかしながら、この方法は、半導体基板の
ID形成領域Bの酸化シリコン層303に対して表面側
のシリコン層304及び酸化シリコン層303を選択的
にエッチング除去するという工程が必要である。従っ
て、工程数が増加し、製造コストの上昇を招く。また、
SIMOX法により、SOI基板を形成するまでの工程
のIDによる生産管理ができないという問題がある。
【0020】そこで本発明は、基体表面に熱エネルギー
を付与することにより識別パターンを形成する際、埋め
込み絶縁層からパーティクルが発生することなく、か
つ、従来法に比して工程数を増加させることなく、表面
に識別パターンを有する多層基板を製造する方法、及び
前記識別パターンを用いて多層基板を、製造当初から一
貫してウェハー毎に管理することができる方法を提供す
ることを目的とする。
【0021】
【課題を解決するための手段】上記課題を達成すべく、
本発明は、第1に、基体表面の識別パターン形成領域に
熱エネルギーを付与することにより、前記領域に識別パ
ターンを形成する工程と、前記基体内部に、基体とは熱
膨張係数が異なる物質からなる層を形成する工程とを有
する、表面に識別パターンを有する多層基板の製造方法
を提供する。
【0022】前記多層基板の製造方法において、前記基
体表面の識別パターン形成領域に熱エネルギーを付与す
ることにより、前記領域に識別パターンを形成する工程
は、非接触方式、例えば、基体表面の識別パターン形成
領域にレーザー光を照射することにより、前記領域に識
別パターンを形成する工程を有するのが好ましい。
【0023】前記基体の種類には特に制限はなく、単層
でも複数の層からなる基板であってもよい。例えば、P
型シリコン半導体基板、N型シリコン半導体基板等のシ
リコン基板を例示することができる。
【0024】前記基体内部に、基体とは熱膨張係数が異
なる物質からなる層を形成する工程は、前記基体内にイ
オンを注入することにより表面から所定の深さの位置に
絶縁層を形成する工程を有するのが好ましい。
【0025】前記基体内部に、基体とは熱膨張係数が異
なる物質からなる層を形成する工程は、前記基体内に基
板を構成する物質と化学反応を起こして、基体とは熱膨
張係数が異なる物質を生成する物質のイオン、例えば、
酸素、窒素等のイオンを、イオン注入法により所定のド
ーズ量及び所定のエネルギーで注入し、前記基体内に基
体とは熱膨張係数が異なる物質からなる層を形成する工
程であるのが好ましい。前記基体とは熱膨張係数が異な
る物質からなる層としては、例えば、酸化シリコン、窒
化シリコン等の絶縁層を挙げることができる。
【0026】この場合においては、前記基体内にイオン
を注入した後に、基板物質の結晶性回復のために、該基
体を高温加熱処理することにより、表面から所定の深さ
の位置に絶縁層を形成する工程を有するのがより好まし
い。
【0027】また、この場合においては、前記基体内に
イオンを注入した後に、基板物質の結晶性回復のため
に、該基体を不活性ガス及び酸素ガスの雰囲気下に高温
加熱処理することにより、基板表面から所定の深さの位
置に絶縁層を形成し、同時に基板表面に酸化膜を形成す
るする工程を有するのがさらに好ましい。
【0028】さらに、この場合においては、基板表面か
ら所定の深さの位置に絶縁層を形成し、同時に基板表面
に酸化膜を形成する工程の後に、基板表面に形成された
酸化膜を除去する工程をさらに有するのが好ましい。
【0029】また本発明は、第2に、基体表面の識別パ
ターン形成領域に熱エネルギーを付与することにより、
前記領域に識別パターンを形成する工程と、前記基体内
部に、基体とは熱エネルギーの吸収率が異なる物質から
なる層を形成する工程とを有する、表面に識別パターン
を有する多層基板の製造方法を提供する。
【0030】前記第2の発明において、前記基体表面の
識別パターン形成領域に熱エネルギーを付与することに
より、前記領域に識別パターンを形成する工程は、非接
触方式、例えば、基体表面の識別パターン形成領域にレ
ーザー光を照射することにより、前記領域に識別パター
ンを形成する工程を有するのが好ましい。
【0031】前記基体内部に、基体とは熱エネルギーの
吸収率が異なる物質からなる層を形成する工程は、前記
基体内にイオンを注入することにより、表面から所定の
深さの位置に絶縁層を形成する工程を有するのが好まし
い。
【0032】前記基体内部に、基体とは熱エネルギーの
吸収率が異なる物質からなる層を形成する工程は、前記
基体内に、基板を構成する物質と化学反応を起こして、
基体とは熱エネルギー吸収率が異なる物質を生成せしめ
る物質のイオン、例えば、酸素、窒素等のイオンを、イ
オン注入法により、所定のドーズ量及び所定のエネルギ
ーで注入し、前記基体内に基体とは熱膨張係数が異なる
物質からなる層を形成する工程であるのが好ましい。前
記基体内に基体とは熱エネルギーの吸収率が異なる物質
からなる層としては、例えば、酸化シリコン、窒化シリ
コン等の絶縁層を挙げることができる。
【0033】この場合においては、前記基体内にイオン
を注入した後、基板物質の結晶性回復のために、該基体
を加熱処理することにより表面から所定の深さの位置に
絶縁層を形成する工程を有するのがより好ましい。
【0034】また、この場合においては、前記基体内に
イオンを注入した後に、基板物質の結晶性回復のため
に、該基体を不活性ガス及び酸素ガスの雰囲気下に高温
加熱処理することにより、基板表面から所定の深さの位
置に絶縁層を形成し、同時に基板表面に酸化膜を形成す
るする工程を有するのがさらに好ましい。
【0035】さらに、この場合においては、基板表面か
ら所定の深さの位置に絶縁層を形成し、同時に基板表面
に酸化膜を形成するする工程の後に、基板表面に形成さ
れた酸化膜を除去する工程を有するのが好ましい。
【0036】本発明は、第3に、基体表面の識別パター
ン形成領域に熱エネルギーを付与することにより、前記
領域に識別パターンを形成し、前記基体内部に、基体と
は熱膨張係数が異なる物質からなる層を形成することに
より、基板表面の所定領域に識別パターンが形成された
多層基板を作製し、次いで、前記識別パターンを光学的
に読み取り、この読み取り結果に基づいて、前記多層基
板を管理する多層基板の管理方法を提供する。
【0037】前記第3の発明は、前記第1の発明により
作製された基板表面の所定領域に識別パターンが形成さ
れた多層基板を作製し、識別パターンを利用して該多層
基板を管理するものである。
【0038】識別パターンを利用して該多層基板を管理
する方法としては、前記識別パターンを光学的に読み取
り、この読み取り結果に基づいて前記多層基板を管理す
るものが好ましい。より具体的には、例えば、CCDカ
メラ等により前記識別パターンを読み取り、識別し、管
理する方法や、前記識別パターンを予め所定の記憶媒体
に記憶させておき、CCDカメラ等により前記識別パタ
ーンを読み取り、記憶させてある識別パターンと比較す
ることによって、識別パターンを識別し、管理する方法
等を挙げることができる。
【0039】また、本発明は、第4に、基体表面の識別
パターン形成領域に熱エネルギーを付与することによ
り、前記領域に識別パターンを形成し、前記基体内部
に、基体とは熱エネルギーの吸放率が異なる物質からな
る層を形成することにより、基体表面の所定の領域に識
別パターンが形成された多層基板を作製し、次いで、前
記識別パターンを光学的に読み取り、この読み取り結果
に基づいて、前記多層基板を管理する多層基板の管理方
法を提供する。
【0040】前記第4の発明は、前記第2の発明により
作製された基板表面の所定領域に識別パターンが形成さ
れた多層基板を作製し、識別パターンを利用して該多層
基板を管理するものである。
【0041】また、識別パターンを利用して該多層基板
を管理する方法としては、前記第3の発明の所で好まし
く列記したものと同様の方法を適用することができる。
【0042】前記第1〜第4の発明において、識別パタ
ーンとしては、何らかの識別手段によって光学的に識別
できるパターンであれば特に制限はない。例えば、文
字、記号、暗号、バーコード等を挙げることができる。
【0043】前記第1及び第2の発明によれば、バルク
基板の状態で識別パターンを印字するので、既存設備を
そのまま使用することができる。また、従来のようにシ
リコン層及び酸化シリコン層の一部をエッチング除去す
るという工程が不要となる。従って、製造コストの低廉
化を図ることができる。
【0044】また、多層基板作製前に識別パターンを形
成する為、基板表面に熱エネルギーを付与することによ
るパーティクルの発生等が極めて少なく、識別パターン
を形成することに起因する歩留りの低下を最小限に抑制
することができる。
【0045】さらに、基板を加熱処理する工程におい
て、内部にいわゆる埋め込み絶縁層を形成する際に、酸
素酸化により基板表面に酸化膜を形成する場合には、さ
らに該酸化膜を除去することにより、均一な膜厚及び膜
質を有する、薄い膜厚のSOI層を有する、表面に識別
パターンを有する多層基板を簡便かつ歩留りよく製造す
ることができる。
【0046】また、前記第3及び第4の発明によれば、
多層基板を製造するプロセスにおいて、多層基板製造当
初から一貫して、多層基板1枚毎に識別、管理すること
ができる。この結果、例えば、得られた多層基板を用い
て各種タイプの半導体装置が同時に製造される場合にお
いても、システム的に1枚毎のウェハーの履歴やIPQ
C(In Process Quality Chec
k 又は、In Process Quality C
ontrol)等のデーターを管理することができ、製
品の歩留りとリンクさせて総合的な半導体装置の生産管
理が可能となる。
【0047】
【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。なお、以下に示すのは、あくまで本発明の
一実施の形態であり、本発明の主旨を逸脱しない範囲
で、プロセス条件、識別パターンを利用した管理方法等
を、要求される多層基板の種類、層構成等に応じて、自
由に変更することができる。
【0048】第1実施形態 本発明の第1実施形態は、識別パターンが形成されたS
IMOX法によるSOI基板の製造例である。図1に示
すのは、本実施形態により製造される識別パターンが印
字されたSIMOX法によるSOI基板1の上面図
(1)、及びそのa−a’方向の断面図(2)である。
【0049】このSOI基板1は、n型或いはp型の不
純物を含有するシリコン層101及びSOI層104の
間に、酸化シリコンからなる埋め込み絶縁層103が形
成された多層構造を有している。また、表面はさらに、
酸化シリコン層105で被覆されている。
【0050】このSOI基板1は、デバイス形成領域A
と識別パターン形成領域B(ウェーハのオリエンテーシ
ョンフラット付近)とに大きく区分けすることができ、
該識別パターン形成領域Bには、凹凸形状からなる識別
パターン102が形成されている。
【0051】次に、このSOI基板の製造方法について
説明する。先ず図2(a)に示すように、シリコン半導
体基板101を用意する。次いで、図2(b)に示すよ
うに、該基板101表面の識別パターン形成領域Bに、
レーザー光を照射して、所定の識別パターン102を印
字(形成)する。印字は、非接触方式で行うものであれ
ば、レーザー光を照射する方法に限定されず種々の方法
で行うことができる。
【0052】レーザー光で行う方法としては、例え
ば、”A close look atlaser m
arking of silicon wafer
s”,J.Scaroni,T.Mckee.,Soi
lid.State Technology.,245
−251(July 1997).等に記載された方法
が挙げられる。
【0053】識別パターンには、製品番号、履歴等のほ
か、基板温度のモニター値、酸素イオンビームの電流
値、イオン注入時間、イオン注入装置等の装置データー
等の各種データーを含めることができる。
【0054】この識別パターンは、図2(b)等では詳
細な図示を省略しているが、図1(2)に示すように、
例えば、そのエッジ部分で周囲より1μm程度高く、そ
の中央部分は、3μm程度低く形成することができる。
識別パターンの大きさは、例えば、2×2mm2 程度と
することができる。また、複数のドットで識別パターン
を形成する場合には、一つのドットの大きさは、例え
ば、直径が70μm程度とすることができる。これらの
識別パターンの形状、大きさは、レーザー光線を照射す
る領域、照射エネルギー等を適宜設定することにより決
定することができる。
【0055】なお、本実施形態では、熱エネルギーを付
与する手段としてレーザー光を照射しているが、基板表
面の所定領域に非接触方式で熱エネルギーを付与して識
別パターンを形成できる手段であれば特に制限はない。
また、この際、半導体素子形成領域Aのみを、例えば、
レジストマスクを用いて熱エネルギーが領域Aには加わ
らないようにすることもできる。
【0056】次いで、図3(c)に示すように、全面に
酸素イオンをイオン注入法により注入することにより、
酸化シリコン層103’が基板内部に形成される。この
ようにすることによって、識別パターンが形成された部
分では、酸素イオンは、その識別パターンの表面形状に
応じて、表面基準にて他の部分よりも深く、若しくは浅
く注入されることになる。勿論、シリコン表面からの相
対的な注入される位置は同じとなる。
【0057】酸素イオンの注入条件としては、例えば、
基板温度400〜600℃、酸素イオンのドーズ量が1
×1017〜1×1019/cm2 程度、加速エネルギー1
50〜250keV程度で行うことができる。SOI層
104及び酸化シリコン層(埋め込み酸化膜とも呼ばれ
る。)103の厚みは、酸素イオンのドーズ量及び加速
エネルギーにより決定することができる。酸素イオンの
ドーズ量及び加速エネルギーは正確に制御することがで
きるので、注入角度が一定であれば、膜厚のばらつきの
非常に少ない均一な膜質を有するSOI層104及び酸
化シリコン層103を形成することができる。
【0058】本実施形態では、SOI層104及び酸化
シリコン層103の厚みは、それぞれ170nm及び1
00nm程度に設定している。
【0059】次いで、図3(d)に示すように、基板の
加熱処理を行う。加熱処理は、例えば、アルゴンや窒素
等の不活性ガス雰囲気下、1300〜1400℃で数時
間の条件で行うことができる。加熱処理は、高ドーズ量
の酸素イオン打ち込みによるシリコン基板(特にSOI
層)のダメージを回復させる(結晶性の回復)ために行
われる。以上の操作により、結晶性に優れたSOI層1
04を形成することができる。
【0060】また、この加熱処理においては、アルゴ
ン、窒素等の不活性ガスの他に微量(不活性ガスに対し
て0.5〜2%程度)の酸素ガスを混入させるのが好ま
しい。酸素ガスを含有させることにより、基板表面に酸
化シリコン膜105が同時に形成することができる。こ
れは以下の理由による。
【0061】SIMOX法の最大の利点は、200nm
以下の膜厚のばらつきの少ない均一なSOI層を形成す
ることができることにある。しかしながら、酸素イオン
注入は、高ドーズ量で行う必要があるため、シリコン基
板の表面付近のダメージを少しでも少なくするためにシ
リコン基板の比較的深いところに酸化シリコン層が形成
されるように注入する必要がある。従って、膜厚が20
0nm以下(本実施形態では170nm程度である。)
のSOI層を形成するためには、加熱処理後、表面を均
一に除去して膜厚を薄くする工程が必要となる。このと
き、表面に酸化シリコン膜を形成することなく、シリコ
ン基板表面を均一に研磨して、SOI層の厚みを薄くす
る方法では、研磨の分布により、SOI層の厚みの面内
均一性が悪化してしまうおそれがある。
【0062】そこで、高温アニールを施す際に、同時に
少量の酸素を混入させることにより、表面に酸化シリコ
ン膜を形成し、その後、その酸化シリコン膜をエッチン
グ除去することにより、特に工程数を増加させることな
く、識別パターンを残したままで簡便にSOI層の膜厚
を所定値に設定することが可能となる。
【0063】このようにして得られる識別パターン領域
Bの断面構造を図4(e)に模式的に示す。酸化シリコ
ン膜105は、識別パターンの凹凸形状に沿うように均
一な膜厚で形成されている。従って、図4(f)に示す
ように、酸化シリコン膜105を除去した後も、識別パ
ターンをそのまま残すことができる。
【0064】以上のようにして、図1に示すようなSO
I基板を製造した後は、デバイス形成領域Aに所定のデ
バイス製造プロセスを経て、所望の半導体装置を製造す
ることができる。
【0065】本実施形態によれば、バルク基板の状態で
識別パターンを印字するので、既存設備をそのまま使用
することができる。また、従来のようにシリコン層及び
酸化シリコン層の一部をエッチング除去するという工程
が不要となる。従って、製造コストの低廉化を図ること
ができる。
【0066】さらに、SOI基板作製前に識別パターン
を形成する為、基板表面に熱エネルギーを付与すること
によるパーティクルの発生等が極めて少なく、識別パタ
ーンを形成することに起因する歩留りの低下を最小限に
抑制することができる。
【0067】第2実施形態 本発明の第2の実施形態は、図5に示すように、シリコ
ン基板3の周縁のオリフラ部107に沿って形成された
識別パターン102を有するSOI基板を前記第1の実
施形態と同様にして製造する例である。
【0068】第2の実施形態のSOI基板の製造方法に
よれば、第1の実施形態で得られる効果に加えて、識別
パターンの形成、識別パターン102をオリフラ部10
7に沿って形成することで、素子を組み込む領域Aを縮
小することなく、識別パターン形成領域を確保すること
ができる。また、識別パターンが素子を組み込む領域A
から離れた領域に形成されるので、識別パターンの読み
取り、識別及び基板の管理も容易である。
【0069】第3実施形態 本発明の第3の実施形態は、前記第1の実施形態により
作製された表面に識別パターンを有するSOI基板につ
いて、その識別パターンを利用して管理する方法であ
る。識別パターンは、CCDカメラ108及びデーター
処理部109等からなるID識別装置によって、例え
ば、図6(a)に示すように、CCDカメラ108を用
いて光学的に読み取られ、読み取りデーターはデーター
処理部109に送られ、識別、判断される。
【0070】また、例えば、図6(b)に示すように、
CCDカメラ108、データー処理部109及びデータ
ー記憶装置110等からなるID識別装置を用いて、デ
ーター記憶装置110に所定のパターンを予め記憶させ
ておき、CCDカメラ108を用い識別パターンを読み
取り、この読み取り結果とデーター記憶部110から読
みだした識別パターンとをデーター処理部109で比較
して、IDを識別することもできる。
【0071】なお、読み取り手段としては、識別パター
ンを何らかの光学的手段で識別し、データーとしてアウ
トプットできるものであれば、特にCCDカメラに限ら
れるものではない。
【0072】このようにして識別・判断した結果に基づ
き、半導体製造プロセスの初期段階からほぼ全ての製造
プロセス工程において、1枚毎に各ウェーハの履歴をモ
ニター、管理することが可能である。
【0073】例えば、作業日時、基板温度のモニター値
や酸素イオンビームの電流値、イオン注入の時間、イオ
ン注入装置のパーティクル等の装置データーを、識別パ
ターンとして予め記憶させておき、これらのデーターと
実際の製造状況とを比較・分析することにより、各ウェ
ーハ毎の管理が可能となる。
【0074】また、SIMOXの製造工程に起因する製
品歩留りの予期できない低下原因を容易につきとめるこ
とができる。
【0075】また、半導体製造プロセスにおいて、管理
限界を外れるIPQC結果となったロット(若しくはウ
ェーハ)を途中の製造工程で排除し、不良品を後工程に
送り込む無駄を省略することができる。
【0076】さらに、本実施形態によれば、読み取った
識別パターンと実際の製品歩留り等とを統計的に分析す
ることにより、究極的には途中の工程で最終的な半導体
装置の製品歩留りをある程度予測することができるよう
になる。
【0077】従って、特に試験生産等のいわゆる多品種
少量生産が要求される現場において、例えば、歩留りの
低下が予測される場合には、ウェーハの投入数量を増加
させる等して、製品の納期遅れ等に対しても前もって対
処することが可能となる。
【0078】
【発明の効果】以上説明したように、本発明の表面に識
別パターンを有する多層基板の製造方法によれば、以下
の効果を得ることができる。 (1)バルク基板の状態で識別パターンを印字するの
で、既存設備をそのまま使用することができる。また、
従来のようにシリコン層及び酸化シリコン層の一部をエ
ッチング除去するという工程が不要となる。従って、製
造コストの低廉化を図ることができる。
【0079】(2)多層基板作製前に識別パターンを形
成する為、基板表面に熱エネルギーを付与することによ
るパーティクルの発生等が極めて少なく、識別パターン
を形成することに起因する歩留りの低下を最小限に抑制
することができる。
【0080】(3)基板を加熱処理する工程において、
内部にいわゆる埋め込み絶縁層を形成する際に、酸素酸
化により基板表面に酸化膜を形成する場合には、さらに
該酸化膜を除去することにより、均一な膜厚及び膜質を
有する、薄い膜厚のSOI層を有する、表面に識別パタ
ーンを有する多層基板を簡便かつ歩留りよく製造するこ
とができる。
【0081】また、本発明の表面に識別パターンを有す
る多層基板の管理方法によれば、多層基板を製造するプ
ロセスにおいて、多層基板製造当初から一貫して、多層
基板1枚毎に識別、管理することができる。この結果、
例えば、得られた多層基板を用いて各種タイプの半導体
装置が同時に製造される場合においても、システム的に
1枚毎のウェハーの履歴やIPQC結果等の各種データ
ーを管理することができ、製品の歩留りとリンクさせて
総合的な半導体装置の生産管理が可能となる。
【図面の簡単な説明】
【図1】図1は、本発明の多層基板の製造方法により製
造される、表面に識別パターンを有する多層基板を示す
図であり、(1)は上面図を、(2)は、そのa−a’
軸の構造断面図である。
【図2】図2は、本発明の多層基板の製造方法における
主要工程断面図である。
【図3】図3は、本発明の多層基板の製造方法における
主要工程断面図である。
【図4】図4は、本発明の多層基板の製造方法における
主要工程断面図である。
【図5】図5は、シリコン基板のオリフラ部に沿って識
別パターンを形成したシリコン基板の上面図である。
【図6】図6は、本発明の多層基板の管理方法におい
て、CCDカメラを用いて、識別パターンを読み取る概
念図である。
【図7】図7は、従来の多層基板の製造方法における主
要工程断面図である。
【図8】図8は、従来の多層基板の製造方法における主
要工程断面図である。
【図9】図9は、従来の多層基板の製造方法における主
要工程断面図である。
【符号の説明】
1,2,3…SOI基板(多層基板)、101,20
1,301…シリコン層、102,202,302…識
別パターン、103,203,303…酸化シリコン層
(絶縁層)、104,204,304…SOI層、10
5…酸化シリコン膜、106…面取部、107…オリフ
ラ部、108…CCDカメラ、109…データー処理
部、110…データー記憶部、203’…酸化シリコン
のパーティクル、305…レジストマスク、A…デバイ
ス形成領域、B…識別パターン形成領域

Claims (28)

    【特許請求の範囲】
  1. 【請求項1】基体表面の識別パターン形成領域に熱エネ
    ルギーを付与することにより、前記領域に識別パターン
    を形成する工程と、 前記基体内部に、基体とは熱膨張係数が異なる物質から
    なる層を形成する工程とを有する、 表面に識別パターンを有する多層基板の製造方法。
  2. 【請求項2】前記基体表面の識別パターン形成領域に熱
    エネルギーを付与することにより、前記領域に識別パタ
    ーンを形成する工程は、基体表面の識別パターン形成領
    域にレーザー光を照射することにより、前記領域に識別
    パターンを形成する工程を有する、 請求項1記載の表面に識別パターンを有する多層基板の
    製造方法。
  3. 【請求項3】前記基体は、シリコン基板である、 請求項1記載の表面に識別パターンを有する多層基板の
    製造方法。
  4. 【請求項4】前記基体内部に、基体とは熱膨張係数が異
    なる物質からなる層を形成する工程は、前記基体内にイ
    オン注入により表面から所定の深さの位置に絶縁層を形
    成する工程を有する、 請求項1記載の表面に識別パターンを有する多層基板の
    製造方法。
  5. 【請求項5】前記基体内部に、基体とは熱膨張係数が異
    なる物質からなる層を形成する工程は、シリコン基板に
    酸素イオンを注入することにより、表面から所定の深さ
    の位置に酸化シリコン層を形成する工程を有する、 請求項1記載の表面に識別パターンを有する多層基板の
    製造方法。
  6. 【請求項6】前記基体内部に、基体とは熱膨張係数が異
    なる物質からなる層を形成する工程は、前記基体内にイ
    オン注入した後、前記基体を加熱処理することにより、
    表面から所定の深さの位置に絶縁層を形成する工程を有
    する、 請求項1記載の表面に識別パターンを有する多層基板の
    製造方法。
  7. 【請求項7】前記基体内部に、基体とは熱膨張係数が異
    なる物質からなる層を形成する工程は、前記基体内にイ
    オン注入した後、前記基体を不活性ガス及び酸素ガスの
    雰囲気下に加熱処理することにより、前記基体表面から
    所定の深さの位置に絶縁層を形成し、同時に前記基体表
    面に酸化膜を形成する工程を有する、 請求項1記載の表面に識別パターンを有する多層基板の
    製造方法。
  8. 【請求項8】前記基体表面から所定の深さの位置に絶縁
    層を形成し、同時に前記基体表面に酸化膜を形成する工
    程の後に、前記酸化膜を除去する工程をさらに有する、 請求項7記載の表面に識別パターンを有する多層基板の
    製造方法。
  9. 【請求項9】基体表面の識別パターン形成領域に熱エネ
    ルギーを付与することにより、前記領域に識別パターン
    を形成する工程と、 前記基体内部に、基体とは熱エネルギーの吸収率が異な
    る物質からなる層を形成する工程とを有する、 表面に識別パターンを有する多層基板の製造方法。
  10. 【請求項10】前記基体表面の識別パターン形成領域に
    熱エネルギーを付与することにより、前記領域に識別パ
    ターンを形成する工程は、基体表面の識別パターン形成
    領域にレーザー光を照射することにより、前記領域に識
    別パターンを形成する工程を有する、 請求項9記載の表面に識別パターンを有する多層基板の
    製造方法。
  11. 【請求項11】前記基体は、シリコン基板である、 請求項9記載の表面に識別パターンを有する多層基板の
    製造方法。
  12. 【請求項12】前記基体内部に、基体とは熱エネルギー
    の吸収率が異なる物質からなる層を形成する工程は、前
    記基体内にイオンを注入することにより表面から所定の
    深さの位置に絶縁層を形成する工程を有する、 請求項9記載の表面に識別パターンを有する多層基板の
    製造方法。
  13. 【請求項13】前記基体内部に、基体とは熱エネルギー
    の吸収率が異なる物質からなる層を形成する工程は、シ
    リコン基板に酸素イオンを注入することにより、表面か
    ら所定の深さの位置に酸化シリコン層を形成する工程を
    有する、 請求項9記載の表面に識別パターンを有する多層基板の
    製造方法。
  14. 【請求項14】前記基体内部に、基体とは熱エネルギー
    の吸収率が異なる物質からなる層を形成する工程は、前
    記基体内にイオンを注入した後、前記基体を加熱処理す
    ることにより表面から所定の深さの位置に絶縁層を形成
    する工程を有する、 請求項9記載の表面に識別パターンを有する多層基板の
    製造方法。
  15. 【請求項15】前記基体内部に、基体とは熱エネルギー
    の吸収率が異なる物質からなる層を形成する工程は、前
    記基体内にイオン注入した後、前記基体を不活性ガス及
    び酸素ガスの雰囲気下に加熱処理することにより、前記
    基体表面から所定の深さの位置に絶縁層を形成し、同時
    に前記基体表面に酸化膜を形成する工程を有する、 請求項9記載の表面に識別パターンを有する多層基板の
    製造方法。
  16. 【請求項16】前記基体表面から所定の深さの位置に絶
    縁層を形成し、同時に前記基体表面に酸化膜を形成する
    工程の後に、前記酸化膜を除去する工程をさらに有す
    る、 請求項15記載の表面に識別パターンを有する多層基板
    の製造方法。
  17. 【請求項17】基体表面の識別パターン形成領域に熱エ
    ネルギーを付与することにより、前記領域に識別パター
    ンを形成し、 前記基体内部に、基体とは熱膨張係数が異なる物質から
    なる層を形成することにより、表面の所定の領域に識別
    パターンが形成された多層基板を作製し、 前記識別パターンを光学的に読み取り、この読み取り結
    果に基づいて、前記多層基板を管理する、 多層基板の管理方法。
  18. 【請求項18】前記識別パターンは、基体表面の識別パ
    ターン形成領域にレーザー光を照射することにより形成
    されたものである、 請求項17記載の多層基板の管理方法。
  19. 【請求項19】前記識別パターンは、シリコン基板表面
    の識別パターン形成領域にレーザー光を照射することに
    より形成されたものである、 請求項17記載の多層基板の管理方法。
  20. 【請求項20】前記基体とは熱膨張係数が異なる物質か
    らなる層は、前記基体内にイオンを注入することによ
    り、表面から所定の深さの位置に形成された絶縁層であ
    る、 請求項17記載の多層基板の管理方法。
  21. 【請求項21】前記基体とは熱膨張係数が異なる物質か
    らなる層は、シリコン基板に酸素イオンを注入すること
    により、表面から所定の深さの位置に形成された酸化シ
    リコン層である、 請求項17記載の多層基板の管理方法。
  22. 【請求項22】前記基体とは熱膨張係数が異なる物質か
    らなる層は、前記基体内にイオンを注入した後、前記基
    体を加熱処理することにより表面から所定の深さの位置
    に形成された絶縁層である、 請求項17記載の多層基板の管理方法。
  23. 【請求項23】基体表面の識別パターン形成領域に熱エ
    ネルギーを付与することにより、前記領域に識別パター
    ンを形成し、 前記基体内部に、基体とは熱エネルギーの吸放率が異な
    る物質からなる層を形成することにより、基体表面の所
    定の領域に識別パターンが形成された多層基板を作製
    し、 前記識別パターンを光学的に読み取り、この読み取り結
    果に基づいて、前記多層基板を管理する、 多層基板の管理方法。
  24. 【請求項24】前記識別パターンは、基体表面の識別パ
    ターン形成領域にレーザー光を照射することにより形成
    されたものである、 請求項23記載の多層基板の管理方法。
  25. 【請求項25】前記識別パターンは、シリコン基板表面
    にレーザー光を照射することにより形成されたものであ
    る、 請求項23記載の多層基板の管理方法。
  26. 【請求項26】前記基体とは熱エネルギーの吸収率が異
    なる物質からなる層は、前記基体内にイオンを注入する
    ことにより、表面から所定の深さの位置に形成された絶
    縁層である、 請求項23記載の多層基板の管理方法。
  27. 【請求項27】前記基体とは熱エネルギーの吸収率が異
    なる物質からなる層は、シリコン基板に酸素イオンを注
    入することにより、表面から所定の深さの位置に形成さ
    れた酸化シリコン層である、 請求項23記載の多層基板の管理方法。
  28. 【請求項28】前記基体とは熱エネルギーの吸収率が異
    なる物質からなる層は、基体内にイオンを注入した後、
    前記基体を加熱処理することにより表面から所定の深さ
    の位置に形成された絶縁層である、 請求項23記載の多層基板の管理方法。
JP09891899A 1999-04-06 1999-04-06 表面に識別パターンを有する多層基板の製造方法 Expired - Fee Related JP4491851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09891899A JP4491851B2 (ja) 1999-04-06 1999-04-06 表面に識別パターンを有する多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09891899A JP4491851B2 (ja) 1999-04-06 1999-04-06 表面に識別パターンを有する多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2000294467A true JP2000294467A (ja) 2000-10-20
JP4491851B2 JP4491851B2 (ja) 2010-06-30

Family

ID=14232522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09891899A Expired - Fee Related JP4491851B2 (ja) 1999-04-06 1999-04-06 表面に識別パターンを有する多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP4491851B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289490A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置
US7390702B2 (en) 2004-09-30 2008-06-24 Oki Electric Industry Co., Ltd. Method for manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198465A (ja) * 1992-01-23 1993-08-06 Hitachi Ltd 半導体ウエハおよび半導体集積回路装置の製造方法
JPH06296003A (ja) * 1993-04-07 1994-10-21 Nippon Steel Corp 半導体基板の製造方法
JPH0837137A (ja) * 1994-05-16 1996-02-06 Sony Corp Soi構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198465A (ja) * 1992-01-23 1993-08-06 Hitachi Ltd 半導体ウエハおよび半導体集積回路装置の製造方法
JPH06296003A (ja) * 1993-04-07 1994-10-21 Nippon Steel Corp 半導体基板の製造方法
JPH0837137A (ja) * 1994-05-16 1996-02-06 Sony Corp Soi構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289490A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置
US7390702B2 (en) 2004-09-30 2008-06-24 Oki Electric Industry Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4491851B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
CN101454875B (zh) 使用辐照退火制造绝缘体上半导体结构的方法
KR100528258B1 (ko) 고상 물질의 박막 제조방법
CN110391137B (zh) 半导体晶圆减薄系统和相关方法
JP4730581B2 (ja) 貼り合わせウェーハの製造方法
JP2013033953A (ja) 半導体層の欠陥を修復する方法
JP2006351871A (ja) 熱処理装置、熱処理方法および半導体装置の製造方法
TWI342048B (en) Scanned rapid thermal processing with feed forward control
JPH02295115A (ja) 回路の製造方法
US4257825A (en) Method of manufacturing semiconductor devices having improvements in device reliability by thermally treating selectively implanted test figures in wafers
JP2000294467A (ja) 表面に識別パターンを有する多層基板の製造方法および管理方法
EP1973151B1 (en) Soi wafer and manufacturing method thereof
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
US20120077331A1 (en) Manufacturing method of thin film semiconductor substrate
TWI382470B (zh) 使用輻射退火製造半導體在絕緣體上結構
US20130045609A1 (en) Method for making a semiconductor device by laser irradiation
JPH06349691A (ja) 半導体装置及びその製造装置と製造方法
JPH0529243A (ja) 半導体装置の製造方法
JP2685384B2 (ja) 半導体基板の製造法
KR100607758B1 (ko) 반도체 웨이퍼상 레이저 마킹 방법
JP2003124502A (ja) 微細発光素子及び微細発光素子の形成方法
US20100084743A1 (en) Method for reducing crystal defect of simox wafer and simox wafer
TW202046407A (zh) 記憶體元件的退火處理
JPH06151349A (ja) 半導体装置の製造方法
JPS61163635A (ja) 半導体不純物添加装置
JP4139894B2 (ja) 結晶体の作製方法、パターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees