JP2000222109A - 押圧位置検出パネル装置 - Google Patents
押圧位置検出パネル装置Info
- Publication number
- JP2000222109A JP2000222109A JP2220999A JP2220999A JP2000222109A JP 2000222109 A JP2000222109 A JP 2000222109A JP 2220999 A JP2220999 A JP 2220999A JP 2220999 A JP2220999 A JP 2220999A JP 2000222109 A JP2000222109 A JP 2000222109A
- Authority
- JP
- Japan
- Prior art keywords
- panel
- current
- panel device
- conductive films
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
るパネル構造の押圧位置検出パネル装置の、省電力化と
長期の安定動作と押圧位置検出精度の向上を図る。また
A/Dの低コスト化を図る。。 【解決手段】 パネルの下側固定板の抵抗膜を取り囲む
低抵抗周囲電極の各頂点を、所定の入力電位を保持する
電流計測回路に接続する。その計測電流値から、高精度
二次元計算式を使用し押圧位置を算出する。またA/D
は、電流/電圧変換された被計測電圧に階段状三角波を
重畳し、その各段でのアナログ/デジタル変換器の出力
を加算する手段とした。
Description
膜式タッチパネルと言われている装置に関し、指または
スタイラス状のものが、パネル面上で軽く押した時に、
その押圧点のパネル上の位置をX,Y座標値で検出する
装置に関するものである。
C電圧勾配を作り、他方にY方向のDC電圧勾配を作
り、時分割で押圧点の電位を検出するもの。また、下面
の均一な抵抗膜のみに時分割でX方向及びY方向のDC
電位勾配をダイオードまたはトランジスタによるスイッ
チング回路で作り、上面の導電膜で押圧点の電位を検出
するもの。更に、類似のものとして特許第153672
3号に示された、単層の抵抗膜を基本構造とし、AC信
号を使用して指等の導電体のみのパネル面への接触位置
を検出するものがある。
べた最初のものは、上面の可撓板の下側に形成された抵
抗膜が、押圧を繰り返される度に劣化し易く、その為抵
抗膜の均一性が乱れ易く、長期使用で検出位置ずれが発
生し易い。また第二に述べたものは、長期使用での検出
位置ずれは少ないが、下面抵抗膜の向き合う両辺に電圧
印加し、電流を流し電位勾配を作るので、その駆動電流
消費が1〜20mAと多い。この点は最初に述べた装置
でも同様であり、特開平8−63274号公報及び特開
平9−152940号公報等でも低消費電流化と高精度
化のために膜抵抗値の高抵抗化の方法が述べられてい
る。
たものを、2層抵抗膜構成とし上面から下面抵抗膜へD
C電流を印加すれば、低消費電流の押圧位置検出パネル
装置とすることが出来そうな予想をつけることは本技術
分野の当業者には可能と思われる。しかし、当該特許の
中では、二次元の電流配分を一次元に無理に圧縮したモ
デルで説明している為に、曖昧さを含む位置検出手法と
なっている。本出願において、二次元のままの電流配分
の基本方程式を求め、それより得られる高精度の押圧位
置算出手法を開示することも課題である。更に、位置算
出の為のDC信号レベル計測の低コスト化も課題とし
た。
の導電膜が押圧点で互いに接触し導通するパネル構造と
する。この2層の導電膜の一方を均一な抵抗膜とし、そ
の周辺を取り囲む抵抗性周囲電極を配設する。この周囲
電極の4頂点を、所定の入力電圧を保持する電気回路に
接続する。これらの4頂点に流れる電流値から次の計算
式を使用しパネル上の押圧位置を算出する押圧位置検出
パネル装置とする。 正規化 X=(iB+iC−iA−iD)/(iA+iB+i
C+iD) 正規化 Y=(iC+iD−iA−iB)/(iA+iB+i
C+iD) ここでiA,iB,iC,iDは、前記パネルの左上から時
計廻り方向の各頂点に流れる電流値である。
計測手段を、被計測電圧にアナログ/デジタル変換器の
2LSB以上の振幅の階段状三角波を重畳させる手段
と、この階段状三角波の各段における前記アナログ/デ
ジタル変換器の出力を加算する手段とを備えたA/D手
段とする。
存せず、少電流でも高精度の押圧位置算出が可能であ
り、更に上面(可撓板側)の膜抵抗値が長期使用で劣化
しても電流さえ流れれば算出位置ずれ要因とはならな
い。
に重畳し、各段におけるアナログ/デジタル変換器の各
出力を加算するとA/Dのリニアリティは向上しない
が、分解能が等価的に向上する作用がある。それと同時
にノイズ成分を抑圧する作用もある。
の、透明または不透明の2層の導電膜が押圧点で互いに
接触し導通するパネル構造の、押圧位置検出パネル装置
としたものである。
する。図1は、均一な抵抗膜を有するパネルを使用した
押圧位置検出パネル装置の概要説明図である。パネル部
1の構造から先ず説明する。可撓板2は透明または不透
明の樹脂フィルムまたは0.2mm厚程度の薄手のガラ
スの下側(内面側)に導電膜3が成膜されている。導電
膜3は抵抗性である必要はなく、抵抗性であっても均一
な抵抗値分布の必要性はない。この導電膜3の少なくと
も1ヶ所に引き出し線8が接続されている。
板またはガラス基板の上側(内面側)に均一な抵抗膜5
が成膜されている。抵抗膜5は不透明なカーボン膜また
は透明なITO(インジウム錫酸化物)膜、NESA
(酸化錫)膜等であり、本実施例では面抵抗値を約1k
Ω/□とした。抵抗膜5を取り囲む抵抗性周囲電極7を
配設し、その4頂点にそれぞれ引き出し線8が接続され
ている。周囲電極7はカーボンまたは銀カーボンによる
均一な線状抵抗電極であり、本実施例において、各辺の
両端間抵抗値を約35Ωとした。
域である。これら上面及び下面の導電膜3及び5は、実
際には図2の横から見た部分断面図に示すように、互い
に狭い間隔で平行に配置されている。通常は互いに接触
しない様にドットスペーサ4で離されている。指または
スタイラス状の押圧物25が可撓板2上の一点(P)を
押圧するとP点を中心に可撓板が撓み、その点の導電膜
3が抵抗膜5のp点に接触し、その点で上下2層の導電
膜3及び5が導通する。上下2層の導電膜3及び5の配
置を入れ替えても可能であるが、耐久性は図示の配置の
方が良い。
明する。本実施例では演算増幅器12により、周囲電極
7の4頂点を一定電位(本実施例では電源15による
1.5V)に保持している。周囲電極7の4頂点を一定
電位に保持することの詳細説明は後述する。スイッチ1
1がONしている時に、パネル部1上のP点が押圧され
ると、電流印加抵抗9(例えば75kΩ)を介して抵抗
膜5にDC電流(本実施例では約20μA)が流れる。
この約20μAのDC電流は周囲電極7の4頂点に配分
されて、フィードバック兼電流/電圧変換抵抗14(例
えば150kΩ)により前記配分電流に比例した電圧出
力となる。これらの電圧出力はアナログマルチプレクサ
16により、ADC19(10ビットのアナログ/デジ
タル変換器)に順次印加される。
その説明は後述する。マイクロコンピュータ24はデジ
タル化された各電圧値(パネル部1から検出した各電流
値に比例)から押圧点Pの位置を算出する。算出するに
当たり、パネル部1が押圧されない時の基準値を差し引
いて、正味分から計算している。
タイラス状の押圧物での押圧入力を無効にする。抵抗1
0は導電膜3が静電気等により帯電することを防止する
高抵抗(例えば330kΩ)である。フィードバックコ
ンデンサ13は、不要なAC成分を少なくする事と、演
算増幅器12の安定動作のための、例えば680pFで
ある。
分と検出位置(座標)について説明する。パネル部1は
長方形または正方形なので座標系はX、Y直交座標とす
る。図3はパネル下面導電膜に流れる電流の4頂点への
電流配分説明図である。4頂点を図示するようにそれぞ
れA,B,C,D点とする。電流iがp(X,Y)点に
印加されているとする。A,B,C,D点に流れる電流
を計測できるようにし、しかしその計測部の抵抗値は零
とする。従ってA,B,C,D点は等電位に保持され
る。
ことから、中心部を座標原点と考える。また任意のパネ
ルサイズに容易に適応させるため、正規化したX,Y値
を使用する。すなわち −1≦X≦1 [式1] −1≦Y≦1 [式2] である。
は極めて難解であるが、しかし、限りなく近い近似式を
求めることは出来た。今、p点を通るX,Y軸に平行な
線により有効エリアを図示する様に4分割して考える。
その面積をそれぞれS1,S2,S3,S4とする。
値は、その対角方向の面積に比例すると仮定してみる。
例えばA点に流れる電流値はS3に比例すると仮定す
る。すなわち、 iA=iS3/(S1+S2+S3+S4) [式3] iB=iS4/(S1+S2+S3+S4) [式4] iC=iS1/(S1+S2+S3+S4) [式5] iD=iS2/(S1+S2+S3+S4) [式6] また各面積は、 S1=(1+X)(1+Y) [式7] S2=(1−X)(1+Y) [式8] S3=(1−X)(1−Y) [式9] S4=(1+X)(1−Y) [式10] である。またX及びYが上記の様に正規化されているの
で、 S1+S2+S3+S4=4 [式11] である。
メータと、実験誤差を少なくするために同一パラメータ
により製作した多数個のパネルにより得た実験結果によ
ると、周囲電極7の各辺の両端間抵抗値が低くなるに従
い、実測iA〜iDは任意のp点について限りなく上記仮
定式の値に近づくことが判明した。また、抵抗膜5の面
抵抗値を低くした場合は、それに比例して周囲電極7の
抵抗値を低くすると、仮定式による値と実測値の誤差範
囲が同じになることも判明した。
値が1kΩ/□であり、周囲電極7の各辺の両端間抵抗
値が35Ωの場合、iA〜iDの仮定計算値と実測値との
差は、任意のp点位置で、最大でも1.5%であった。
ここまで計算値が一致すると、実際上は抵抗膜5の不均
一性による誤差の方が多くなる。従って、周囲電極7の
抵抗値が抵抗膜5の面抵抗値に比し、充分に低い場合、
上記各式は非常に良い近似式と言い得る。
A,iB,iC,IDで表現すると、一意的に求まり、 正規化 X=(iB+iC−iA−iD)/(iA+iB+iC+iD) [式12 ] 正規化 Y=(iC+iD−iA−iB)/(iA+iB+iC+iD) [式13 ] を得る。
ら正規化X,Y値が求まる。 i値(つまりiA+iB+iC+iD)に依存しない。こ
れは重要で、図1の上面の抵抗値の変化及び電源15の
電圧ドリフトに依存しない(影響されない)。 周囲電極7の抵抗値が低くても、従来の装置のように
大きな電流をパネル部に流す必要はない。ただし電流計
測部の入力抵抗値は略零を必要とする。
電流計測部の入力抵抗値が充分に小さくないと、A,
B,C,D点への電流配分比が小さくなり、検出位置が
実際の押圧点よりも、内側(中央寄り)に算出される誤
差要因になる。つまり、A,B,C,D点を等電位に保
持する必要がある。
する。また電流の向きは正でも負でも良い。注意すべき
ことは、周囲電極7の抵抗値をあまり小さくすると、演
算増幅器12のオフセット電圧の小さいものが必要とな
る。さもないと動作が飽和してしまう。本実施例では、
0.25mV以下のオフセット電圧の演算増幅器12が
必要である。またフィードバック兼電流/電圧変換抵抗
14の誤差も算出結果に影響する。
押圧点で互いに接触し導通するパネル構造を有する押圧
位置検出パネル装置において大変有効な、低コストで高
分解能のA/D手段について説明する。参照符号17〜
23がその構成部分である。抵抗20〜23がマイクロ
コンピュータ24の4ビットデジタル出力により、電流
出力型の4ビットD/Aになっている。この目的のため
にはマイクロコンピュータ24はCMOS型がよい。従
って抵抗17の右端へ16段階の電流(正及び負を含
む)を印加する。故に抵抗17は16段階(約20mV
振幅)の電位差を生じ、これがアナログマルチプレクサ
(MUX)16の出力電圧に重畳する。この電圧変化
(本実施例における10ビットADC19の入力)の様
子を図4に示す。各抵抗値については符号の説明の欄を
参照されたい。
あり、後の16段階は下降のスロープとし、上昇時と下
降時の微妙な特性差を吸収させている。この階段状三角
波の振幅は本実施例では10ビットADC19(アナロ
グ/デジタル変換器)の約4LSB分に設定している。
2LSB分に設定しても可能であるがリニアリティが少
し劣るものとなる。その理由は一般にA/Dコンバータ
素子は最下位ビットはさほど信用できないためである
(図4では各1LSB分を理想的な等間隔で示した)。
図4に示す階段状三角波の各段において10ビットのA
/Dを行い計32回の10ビットA/Dし、各デジタル
出力を加算し、その15ビットデータを1サンプルのデ
ータ(A/D値)としている。しかし信頼できるのはこ
の構成において、上位約13ビットである。座標計算は
15ビットデータのままで行い、最終的な座標値で0.
1mm以下を丸めて出力している。ペンのようなスタイ
ラスで位置指示する場合でも、この分解能で充分であ
る。
ビットADC19であるが、約13ビットの分解能を得
ている。A3サイズ相当のパネル部1の場合でも、0.
1mmの分解能は12.1ビットに相当するのでこれで
ちょうどよい。コンデンサ18はマイクロコンピュータ
24の4ビットデジタル出力が変化した時の電圧ショッ
クを吸収するためと、被計測電圧に含まれるノイズの除
去効果を少し持たせている。
ュータ24も利用して)高分解能A/Dとしている。と
同時にS/N比向上効果も得た。この方式で総合的に1
80ポイント座標検出/秒のスピードを得ている。
とS/N比は向上しているが、リニアリティは10ビッ
トADC19のままである。従ってA3サイズ相当のパ
ネル部1の場合、任意の位置で分解能0.1mmを得て
いるが、位置により絶対確度は0.4mm程度ずれる可
能性がある。指またはペン状スタイラスで位置指示する
押圧位置検出パネル装置において、これは許容される範
囲である。従って上記の高分解能化の方法は、一般的に
何にでも応用できるわけではなく、しかし本実施例のよ
うなパネル部1の引き出し線数の少ない押圧位置検出パ
ネル装置においては非常に有効な手段であることが判っ
た。
波を重畳させる回路上の位置は、MUX16(アナログ
マルチプレクサ)の前でも、または所定の電位源として
の電池15の位置でも、同様の効果を示すことは理解さ
れるであろう
ネル部駆動電流(省電力)にも係わらず高精度の押圧位
置検出を得た。また、上面(可撓板)導電膜が長期使用
で劣化し易いが、電流が流れさえすればよいので、長期
間の安定動作を得た。更にA/Dにおいては低コストで
ありながら高分解能と高S/N比を得た。総合的に見て
省電力化と装置の確実性/信頼性が向上した。
位置検出パネル装置の概要説明図
明図
力波形
50kΩ) 15 所定の電圧源としての電池(例えば1.5V) 16 MUX(アナログマルチプレクサ) 17 抵抗(例えば4.7kΩ) 18 コンデンサ(例えば1000pF) 19 ADC(アナログ/デジタル変換器) 20 抵抗(例えば2.5MΩ) 21 抵抗(例えば5MΩ) 22 抵抗(例えば10MΩ) 23 抵抗(例えば20MΩ) 24 マイクロコンピュータ 25 指またはスタイラス状の押圧物
Claims (3)
- 【請求項1】 長方形又は正方形の相対する2層の導電
膜が押圧点で互いに接触し導通するパネル構造を有する
押圧位置検出パネル装置であって、前記2層の導電膜の
一方は、均一な抵抗膜であり該抵抗膜の周辺を取り囲む
抵抗性周囲電極が配設されており、該周囲電極の4頂点
は所定の入力電圧を保持する電気回路に接続され、前記
4頂点に流れる電流値から次の計算式を使用し前記パネ
ル上の押圧位置を算出することを特徴とする押圧位置検
出パネル装置。 正規化 X=(iB+iC−iA−iD)/(iA+iB+i
C+iD) 正規化 Y=(iC+iD−iA−iB)/(iA+iB+i
C+iD) ここでiA,iB,iC,iDは、前記4頂点すなわち前記
パネルの左上から時計廻り方向の各頂点に流れる電流値
である。 - 【請求項2】 前記2層の導電膜が、透明導電膜である
請求項1記載の押圧位置検出パネル装置。 - 【請求項3】 長方形又は正方形の相対する2層の導電
膜が押圧点で互いに接触し導通するパネル構造を有する
押圧位置検出パネル装置であって、押圧位置を算出する
ための電圧計測手段が、被計測電圧にアナログ/デジタ
ル変換器の2LSB以上の振幅の階段状三角波を重畳さ
せる手段と、前記階段状三角波の各段における前記アナ
ログ/デジタル変換器の出力を加算する手段とを備えた
A/D手段であることを特徴とする押圧位置検出パネル
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2220999A JP3271245B2 (ja) | 1999-01-29 | 1999-01-29 | 押圧位置検出パネル装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2220999A JP3271245B2 (ja) | 1999-01-29 | 1999-01-29 | 押圧位置検出パネル装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000222109A true JP2000222109A (ja) | 2000-08-11 |
JP3271245B2 JP3271245B2 (ja) | 2002-04-02 |
Family
ID=12076419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2220999A Expired - Lifetime JP3271245B2 (ja) | 1999-01-29 | 1999-01-29 | 押圧位置検出パネル装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3271245B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006277663A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Component Ltd | 座標検出装置及び座標検出方法 |
JP2019011997A (ja) * | 2017-06-29 | 2019-01-24 | 公益財団法人ヒューマンサイエンス振興財団 | 測定装置 |
-
1999
- 1999-01-29 JP JP2220999A patent/JP3271245B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006277663A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Component Ltd | 座標検出装置及び座標検出方法 |
JP4620512B2 (ja) * | 2005-03-30 | 2011-01-26 | 富士通コンポーネント株式会社 | 座標検出装置及び座標検出方法 |
JP2019011997A (ja) * | 2017-06-29 | 2019-01-24 | 公益財団法人ヒューマンサイエンス振興財団 | 測定装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3271245B2 (ja) | 2002-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8148652B2 (en) | Position detecting device and position detecting method | |
US6278444B1 (en) | Low current four-wire interface for five-wire resistive touch-screen | |
US7372281B2 (en) | Capacitance type sensor | |
US9772735B2 (en) | Touch sensor and electronic device | |
JPH05241717A (ja) | タッチパネル装置 | |
US8890835B2 (en) | Input apparatus and display system | |
JP4168537B2 (ja) | 対角方式座標検出装置 | |
TWI645326B (zh) | 電阻式力感測電路與電阻式力感測設備 | |
JP3271245B2 (ja) | 押圧位置検出パネル装置 | |
CN104298415B (zh) | 触控面板及触控点的确定方法、显示装置 | |
KR100389018B1 (ko) | 터치패널에 가해진 압력 정도에 따라 세분화된 압력저항을검출하는 방법 | |
JPS5837783A (ja) | 導体埋込抵抗膜を用いた座標入力装置 | |
JPH0413718Y2 (ja) | ||
JP3988569B2 (ja) | 筆文字入力装置 | |
JPH0827689B2 (ja) | 座標入力装置 | |
JP3001716B2 (ja) | 座標入力装置 | |
JP2595403B2 (ja) | タッチパネルおよびタッチパネル装置 | |
JPH0118451B2 (ja) | ||
JP4879388B2 (ja) | タブレット装置 | |
JPH09146682A (ja) | 座標入力装置 | |
JPH0113124B2 (ja) | ||
JPH07120237B2 (ja) | 座標入力装置 | |
JPH0519940A (ja) | タブレツト装置 | |
JPH0628089A (ja) | タブレット装置 | |
KR20050064375A (ko) | 터치 패널의 다이나믹 캘리브레이션 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |