JP4620512B2

JP4620512B2 - 座標検出装置及び座標検出方法

Info

Publication number: JP4620512B2
Application number: JP2005099880A
Authority: JP
Inventors: 豊上野
Original assignee: Fujitsu Component Ltd
Current assignee: Fujitsu Component Ltd
Priority date: 2005-03-30
Filing date: 2005-03-30
Publication date: 2011-01-26
Anticipated expiration: 2025-03-30
Also published as: JP2006277663A

Description

本発明は座標検出装置及び座標検出方法に係り、特に、第１の導電膜が形成された第１の基板と第２の導電膜が形成された第２の基板とを、第１の導電膜と第２の導電膜とが互いに対向するように配置したパネル部を有する座標検出装置及び座標検出方法に関する。

近年、入力デバイスとして、ディスプレイに直接入力を行なうことにより、簡単に、人の操作感覚に合った入力が可能となるタッチパネルが注目されている。

タッチパネルは、ＬＣＤなどの表示装置の表示面上に積層されて使用される。タッチパネルは、指やペンなどにより操作位置の座標を検出して、上位装置に送出する。

従来のタッチパネルは、下部基板がガラス基板で構成され、上部基板が透明樹脂フィルム基板などから構成されており、下部基板と上部基板との互いに対向する面に透明導電膜が形成された構成とされている（特許文献１、特許文献２参照）。このようなタッチパネルでは、下部基板の透明導電膜と上部基板の透明導電膜との接触位置によって電極までの距離が変化して、接触位置と電極との抵抗値が変化することを利用して座標検出を行なっている。

このとき、従来のタッチパネルでは、例えば、下部基板に形成された透明導電膜の抵抗変化によりＸ座標を検出し、上部基板に形成された透明導電膜の抵抗変化によりＹ座標を検出していた。

特開２０００−２２２１０９号公報特開平５−２８９８０５号公報

透明樹脂フィルム基板は操作により撓むとともに、指やペンで操作が行なわれるため、爪やペン先などによって、亀裂が発生しやすかった。従来のタッチパネルでは、この透明樹脂フィルム基板でも座標を検出する構成とされていたため、透明樹脂フィルム基板に亀裂が発生、特に、検出方向に直交する方向に亀裂が発生すると、透明導電膜の抵抗値を正確に検出できず、座標検出が行なえなくなるなどの問題点があった。

また、上下基板に電極及び配線を設ける必要があったため、額縁部分を広くする必要があり、入力部分に対して全体形状が大型になっていた。

本発明は上記の点に鑑みてなされたもので、電極及び配線を簡略化でき、かつ、正確に座標検出が行なえる座標入力装置及び座標入力方法を提供することを目的とする。

本発明は、第１の導電膜が形成された第１の基板と、第２の導電膜が形成された第２の基板とを、該第１の導電膜と該第２の導電膜とが互いに対向するように配置したパネル部を有する座標検出装置において、前記パネル部は、前記第１の導電膜の一辺に形成された抵抗部と、前記第１の導電膜の前記抵抗部に対向する辺に形成された電極と、前記第２の導電膜に電圧を印加する電圧印加部と、前記抵抗部の両端及び前記電極の各々に流れる電流に基づいて座標を検出する検出部と、を有し、前記検出部は、前記抵抗部の一端から出力される第１の電流を検出する第１の電流検出手段と、前記抵抗部の他端から出力される第２の電流を検出する第２の電流検出手段と、前記電極から出力される第３の電流を検出する第３の電流検出手段と、前記第１の電流検出手段で検出された第１の電流と前記第２の電流検出手段で検出された第２の電流との比に応じて第１の座標を取得し、前記第１の電流と前記第２の電流との和と前記第３の電流との比に応じて前記第１の座標に直交する第２の座標を取得し、前記第１の電流及び前記第２の電流並びに前記第３の電流との総電流値に応じて前記第２の基板に直交する方向の第３の座標を取得する処理することを特徴とする。

本発明によれば、第１の導電膜の一辺の一端から出力される第１の電流と他端から出力される第２の電流との比に応じて第１の導電膜の一辺に平行な方向の座標を取得し、第１の電流と第２の電流との和と第１の導電膜の一辺に対応する辺から出力される第３の電流との比に応じて第１の導電膜の一辺に直交する方向の座標を取得することにより、第２の基板に形成される第２の導電膜の劣化によらず、位置検出を正確に行なうことが可能となる。

また、電極が３点で済むことにより、引出線が少なくて済みため、狭額縁化が可能となり、よって、携帯電話機、ＰＤＡなどの小型機器への搭載が可能となる。

また、第１の電流及び第２の電流並びに第３の電流の総和によって、第１及び第２の基板に直交する方向の座標を検出することも可能となる。

〔システム構成〕
図１は本発明の一実施例のブロック構成図を示す。

本実施例の座標入力装置１００は、いわゆる、タッチパネルであり、タッチした位置に応じた座標を検出可能なデバイスであり、パネル部１１１、及び、インタフェース基板１１２、フレキシブルプリント配線板１１３から構成されている。

パネル部１１１は、フレキシブルプリント配線板１１３によりインタフェース基板１１２に接続されている。パネル部１１１には、インタフェース基板１１２からフレキシブルプリント配線板１１３を介して駆動電圧が印加されている。また、パネル部１１１は、タッチ時に駆動電圧によって発生される第１〜第３の電流を、フレキシブルプリント配線板１１３を介してインタフェース基板１１２に供給する。

インタフェース基板１１２は、パネル部１１１から供給される第１〜第３の電流に基づいて第１〜第３の座標を検出し、その座標データを上位装置に供給する。

〔パネル部１１１〕
パネル部１１１の構造について説明する。

図２はパネル部１１１の分解斜視図を示す。

座標入力装置１１１は、第１の基板１２１、及び、第２の基板１２２、並びに、スペーサ１２３などから構成されている。

図３は第１の基板１２１の平面図を示す。

第１の基板１２１は、非可撓性透明基板１３０上に第１の導電膜１３１、抵抗膜１３２、電極１３３、及び、配線パターン１３４、１３５、１３６、１３７、並びに、接続部１３８、スリット１３９を形成した構成とされている。非可撓性透明基板１３０は、例えば、ガラス基板から構成されている。

第１の導電膜１３１は、例えば、ＩＴＯ（indium-tin-oxide）膜から構成されており、非可撓性透明基板１３０の矢印Ｚ１方向側の略全面に亘って矩形状に形成されている。抵抗膜１３２は、第１の導電膜１３１の矢印Ｘ２方向端辺に沿って第１の導電膜１３１に接触するように形成されている。なお、抵抗膜１３２は、その抵抗値が１Ω／□以上となる材料で形成されている。

電極１３３は、銀ペーストを印刷して形成されており、低抵抗の導電性材料で構成されている。電極１３３は、第１の導電膜１３１の矢印Ｘ１方向端辺全辺に沿って第１の導電膜１３１に接触するように形成されている。

配線パターン１３４〜１３７は、例えば、銀ペーストを非可撓性透明基板１３０に印刷して形成されている。配線パターン１３４は、抵抗膜１３２の矢印Ｙ２方向の端部と接続部１３８とを接続する配線パターンである。配線パターン１３５は、抵抗膜１３２の矢印Ｙ１方向の端部と接続部１３８とを接続する配線パターンである。

配線パターン１３６は、接続部１３６ａ、及び、配線部１３６ｂから構成されている。接続部１３６ａは、第２の基板１２２との接続を行なうためのパターンである。配線部１３６ｂは、接続部１３６ａと接続部１３８とを接続するための配線パターンである。

接続部１３８は、フレキシブルプリント配線板１１３との接続を行なうためのパターンであり、フレキシブルプリント配線板１１３の一端が半田付けされる。

スリット１３９は、第１の導電膜１３１を抵抗膜１３２の延長方向である矢印Ｙ１、Ｙ２方向に直交する方向である矢印Ｘ１、Ｘ２方向に沿って形成され、矢印Ｙ１、Ｙ２方向に多数本に亘って形成されている。なお、スリット１３９は、例えば、レーザエッチングなどによって形成される。

第１の基板１２２には、第２の基板１２２がスペーサ１２３を介して積層されて、接着される。

図４は第２の基板１２２の底面図を示す
第２の基板１２２は、可撓性基板１４０の底面、矢印Ｚ２方向側の面に第２の導電膜１４１、電極１４２、配線パターン１４３を形成した構成とされている。可撓性透明基板１４０は、例えば、ＰＥＴなどの透明樹脂フィルム基板から構成されている。

第２の導電膜１４１は、例えば、ＩＴＯ（indium-tin-oxide）膜から構成されており、可撓性透明基板１４０の矢印Ｚ２方向側の略全面に亘って矩形状に形成されている。電極１４２は、第２の導電膜１４１の矢印Ｙ１方向端辺に沿って第２の導電膜１４１に接触するように形成されている。

電極１４２は、略中央部で、配線パターン１４３が接続されている。配線パターン１４３は、接続部１４３ａ及び配線部１４３ｂから構成されている。

接続部１４３ａは、第１の基板１２１の接続部１３６ａに対向する位置に設けられており、第２の基板１２２を第２の基板１２１に積層するときに、銀ペーストなどを介して接続部１３６ａに接続される。

電極１４２には、フレキシブルプリント配線板１１３、及び、第１の基板１２１の配線パターン１３６、並びに、配線パターン１４３を介してインタフェース基板１１２から駆動電圧が印加される。電極１４２に印加された駆動電圧は、第２の導電膜１４１に印加される。なお、電極１４２は、第２の導電膜１４１の全面に亘って略均一に電圧が印加されるようにパターニングすることが望ましい。

〔インタフェース基板１１２〕
インタフェース基板１１２は、抵抗Ｒ11、Ｒ12、Ｒ21、Ｒ22、Ｒ31、Ｒ32、Ｒ41、Ｒ42、電源回路１５０、コネクタ１５１、Ａ／Ｄ変換機１５２、１５３、１５４、ＣＰＵ１５５、インタフェース回路１５６、コネクタ１５７から構成されている。

電源回路１５０は、駆動電圧を発生し、コネクタ１５１に供給する。コネクタ１５１は、例えば、カードエッジコネクタから構成されており、フレキシブルプリント配線板１１３の他端が接続される。電源回路１５０からの電源電圧は、フレキシブルプリント配線板１１３の電源ラインを介して第１の基板１２１の接続部１３８で配線パターン１３６に接続される。配線パターン１３６の接続部１３６ａは、第２の基板１２２の接続部１４３ａに接続されている。駆動電圧は、配線パターン１４３を介して電極１４２に印加される。

電極１４２は、第２の導電膜１４１に接続されている。駆動電圧は、電極１４２から第２の導電膜１４１に印加される。

コネクタ１５１の第１の信号端子は、フレキシブルプリント配線板１１３の第１の信号ラインに接続されている。フレキシブルプリント配線板１１３の第１の信号ラインは、第１の基板１２１の接続部１３８で配線パターン１３４の他端に接続されている。これによって、コネクタ１５１の第１の信号端子には、抵抗膜１３２の一端から出力される第１の電流が供給される。

コネクタ１５１の第２の信号端子は、フレキシブルプリント配線板１１３の第２の信号ラインに接続されている。フレキシブルプリント配線板１１３の第２の信号ラインは、第１の基板１２１の接続部１３８で配線パターン１３５の他端に接続されている。これによって、コネクタ１５１の第２の信号端子には、抵抗膜１３２の他端から出力される第２の電流が供給される。

コネクタ１５１の第３の信号端子は、フレキシブルプリント配線板１１３の第３の信号ラインに接続されている。フレキシブルプリント配線板１１３の第３の信号ラインは、第１の基板１２１の接続部１３８で配線パターン１３７の他端に接続されている。これによって、コネクタ１５１の第３の信号端子には、電極１３３から第３の電流が供給される。

抵抗Ｒ11と抵抗Ｒ12とは、コネクタ１５１の第１の信号端子と接地との間に直列に接続されており、第１の信号端子から第１の電流が供給される。このため、抵抗Ｒ11と抵抗Ｒ12との接続点には、第１の電流に応じた電圧が発生する。抵抗Ｒ11と抵抗Ｒ12との接続点に発生した電圧は、Ａ／Ｄ変換器１５２に供給される。Ａ／Ｄ変換器１５２は、抵抗Ｒ11と抵抗Ｒ12との接続点に発生した電圧をディジタルデータに変換し、ＣＰＵ１５５に供給する。

抵抗Ｒ21と抵抗Ｒ22とは、コネクタ１５１の第２の信号端子と接地との間に直列に接続されており、第２の信号ラインから供給される第２の電流が流れる。このため、抵抗Ｒ21と抵抗Ｒ22との接続点には、第２の電流に応じた電圧が発生する。抵抗Ｒ21と抵抗Ｒ22との接続点に発生した電圧は、Ａ／Ｄ変換器１５３に供給される。Ａ／Ｄ変換器１５３は、抵抗Ｒ21と抵抗Ｒ22との接続点に発生した電圧をディジタルデータに変換し、ＣＰＵ１５５に供給する。

抵抗Ｒ31と抵抗Ｒ32とは、コネクタ１５１の第３の信号端子と接地との間に直列に接続されており、第３の信号ラインから供給される第３の電流が流れる。このため、抵抗Ｒ31と抵抗Ｒ32との接続点には、第３の電流に応じた電圧が発生する。抵抗Ｒ31と抵抗Ｒ32との接続点に発生した電圧は、Ａ／Ｄ変換器１５４に供給される。Ａ／Ｄ変換器１５４は、抵抗Ｒ31と抵抗Ｒ32との接続点に発生した電圧をディジタルデータに変換し、ＣＰＵ１５５に供給する。

ＣＰＵ１５５は、Ａ／Ｄ変換器１５２、１５３、１５４から供給される第１〜第３の電流に応じたディジタルデータから第１〜第３の座標を取得する。ＣＰＵ１５５で取得された第１〜第３の座標は、インタフェース回路１５６に供給される。インタフェース回路１５６は、コネクタ１５７に接続されている。コネクタ１５７は、ＵＳＢなどのインタフェースケーブルを介して上位装置に接続されている。インタフェース回路１５６は、上位装置とのインタフェースとり、取得した座標を上位装置に供給する。

ここで、ＣＰＵ１５５における座標取得処理について説明する。

図５はインタフェース基板１１２の処理フローチャートを示す。

ＣＰＵ１５５は、ステップＳ１−１で、第１の基板１２１に第２の基板１２２が接触したことを検出すると、ステップＳ１−２で、Ａ／Ｄ変換器１５２からディジタルデータ、すなわち、第１の電流ＩAに相当するデータを取り込む。また、ＣＰＵ１５５は、ステップＳ１−３で、Ａ／Ｄ変換器１５３からディジタルデータ、すなわち、第２の電流ＩBに相当するデータを取り込む。さらに、ＣＰＵ１５５は、ステップＳ１−４で、Ａ／Ｄ変換器１５４からディジタルデータ、すなわち、第３の電流ＩCに相当するデータを取り込む。なお、以降、取得したディジタルデータを単に第１〜第３の電流ＩA、ＩB、ＩCと呼ぶ。

次に、ＣＰＵ１５５は、ステップＳ１−５で、取得した第１の電流ＩA、及び、第２の電流ＩBから電流ＩDを取得する。なお、電流ＩDは、（ＩA＋ＩB）から求められる。

次にＣＰＵ１５５は、ステップＳ１−６で、総電流値を取得する。なお、総電流値は、（ＩC＋ＩD）から求められる。

次にＣＰＵ１５５は、ステップＳ１−７で、第１の電流ＩA及び第２の電流ＩBとの比からＹ座標Ｙ0を取得する。また、ＣＰＵ１５５は、ステップＳ１−８で第３の電流ＩCと電流ＩDからＸ座標Ｘ0を取得する。

図６は座標取得動作を説明するための図を示す。図６において点Ｐ0は操作点を示している。

操作点Ｐ0で第２の基板１２２から第１の基板１２１の第１の導電膜１３１に駆動電圧が印加される。このとき、操作位置Ｐ0によって抵抗膜１３２までの距離と電極１３３までの距離とが変化する。第１の導電膜１３１は抵抗を有しており、操作位置Ｐ0からの距離によって抵抗値が変化する。これによって、操作位置Ｐ0によって抵抗膜１３２側の抵抗値と電極１３３側の抵抗値との比が変化する。これによって、抵抗膜１３２側に流れる電流ＩDと電極１３３側に流れる電流ＩCとの比が変化する。したがって、電流ＩDと電流ＩCの比を検出することによって、Ｘ座標Ｘ0を検出することができる。

また、第１の導電膜１３１を流れる電流は、抵抗膜１３２まで最短の距離に流れる電流が支配的となっており、抵抗膜１３２においては操作位置Ｐ0によって抵抗膜１３２の操作位置Ｐ0から最短位置の矢印Ｙ２方向側の抵抗値と矢印Ｙ１方向側の抵抗値とが変化する。これによって、矢印Ｙ２方向側に流れる電流ＩAと抵抗膜１３２の矢印Ｙ１方向側に流れる電流ＩBとの比が変化する。よって、電流ＩAと電流ＩBとの比を検出することによって、Ｙ座標Ｙ0を検出することができる。

次に、ＣＰＵ１５５は、ステップＳ１−９で、取得された総電流値からＺ座標を取得する。第２の基板１２２を第１の基板１２１に強く押下した場合、第１の導電膜１３１と第２の導電膜１４１との接触抵抗が低減するため、第２の導電膜１４１から第１の導電膜１３１に流れる電流が増加する。第２の導電膜１４１から第１の導電膜１３１に流れる電流は、座標検出時の総電流値に相当する。したがって、総電流値を求めることにより、第２の基板１２２の押下力から矢印Ｚ２方向の座標を検出することが可能となる。

ＣＰＵ１５５は、取得したＸ、Ｙ、Ｚ座標値をインタフェース回路１５６に供給する。インタフェース回路１５６は、上位装置とのインタフェースをとり、ＣＰＵ１５５から供給されたＸ、Ｙ、Ｚ座標値を上位装置に送信する。

〔効果〕
本実施例によれば、第１の導電膜の一辺の一端から出力される第１の電流と他端から出力される第２の電流との比に応じて第１の導電膜の一辺に平行な方向の座標を取得し、第１の電流と第２の電流との和と第１の導電膜の一辺に対応する辺から出力される第３の電流との比に応じて第１の導電膜の一辺に直交する方向の座標を取得することにより、第２の基板に形成される第２の導電膜の劣化によらず、位置検出を正確に行なうことが可能となる。

〔変形例〕
図７は第１の基板１２１の変形例の平面図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。

本変形例の第１の基板２２１は、電極１３３を削除し、配線パターン１３７の一端を直接、第１の導電膜１３１の矢印Ｘ１方向の端辺中央に接続した構成とされている。本変形例によれば、構成を簡略化できるとともに、電極を印刷する工程を削減できる。

図８は第２の基板１２２の変形例の底面図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。

本変形例の第２の基板２２２は、電極１４２を削除し、配線パターン１４３の一端を直接、第２の導電膜１４１の矢印Ｙ２方向の端辺中央に接続した構成とされている。本変形例によれば、構成を簡略化できるとともに、電極を印刷する工程を削減できる。なお、図８に破線で示すように配線パターン２４４、２４５、２４６を設けるようにしてもよい。第２の導電膜１４１の全辺の中央で配線パターン２４４、２４５、２４６を接続することにより、第２の導電膜１４１の電位を均一化できるため、正確な座標検出が可能となる。

本発明の一実施例のブロック構成図である。パネル部１１１の分解斜視図である。第１の基板１２１の平面図である。第２の基板１２２の底面図である。インタフェース基板１１２の処理フローチャートである。座標取得動作を説明するための図である。第１の基板１２１の変形例の平面図である。第２の基板１２２の変形例の底面図である。

符号の説明

１００座標入力装置
１１１パネル部、１１２インタフェース基板、１１３フレキシブルプリント配線板
１２１第１の基板、１２２第２の基板、１２３スペーサ
１３０非可撓性透明基板、１３１第１の導電膜、１３２抵抗膜、１３３電極
１３４〜１３７配線パターン、１３８接続部、１３９スリット
１４０可撓性透明基板、１４１第２の導電膜、１４２電極、１４３配線パターン
１５０電源回路、１５１コネクタ、１５２、１５３、１５４Ａ／Ｄ変換器
１５５ＣＰＵ、１５６インタフェース回路、１５７コネクタ

Claims

第１の導電膜が形成された第１の基板と、第２の導電膜が形成された第２の基板とを、該第１の導電膜と該第２の導電膜とが互いに対向するように配置したパネル部を有する座標検出装置において、
前記パネル部は、前記第１の導電膜の一辺に形成された抵抗部と、
前記第１の導電膜の前記抵抗部に対向する辺に形成された電極と、
前記第２の導電膜に電圧を印加する電圧印加部と、
前記抵抗部の両端及び前記電極の各々に流れる電流に基づいて座標を検出する検出部と、を有し、
前記検出部は、
前記抵抗部の一端から出力される第１の電流を検出する第１の電流検出手段と、
前記抵抗部の他端から出力される第２の電流を検出する第２の電流検出手段と、
前記電極から出力される第３の電流を検出する第３の電流検出手段と、
前記第１の電流検出手段で検出された第１の電流と前記第２の電流検出手段で検出された第２の電流との比に応じて第１の座標を取得し、前記第１の電流と前記第２の電流との和と前記第３の電流との比に応じて前記第１の座標に直交する第２の座標を取得し、前記第１の電流及び前記第２の電流並びに前記第３の電流との総電流値に応じて前記第２の基板に直交する方向の第３の座標を取得する処理手段とを有することを特徴とする座標検出装置。
前記電圧印加部に電圧を印加する電源回路を有することを特徴とする請求項１記載の座標検出装置。
前記第１の導電膜は、前記抵抗部に直交する方向にスリットを有することを特徴とする請求項１または２記載の座標検出装置。
前記検出部は、前記抵抗部に平行に形成されていることを特徴とする請求項１乃至３のいずれか一項記載の座標検出装置。
前記第１の基板は、非可撓性基板から構成され、
前記第２の基板は、可撓性基板から構成されたことを特徴とする請求項１乃至４のいずれか一項記載の座標検出装置。
前記非可撓性基板は、ガラス基板であることを特徴とする請求項５記載の座標検出装置。
前記可撓性基板は、フィルム基板であることを特徴とする請求項５又は６記載の座標検出装置。
第１の導電膜が形成された第１の基板と、第２の導電膜が形成された第２の基板とを、該第１の導電膜と該第２の導電膜とが互いに対向するように配置し、
前記第１の導電膜の一辺に形成された抵抗部と、
前記第１の導電膜の前記抵抗部に対向する辺に形成された電極と、
前記第２の導電膜に電圧を印加する電圧印加部と、を有する座標検出装置の座標検出方法において、
前記抵抗部の一端から出力される第１の電流と前記抵抗部の他端から出力される第２の電流との比に応じて前記第１の導電膜の一辺に平行な方向の座標を検出し、
前記第１の電流と前記第２の電流との和と前記電極から出力される第３の電流との比に応じて前記第１の導電膜の一辺に直交する方向の座標を検出し、
前記第１の電流及び前記第２の電流並びに前記第３の電流の総電流値に応じて前記第２の基板に直交する方向の座標を検出する座標検出方法。