JP2000216326A - 低分散容量性回路網を含む集積回路装置 - Google Patents

低分散容量性回路網を含む集積回路装置

Info

Publication number
JP2000216326A
JP2000216326A JP11371459A JP37145999A JP2000216326A JP 2000216326 A JP2000216326 A JP 2000216326A JP 11371459 A JP11371459 A JP 11371459A JP 37145999 A JP37145999 A JP 37145999A JP 2000216326 A JP2000216326 A JP 2000216326A
Authority
JP
Japan
Prior art keywords
terminal
capacitive element
integrated circuit
circuit device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11371459A
Other languages
English (en)
Other versions
JP4601751B2 (ja
Inventor
Fabrice Jovenin
ジョヴナン ファブリス
Benoit Butaye
ビュタイェ ブヌワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2000216326A publication Critical patent/JP2000216326A/ja
Application granted granted Critical
Publication of JP4601751B2 publication Critical patent/JP4601751B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、絶縁層によって対の形で分離され
た導電層１，２，．．．，６の系列を有し、導電層から
切り取られた導電層の積層により形成された容量性素子
ＣＦを含む集積回路装置の提供を目的とする。 【解決手段】 本発明によれば、容量性素子ＣＦは集積
回路装置に設けられた導電層の数とづ数の導電性極板に
より構成される。本発明によれば、各製造工程が容量性
素子ＣＦの実際値に与える影響を最も著しく減少させる
ことができる。本発明の集積回路装置は無線電話機の受
信回路に適用できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁材料からなる
絶縁層と呼ばれる層によって２層に分離され、低抵抗材
料によって形成された導電層と呼ばれる層の系列により
構成された集積回路装置であって、上記導電層から切り
出された導電性極板の積層により形成され、上記層から
電気的に絶縁され、第１の端子と第２の端子の間に固定
値の容量を生ずる第１の容量性素子を含む集積回路装置
に関する。
【０００２】
【従来の技術】米国特許第４，６８５，１９７号には、
絶縁層によって分離された２層の導電層により形成され
た容量性素子を含む集積回路が記載され、実施例は記載
されていないが、かかる容量性素子の容量の値を増加さ
せるため３層以上の導電層を使用する可能性について示
唆されている。
【０００３】
【発明が解決しようとする課題】本発明は以下の問題点
の解決を考慮している。上記のタイプの容量性素子を集
積回路装置の形で実現するためには、容量性素子に含ま
れる導電層の層数の関数である工程数からなる一連の製
造工程が必要である。各製造工程は集積回路に欠陥を導
入するので、 容量性素子の容量の実際値は公称値に対し
差が生ずる。
【０００４】大量生産中に、同一製造工程は、集積回路
間で異なる値を有するオフセットを生じさせる。この差
の大きさは分散と呼ばれる。このような差は、大量生産
される集積回路に収容された容量性素子の容量の実際値
に不確かさを誘起し、容量の実際値は集積回路の間で非
常に変化する。この不確かさは、集積回路の保有する容
量の実際値が正確に既知であることが要求されるアプリ
ケーションにこの集積回路が使用される場合には非常に
重大である。
【０００５】生産の最終段で各集積回路に収容された容
量の実際値を系統的に測定することは、繰り返し行うこ
とが困難、かつ、費用的に高価であるため非現実的であ
る。また、公称値に対し非常に大きいオフセットを検出
しても、生産の最終段で識別された集積回路は棄却する
しかないので、生産効率を低下させることになる。した
がって、集積回路の適当な設計を用いることにより予防
的な方法で分散を減少させることが望ましい。
【０００６】本発明の目的は、実際値がより簡単に予測
できると共に、回路の各製造工程での別々の影響を受け
難い容量性素子を含む集積回路装置を提案することによ
って、 上記従来技術の問題点を解決することである。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、 本発明により提供される集積回路装置は、絶縁材料
からなる絶縁層と呼ばれる層によって２層に分離され、
低抵抗材料によって形成された導電層と呼ばれる層の系
列により構成され、上記導電層から切り出された導電性
極板の積層により形成され、上記層から電気的に絶縁さ
れ、第１の端子と第２の端子の間に固定値の容量を生ず
る第１の容量性素子を含む集積回路装置であって、上記
第１の容量性素子は、集積回路装置を構成する導電層と
同数の導電性極板を含み、上記容量性素子の上記第１の
端子及び上記第２の端子は上記積層の両端を形成する上
記導電性極板に接続されていることを特徴とする。
【０００８】本発明による集積回路装置に含まれる上記
第１の容量性素子の製作は、すべての導電層が上記第１
の容量性素子の中に存在するので、利用される最大数の
製造工程を必要とする。これは、このようにして生産さ
れた容量性素子の実際値に各製造工程によって与えられ
る相対的な影響が最大限に低減されることを意味する。
したがって、集積回路装置同志の間に生じる容量の実際
値と公称値のオフセットの差、すなわち、 分散の大きさ
は、非常に低減される。本発明による集積回路装置の集
合に含まれる容量性素子の容量の実際値は、従来よりも
狭い間隔に収まり、より簡単に予測されるようになる。
【０００９】本発明の具体的な一実施例において、 交互
に重ねられたＮ層の絶縁層とＮ層の導電層の層の系列の
支持体として使用される基板を含む上記集積回路装置
は、上記層の系列に上記基板の方から順番に上昇順の番
号が付けられ、ｉが３≦ｉ≦Ｎなる整数である場合に、
上記第１の容量性素子のｉ番目の導電性極板は上記第１
の容量性素子の（ｉ−２）番目の導電性極板と接続さ
れ、 上記第１の容量性素子の上記第１の端子は１番目の
導電性極板と接続され、上記第２の端子はＮ番目の導電
性極板と接続されていることを特徴とする。
【００１０】このようにして得られた容量性素子は、並
列結合で配置されたＮ−１個のコンデンサを含み、各コ
ンデンサは、誘電体として作用する絶縁層によって分離
された２層の導電層により形成される。本発明の具体的
な一実施例は、所定の導電性タイプを有する第１のバル
クが上記基板の内側に設けられているので、 上記第１の
容量性素子を形成する上記積層は上記第１のバルクの上
に重ねられ、 上記第１のバルクは上記第１のバルクと同
じ導電性タイプを有する領域を介して上記積層によって
覆われた上記基板の表面に接続されることを特徴とす
る。
【００１１】この実施例の場合に、 付加的なコンデンサ
が上記１番目の導電層と上記基板の表面を上記第１のバ
ルクに接続する上記領域との間に現れ、 これにより付加
的な導電層が形成され、 集積回路装置の製造プロセスに
別の製造工程が導入され、 各製造工程が上記第１の容量
性素子の容量の実際の値に与える影響が更に低減され
る。したがって、分散は更に低減される。
【００１２】本発明の有利な一実施例によれば、 上記第
１のバルクは上記集積回路装置の接地を形成する基準端
子に接続される。このような本発明の一実施例によれ
ば、上記第１の導電層と上記基板との間に存在する容量
を制御することができるようになる。第１の容量性素子
は優れたクォリティファクタ（Ｑ値）を示すようにな
る。
【００１３】本発明の一変形例によれば、上記の集積回
路装置は、第１の端子と第２の端子の間に上記第１の端
子に印加された調整電圧に依存した値を有する容量を発
生するよう構成された第２の容量性素子を更に含み、上
記第２の容量性素子の上記第２の端子は上記第１の容量
性素子の上記第１の端子と上記第２の端子の中の一方の
端子に接続されることを特徴とする。
【００１４】この変形例は、可変コンデンサを具備する
ことが可能であり、集積回路装置を製造するため必要な
製造工程の数は更に増加される。実際上、第２の容量性
素子は、特有の拡散を必要とする能動素子である場合が
多い。本発明の好ましい一実施例によれば、上記の集積
回路装置は、上記第２の容量性素子が、上記基板の内側
に設けられた所定の導電性タイプを有する第２のバルク
の上に構成されたバラクターダイオードであり、上記バ
ラクターダイオードのカソードが上記第２の容量性素子
の上記第１の端子を形成し、アノードが上記第２の端子
を形成することを特徴とする。
【００１５】本発明の他の変形例によれば、集積回路装
置は、第１の端子が電源端子に接続され、第２の端子が
上記第１の容量性素子の上記第２の端子に接続され、上
記調整電圧の値に依存した周波数を有する出力信号を発
生させるための発振器の出力端子を形成する誘電性素子
を更に有することを特徴とする。このような集積回路装
置は、本発明によって分散が減少され得るので、上記調
整電圧の値の関数としての発振周波数の変化が容易に予
測可能である電圧制御型発振器を形成する。
【００１６】本発明が容量値を正確に知る必要のある容
量性素子を含むあらゆるタイプのアプリケーションに使
用される可能性がある場合に、本発明の特に有利な用途
は、無線信号を受信する受信側ループに使用することで
ある。したがって、本発明は、所定の周波数域の真ん中
で選択される無線周波数を有する無線信号を受信し、電
子信号の形の無線信号に変換することができるアンテナ
及びフィルタシステムと、上記無線信号と、調整可能で
ある発振周波数を有する局部発振器からの信号とを受信
し、上記無線周波数と上記発振周波数の差に一致する一
定周波数を有する出力信号を発生させるよう構成された
ミキサと、上記ミキサの出力信号を使用するよう構成さ
れた信号処理ユニットとを含む無線信号受信装置であっ
て、上記局部発振器が上記集積回路装置の形で実現され
ていることを特徴とする。
【００１７】
【発明の実施の形態】本発明の上記の局面及びその他の
局面は、以下の実施例を参照して説明され、それらの例
に限定されることなく明瞭にされる。図１には、低抵抗
材料からなる導電層と呼ばれる６層の系列を含む集積回
路の一部分が断面図の形式で示されている。同図におい
て、６層の導電層は、導電層が堆積している基板ＳＵＢ
から昇順に（１）から（６）までの番号が付されてい
る。導電層１〜６は、絶縁材料からなる絶縁層と呼ばれ
る層によって対毎に分離されている。絶縁層は、同図で
は陰影付きの領域として表わされている。導電層１及び
２は、例えば、ポリシリコンにより実現され、導電層３
乃至６は、例えば、金属からなる。集積回路は第１の容
量性素子ＣＦを含み、この容量性素子ＣＦは、第１の端
子ＴＣ１と第２の端子ＴＣ２の間に公称的な固定値を有
するコンデンサを形成する。第１の容量性素子ＣＦは、
導電層から切り出された導電層の積層により形成され、
導電層からは電気的に絶縁されている。第１の容量性素
子ＣＦは、集積回路を構成する導電層と同数の導電性極
板を有し、上記第１の容量性素子ＣＦの上記第１の端子
ＴＣ１及び上記第２の端子ＴＣ２は、上記積層の両端を
形成する導電性極板１及び６に接続される。
【００１８】本実施例において、ｉがｉ＝３，４，５，
６なる整数を表わすとき、第１の容量性素子ＣＦのｉ番
目の導電性極板は、上記第１の容量性素子ＣＦの（ｉ−
２）番目の導電性極板と接続され、上記第１の容量性素
子の第１の端子ＴＣ１及び第２の端子ＴＣ２は、それぞ
れ、１番目の導電性極板１及び６番目の導電性極板６に
接続される。図１には、１番目の導電性極板１、３番目
の導電性極板３、及び、５番目の導電性極板５と、第１
の容量性素子ＣＦの第１の端子ＴＣ１とを接続する接点
だけが示され、２番目の導電性極板２、４番目の導電性
極板４、及び、６番目の導電性極板６を接続する接点は
同じ断面図中には示されていない。
【００１９】このような集積回路に含まれる第１の容量
性素子ＣＦの容量の実際値と公称値との間に存在する差
は、この集積回路を実現するために必要な各製造工程に
よって誘起されるオフセットの合計と一致する。したが
って、製造工程の数が増加すると共に、各製造工程が容
量の実際値と公称値の差に与える相対的な影響は小さく
なる。本実施例の集積回路の場合、全ての導電層が第１
の容量性素子ＣＦを形成するため使用されるので、導電
層からの切り出しと関連して起こり得る製造工程の数は
最も大きくなる。これらの工程が容量性素子の実際値に
与える相対的な影響は最小値まで低減され、分散を著し
く減少させることが可能である。
【００２０】本発明の一実施例において、導電性タイプ
がＮ形である第１のバルクＢＮ１は基板ＳＵＢの内側に
実装されるので、第１の容量性素子ＣＦを形成する積層
は第１のバルクＢＮ１の上に重ねられ、第１の容量性素
子ＣＦは拡散Ｎを有する領域Ｎを介して積層によって被
覆された基板ＳＵＢ１の表面に接続される。第１のバル
クＢＮ１は、拡散Ｎを有する二つの領域ＤＮを介して集
積回路の接地を形成する基準端子に接続され、二つの拡
散領域ＤＮは、それぞれ、接点を介して３番目の導電層
３に接続され、本例の場合に、この３番目の導電層は集
積回路の接地面を形成する。
【００２１】第１のバルクＢＮ１が存在しない場合に、
寄生容量が１番目の導電層１と基板ＳＵＢとの間に出現
する。寄生容量は第１の容量性素子ＣＦとは別個であ
り、第１の容量性素子の品質因子（Ｑ値）を低下させ
る。第１のバルクＢＮ１を実装し、拡散Ｎを有する領域
を介して基板ＳＵＢの表面に廉潔することにより、以下
のような２重の利点が得られる。すなわち、集積回路の
製造プロセスに新しい製造工程が導入され、拡散を更に
低減することができ、かつ、第１の容量性素子ＣＦ内の
寄生容量を一体化し、第１のバルクＢＮ１を集積回路の
接地に接続することにより寄生容量を制御することが可
能になり、第１の容量性素子ＣＦのＱ値が改善される。
【００２２】本発明の好ましい一実施例において、集積
回路は、第１の端子と第２の端子の間に、第１の単位に
印加された調整電圧に依存する値をもつ容量を発生させ
るよう構成され、第２の端子が第１の容量性素子ＣＦの
第１の端子ＴＣ１に接続されている第２の容量性素子Ｖ
ＣＤを更に有する。第２の容量性素子ＶＣＤはバラクタ
ーダイオードであり、このバラクターダイオードは、基
板ＳＵＢの内側に設けられ導電性タイプがＮ形である第
２のバルクＢＮ２の上に実装され、カソードが第１の端
子を形成し、アノードが第２の端子を形成する。バラク
ターダイオードＶＣＤはＭＯＳ技術を用いて実現され、
アノード及びカソードは、それぞれ、ウェルＮＷＥＬＬ
の表面に設けられた拡散領域Ｐ＋及びＮ＋により形成さ
れ、ウェルＮＷＥＬＬ自体は第２のバルクＢＮ２の上に
配置されている。
【００２３】第２の容量性素子ＶＣＤを導入することに
より、以下の二つの利点が得られる。第１に、直列結合
された第１の容量性素子ＣＦ及び第２の容量性素子ＶＣ
Ｄにより形成された組立体の容量値を変更することが可
能であり、第２に、新しい製造工程を必要とするので、
分散が減少する。その上、固定の容量値を有する第１の
容量性素子ＣＦと、第２の容量性素子との直列結合は、
このように形成された組立体の容量の値に調整電圧の値
に依存した直線的な変化を生じさせる。
【００２４】本実施例において、第２の容量性素子がＭ
ＯＳタイプのダイオードによって実現された場合、この
ようなダイオードをバイポーラ技術を用いて実現するこ
とができると共に、上記の利点は維持される。図２に
は、上記の集積回路の一部分の等価的な電気系統図が示
されている。第１の容量性素子ＣＦは、連続した２層の
導電層ｉと導電層（ｉ＋１）との間に生じるコンデンサ
Ｃｉ（ｉ＝１，２，．．，５）の並列結合として表現さ
れ、導電層を分離する絶縁層は誘電体として作用する。
上記の説明の通り、第１の容量性素子ＣＦは、第１の導
電層１と第１のバルクＢＮ１との間にコンデンサＣ６を
更に有し、第１のバルクＢＮ１は回路の接地に接続され
ている。バラクターダイオードの形で表現された第２の
容量性素子ＶＣＤは、第１の容量性素子ＣＦと直列結合
した形で配置され、第１の容量性素子と第２の容量性素
子の組立体は、第１の端子Ｔ１及び第２の端子Ｔ２を有
する容量性分路を形成する。第２の容量性素子ＶＣＤ
は、第１の端子Ｔ１に印加された調整電圧Ｖｔｕｎに依
存した値を有する容量を発生させるよう構成されてい
る。
【００２５】この調整電圧Ｖｔｕｎは基本的に直流電圧
であり、第２の容量性素子ＶＣＤを形成するバラクター
ダイオードのカソードは、できるだけ小さい交流信号が
考慮される回路の接地に接続され、これは第１のバルク
ＢＮ１と第２のバルクＢＮ２の間の接続と等価的であ
る。図２に点線で示された仮想的な接続は、第１の容量
性分路のクォリティファクタを改善する。
【００２６】図３には、本発明の一変形例による集積回
路の電気系統図が示されている。同図に示された回路に
は、上記の容量性分路と並列結合された誘導性素子Ｌを
含み、誘導性素子Ｌの第１の端子は電源端子ＶＣＣに接
続され、第２の端子は第１の容量性素子ＣＦの第２の端
子Ｔ２に接続される。かくして構成された組立体は、電
圧制御型発振器ＶＣＯを形成し、その端子Ｔ２は出力端
子であり、調整電圧Ｖｔｕｎの値に依存した周波数を有
する出力信号Ｖｌｏを発生することが意図されている。
【００２７】ここまでに説明した第２の容量性素子は、
ＭＯＳタイプのバラクターダイオードの形で実現されて
いる。しかし、固定容量値を有する別の容量性素子ＣＦ
と、バイポーラ技術によって実現され調整電圧Ｖｔｕｎ
を用いてバイアスされた別のバラクターダイオードとの
直列組立体により形成された第２の容量性分路を上記の
容量性分路と並列結合させて配置することが考えられ
る。このような実施例は、図面には示されていないが、
集積回路の製造プロセスに新しい製造工程を導入し、分
散を更に減少させる。
【００２８】この実施例において、別の容量性分岐は、
固定容量値を有する容量性素子ＣＦと、選択電圧Ｖｓｅ
ｌ１によって切り替えることができるコンデンサＣｍ１
の直列組立体により形成される。この切り替え可能なコ
ンデンサＣｍ１は、帯域選択をすることができる。その
上、ＮＭＯＳトランジスタの形式で実現された場合に
は、切り替え可能なコンデンサＣｍ１は、集積回路の製
造プロセスに新しい製造工程を導入し、分散を更に減少
させる。或いは、精細な帯域選択を行うため、このよう
複数の並列した容量性分路を第１の容量性分路に接続し
てもよい。
【００２９】図４は、例えば、上記の本発明の一変形例
による集積回路を利用する無線電話機のような無線信号
受信装置の簡単な機能的な構成図である。この無線信号
受信装置は、所定の周波数域から選択された無線周波数
ＦＲを有する無線信号を受信し、無線信号と呼ばれる電
子信号Ｖｆｒに変換することができるアンテナ及びフィ
ルタシステムＡＦとを含む。この装置は、無線信号Ｖｆ
ｒと、発振周波数ＦＬＯが調整可能である局部発振器Ｖ
ＣＯからの信号Ｖｌｏとを受信し、無線周波数ＦＲと発
振周波数ＦＬＯの差に一致する一定周波数ＦＩを有する
出力信号Ｖｆｉを発生するよう構成されたミキサＭＩＸ
を更に有する。無線信号受信装置は、ミキサＭＩＸの出
力信号Ｖｆｉを使用するよう構成された信号処理ユニッ
トＰＵを更に有する。居部発振器ＶＣＯは上記の集積回
路の形で実現され、選択電圧Ｖｔｕｎと選択信号Ｖｓｅ
ｌ１とを受信するよう構成され、選択電圧Ｖｔｕｎ及び
選択信号Ｖｓｅｌ１の値は、発振周波数ＦＬＯの値を定
め、選択された無線信号の無線周波数ＦＲの値を定め
る。
【図面の簡単な説明】
【図１】本発明の好ましい一実施例による集積回路装置
の部分断面図である。
【図２】本発明の好ましい一実施例による集積回路装置
の部分的な電気系統図である。
【図３】本発明の他の実施例による集積回路装置の部分
的な電気系統図である。
【図４】本発明の他の実施例による集積回路装置を利用
する無線信号受信装置を説明する部分的な機能構成図で
ある。
【符号の説明】
１，２，３，４，５，６ 導電層 ＡＦ アンテナ及びフィルタシステム ＢＮ１ 第１のバルク ＢＮ２ 第２のバルク Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６ コンデンサ ＣＦ 第１の容量性素子 Ｃｍ１ 切り替え可能なコンデンサ ＤＮ 拡散領域 Ｌ 誘導性素子 ＭＩＸ ミキサ ＮＷＥＬＬ ウェル ＰＵ 信号処理ユニット ＳＵＢ 基板 Ｔ１ 容量性分路の第１の端子 Ｔ２ 容量性分路の第２の端子 ＴＣ１ 第１の容量性素子の第１の端子 ＴＣ２ 第１の容量性素子の第２の端子 ＶＣＣ 電源端子 ＶＣＤ 第２の容量性素子 ＶＣＯ 電圧制御型発振器
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ブヌワ ビュタイェ フランス国，14000 カーン，ヴネル・ ド・ロルム ４

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 絶縁材料からなる絶縁層によって２層に
    分離され、低抵抗材料によって形成された導電層の系列
    により構成され、上記導電層から切り出された導電性極
    板の積層により形成され、上記導電層から電気的に絶縁
    され、第１の端子と第２の端子の間に固定値の容量を生
    ずる第１の容量性素子を含む集積回路装置であって、 上記第１の容量性素子は、集積回路装置を構成する導電
    層と同数の導電性極板を含み、上記容量性素子の上記第
    １の端子及び上記第２の端子は上記積層の両端を形成す
    る上記導電性極板に接続されていることを特徴とする集
    積回路装置。
  2. 【請求項２】 交互に重ねられたＮ層の絶縁層とＮ層の
    導電層の層の系列の支持体として使用される基板を更に
    有し、 上記層の系列に上記基板の方から昇順の番号が付けら
    れ、ｉが３≦ｉ≦Ｎなる整数である場合に、上記第１の
    容量性素子のｉ番目の導電性極板は上記第１の容量性素
    子の（ｉ−２）番目の導電性極板と接続され、 上記第１
    の容量性素子の上記第１の端子は１番目の導電性極板と
    接続され、上記第２の端子はＮ番目の導電性極板と接続
    されていることを特徴とする、請求項１記載の集積回路
    装置。
  3. 【請求項３】 所定の導電性タイプを有する第１のバル
    クが上記基板の内側に設けられ、 上記第１の容量性素子
    を形成する上記積層は上記第１のバルクの上に重ねら
    れ、 上記第１のバルクは上記第１のバルクと同じ導電性
    タイプを有する領域を介して上記積層によって覆われた
    上記基板の表面に接続されていることを特徴とする、請
    求項２記載の集積回路装置。
  4. 【請求項４】 上記第１のバルクは上記集積回路装置の
    接地を形成する基準端子に接続されていることを特徴と
    する、請求項３記載の集積回路装置。
  5. 【請求項５】 第１の端子と第２の端子の間に上記第１
    の端子に印加された調整電圧に依存した値を有する容量
    を発生するよう構成された第２の容量性素子を更に含
    み、上記第２の容量性素子の上記第２の端子は上記第１
    の容量性素子の上記第１の端子と上記第２の端子の中の
    一方の端子に接続されるていることを特徴とする、請求
    項４記載の集積回路装置。
  6. 【請求項６】 上記第２の容量性素子が、上記基板の内
    側に設けられた所定の導電性タイプを有する第２のバル
    クの上に構成されたバラクターダイオードであり、上記
    バラクターダイオードのカソードが上記第２の容量性素
    子の上記第１の端子を形成し、アノードが上記第２の端
    子を形成することを特徴とする、請求項５記載の集積回
    路装置。
  7. 【請求項７】 第１の端子が電源端子に接続され、第２
    の端子が上記第１の容量性素子の上記第２の端子に接続
    され、上記調整電圧の値に依存した周波数を有する出力
    信号を発生させる発振器の出力端子を形成する誘電性素
    子を更に有することを特徴とする、請求項６記載の集積
    回路装置。
  8. 【請求項８】 所定の周波数域の真ん中で選択される無
    線周波数を有する無線信号を受信し、電子信号の形の無
    線信号に変換することができるアンテナ及びフィルタシ
    ステムと、 上記電子信号の形の無線信号と、調整可能である発振周
    波数を有する局部発振器からの信号とを受信し、上記無
    線周波数と上記発振周波数の差に一致する一定周波数を
    有する出力信号を発生させるよう構成されたミキサと、 上記ミキサの出力信号を使用するよう構成された信号処
    理ユニットとを含む無線信号受信装置であって、 上記局部発振器は請求項７に記載された集積回路装置の
    形で実現されていることを特徴とする、無線信号受信装
    置。
JP37145999A 1998-12-29 1999-12-27 低分散容量性回路網を含む集積回路装置 Expired - Fee Related JP4601751B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9816565 1998-12-29
FR9816565 1998-12-29

Publications (2)

Publication Number Publication Date
JP2000216326A true JP2000216326A (ja) 2000-08-04
JP4601751B2 JP4601751B2 (ja) 2010-12-22

Family

ID=9534609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37145999A Expired - Fee Related JP4601751B2 (ja) 1998-12-29 1999-12-27 低分散容量性回路網を含む集積回路装置

Country Status (7)

Country Link
US (1) US6278871B1 (ja)
EP (1) EP1017101B1 (ja)
JP (1) JP4601751B2 (ja)
KR (1) KR100707877B1 (ja)
CN (1) CN1153293C (ja)
DE (1) DE69941178D1 (ja)
TW (1) TW460929B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69841227D1 (de) * 1997-11-18 2009-11-19 Panasonic Corp Mehrschichtprodukt, Kondensator und Verfahren zur Herstellung des Mehrschichtprodukts
JP4034099B2 (ja) * 2002-03-28 2008-01-16 株式会社ルネサステクノロジ 高周波用モノリシック集積回路装置およびその製造方法
KR100450824B1 (ko) * 2002-11-06 2004-10-01 삼성전자주식회사 고주파용 가변 캐패시터 구조 및 그 제조방법
US7518850B2 (en) * 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
CN111192873B (zh) * 2020-01-09 2020-09-04 华南理工大学 一种提高mim电容高频可靠性的版图结构及其实现方法
CN112436848B (zh) * 2020-12-04 2022-08-05 深圳市锐尔觅移动通信有限公司 调谐电路、射频电路及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516461B2 (ja) * 1974-03-25 1980-05-02
US4685197A (en) * 1986-01-07 1987-08-11 Texas Instruments Incorporated Fabricating a stacked capacitor
JPH0389545A (ja) * 1989-08-31 1991-04-15 Sharp Corp 集積回路のためのキャパシタ
JPH03257855A (ja) * 1990-03-07 1991-11-18 Matsushita Electron Corp 半導体装置
US5189594A (en) * 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5256588A (en) * 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
US5275974A (en) * 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
GB9416900D0 (en) * 1994-08-20 1994-10-12 Philips Electronics Uk Ltd A variable capacitance semiconductor diode
US5448772A (en) * 1994-08-29 1995-09-05 Motorola, Inc. Stacked double balanced mixer circuit
EP0772246B1 (en) 1995-10-31 2005-10-12 STMicroelectronics S.r.l. Manufacturing process for high capacity capacitor
US6057224A (en) * 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
US5807775A (en) * 1996-06-24 1998-09-15 Vanguard International Semiconductor Corporation Method for forming a double walled cylindrical capacitor for a DRAM
EP0836271B1 (fr) * 1996-10-10 2003-01-29 Philips Electronics N.V. Oscillateur intégré et radio-téléphone mettant en oeuvre un tel oscillateur.
SE520173C2 (sv) * 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit

Also Published As

Publication number Publication date
CN1153293C (zh) 2004-06-09
DE69941178D1 (de) 2009-09-10
EP1017101B1 (fr) 2009-07-29
EP1017101A1 (fr) 2000-07-05
US6278871B1 (en) 2001-08-21
TW460929B (en) 2001-10-21
KR100707877B1 (ko) 2007-04-16
CN1259770A (zh) 2000-07-12
KR20000052585A (ko) 2000-08-25
JP4601751B2 (ja) 2010-12-22

Similar Documents

Publication Publication Date Title
JP5848297B2 (ja) 電気デバイス
JP2628644B2 (ja) 集積電気フイルタ
US7675138B2 (en) On-chip capacitor structure
US9019007B2 (en) High linearity variable capacitor array
US6674321B1 (en) Circuit configuration for DC-biased capacitors
EP1333501A2 (en) Multi-terminal MOS varactor
US7564319B2 (en) Vertical LC tank device
US7348871B2 (en) Inductance variable device
US8049302B2 (en) On-chip capacitor structure with adjustable capacitance
US5374904A (en) Phase-locked-loop circuit having adjustable reference clock signal frequency and filter capacitance compensation
CN1084082C (zh) 压控振荡器及其调整方法
JP4601751B2 (ja) 低分散容量性回路網を含む集積回路装置
JP4509390B2 (ja) 改善された集積型の発振器及び調整可能な回路
EP1981087B1 (en) Electrical device comprising a voltage dependant capacitance and method for manufacturing the same
CN1839548B (zh) 锁相环滤波器
US6667539B2 (en) Method to increase the tuning voltage range of MOS varactors
JP2000252480A (ja) Ｍｏｓ型キャパシタ及び半導体集積回路装置
US20040067600A1 (en) Reduced gate leakage current in thin gate dielectric CMOS integrated circuits
GB2367428A (en) Integrated circuit with multi-plate capacitor having lowest plate connected to a virtual ground node
JPH0982892A (ja) 半導体集積回路およびその製造方法
EP3675166A1 (en) Rc components, and methods of fabrication thereof
Kahmen et al. Accurate calculation of MEMS varactor based VCO phase noise using multitone-FM analysis
JP2004158699A (ja) 半導体集積回路
KR830001455B1 (ko) 발진기에 사용하는 피이드 백(feed back) 회로
TW565993B (en) Improved integrated oscillators and tuning circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081021

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100303

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees