KR830001455B1 - 발진기에 사용하는 피이드 백(feed back) 회로 - Google Patents

Abstract

내용 없음.

Description

발진기에 사용하는 피이드 백(feed back) 회로

제1도는 일반적인 발진기의 구성도.

제2도는 압전 발진기구를 사용하는 일종의 종전발전기의 회로도.

제3도는 제2도에 나타낸 회로의 동가 회로도.

제4도는 본 발명의 발진기에 사용하는 압전 발진기구의 사시도.

제5도는 압전체에 분극하는 방법을 나타내는 개요도.

제6도는 제4도에 나타낸 압전 발진기구의 등가 회로도.

제7도는 제4도에 나타낸 증폭기와 압전 발진기구와의 접속을 나타내는 회로도.

제8(a)도, 제8(b)도 및 제8(c)도는 변형을 나타내는 압전 발진기구의 평면, 저면 및 횡단면도.

제9도는 또 다른 변형을 나타내는 압진 발진 기구의 사시도.

제10도는 변형을 특수하게 나타내는 것으로 제4도와 비슷한 도면.

제11도는 변형을 특수하게 나타내는 것으로 제9도와 비슷한 도면.

본 발명은 발진기에 관한 것이며 특히 압전발진기구를 사용한 발진기에 사용하는 피이드 백 회로에 관한 것이다. 일반적으로 발진기는 제1도에 표시된 바와 같이 이득이 1보다 큰 증폭기(A)와 증폭기(A)의 입력과 출력간에 연결된 피이드 백 회로(F)를 포함한다.

증폭기(A)의 출력부터 발생된 신호는 증폭기(A)로부터 발진신호를 발생하기 위하여 증폭기(A)의 입력에 부분적으로 피이드 백 된다. 최근 여러형의 디지틀 장치가 클록펄스 발생회로에 사용되며 그것은 압전 발진기구를 사용하는 발진기에 사용된다. 그러나 선행기술의 발진기에서 피이드 백 회로는 압전 발진기구와는 다른 여러 축전기를 포함한다.

예를들면 제2도에서 선행기술의 피이드 백 회로(F)는 2개의 전극(2) 및 (3)을 가진 압전발진기구(X), 전극(2)과 대지간에 연결된 축전기(C₁) 및 전극(3)과 대치간에 연결된 축전기(C₂)를 포함한다.

증폭기(A)의 출력은, 입력 단자(4)를 경유하여 전극(3)에 접속되고 증폭기(A)의 입력은, 출력단자(5)(2)를 경유하여 전극(2)에 접속된다.

피이드 백 회로(F)는 압전발진기구(X)가 공진 주파수(fr)와 반 공진주파수(fa) 사이의 주파수 대역에 유도성을 나타내게 배치되여 있다.

제3도는 증폭기(A)와 함께 콜핏츠 발진기를 형성하는 피이드 백 회로(F)의 작동상태의 등가회로를 나타낸다. 등가회로는 압전 발진기구가 발진하는 동안 발생하는 압전 발생기구의 저항과 인덕턴스에 해당하는 저항 성분(Re)과 인덕턴스성분(L)을 포함한다.

저항 성분(Re)과 인덕턴스 성분(L)은 입력과 출력의 단자(4)와 (5)의 사이에 직렬로 접속된다.

커패시턴스 성분(C1')은 출력단자(6)와 접지와의 사이에 접속되고, 커패시턴스 성분(C2')은 입력단자(4)와 접지와의 사이에 접속된다.

커패시턴스 성분(C1')은 커패시턴스(C1)(전기 소자를 나타내는데 사용하는 기호문자는 또한 이들의 해당하는 전기량(電氣量)을 나타내는데 사용된다)와 증폭기(A)의 입력에서의 입력 커패시턴스의 합계와 동등한 커패시턴스를 가진다.

이와 동일하게 커패시턴스 성분(C2')은 커패시턴스(C2)와 증폭기(A)의 출력에서의 출력 커패시턴스의 합계와 동등한 커패시턴스를 가진다.

2전극형(電極型) 압전 발진기구(X)를 사용하는 상술한 발진기에는 2개의 축전기(C1) 및 (C2)를 더 사용하는 것이 필요하다.

또한, 축전기(C1) 및 (C2)의 커패시턴스의 불안정은, 발진 주파수의 변이를 일으킨다.

그리하여서 발진 주파수를 안정하게 하기 위해 트리머 축전기와 같은 부가 전기 소자를 더 비치하는 것이 필요하다. 구성 성분의 수의 증가와 또한 제조비의 증가를 초래한다. 그러므로, 본 발명의 첫 목적은 구조가 간단하고 저렴한 비용으로 용이하게 제조할 수 있는 피이드 백 회로를 제공하는 것이다.

본 발명의 중요한 목적은 압전체에 비치한 3개의 전극을 가진 개량된 압전 발진기구를 사용하는 피이드 백 회로를 제공하는 것이다.

본 발명의 양호한 실시예에 의하면 증폭기와, 이 증폭기의 출력과 입력과의 사이에 접속된 피이드백 회로를 가진 발진기는 피이드 백 회로가 3개의 전극을 가진 압전 발진기구를 포함하는 것이 특징으로 되여 있다.

더 구체적으로는 압전 발진기구는 면-대-면 관계, 예를들면 서로 평행관계로 제1 및 제2의 면을 가진 압전체를 포함한다.

압전체의 제1단면은 제1과 제2와의 면들의 사이에서 한쪽 방향으로 분극되고 또 압전체의 제2단면은 반대쪽 방향으로 분극된다.

압전 발진기구는, 압전체의 제1 및 제2의 단면과 각각 일렬로 서로 분리된 관계로 제1면에 비치된 제1 및 제2의 전극과 압전체의 제2면에 비치되어 제1 및 제2의 단면을 각각 덮는 제1 및 제2의 짝 전극 수단을 더 포함한다. 증폭기의 출력에서 발생하는 출력신호는 제1전극과 제1짝 전극 수단에 가로건너 공급되고 제2전극과 제2짝 전극 수단을 넘어서 발생된 출력신호는 증폭기의 입력에 공급된다. 환원하면 제1 및 제2의 전극은 증폭기의 입력과 출력에 접속되고 공통 전극은 접지에 접속되는 것이다.

본 발명의 상술한 것과 그 의의 목적 특징 및 잇점은 첨부한 도면을 참조하여 본 발명을 아래에 기술하는 것으로 명백하게 될 것이다.

본 발명의 하기하는 설명에서 첨부한 도면 전부를 통하여 동일한 부품은 동일한 기호번호로 표시되여 있다. 제4도를 보면, 본 발명의 피이드 백 회로는 압전 발진기구(X')를 포함하고 있다. 이 압전 발진기구(X')는 소성가공한 티탄산연으로 만든 4각형 압전체(11)로 구성되어 있다. 이 압전체(11)는 서로 평행인 제1, 즉 윗 평면과 제2, 즉 아래 평면을 가지고 있다.

아래 평면은 공통 전극(11a)으로 완전히 박판피복이 되고 윗 평면은 미리 정한 서로의 거리로 간격지는 제1 및 제2의 전극(11b) 및 (11c)로 박판 피복이 되여서 이들 사이에 간극(13)을 이루게 되여 있다.

공통 전극(11a)은 피이드 백 회로용 케이싱(도시 생략)에 형성된 공통 단자(12a)에 접속되고, 제1 및 제2의 전극(11b) 및 (11c)는 피이드 백 회로용 케이싱에서 출력 및 입력의 단자(12b) 및 (12c)에 접속되어 있다.

압전 발진기구(X')는 3개의 단자를 가지고 있으므로 이것을 대체로 3전극형 압전 발진기구라고 칭한다.

제5도를 보면, 압전체(11)는 공통 전극(11a)과 제1전극(11b)과의 사이의 압전체가 화살 A로 나타내는 방향으로 분극되고 공통 전극(11a)과 제2전극(11c)과의 사이의 압전체는 화살 B로 나타내는 반대방향으로 분극되는 방식으로 분극된다.

하나의 압전체에서 반대 방향의 2종의 분극성을 형성하는 것은 공통 전극(11a)과 제1전극(11b)과의 사이에서 한쪽 방향으로 dc 고압을 공통 전극(11a)과 제2전극(11c)과의 사이에서 반대쪽 방향으로 dc 고압을 인가하여서 실시된다.

전술한 것 대신에 그것은 공통 전극(11a)과 압전체(11)의 상면에 있는 완전히 박판 피복을 한 전극과의 사이에 dc 고압을 인가하고 그 다음이 완전히 박판 피복을 한 전극의 거의 중심에 간극(13)을 형성하여서 2개의 단면(11b)과 (11c)로 분할하고 그다음 공통 전극과 2개의 단면(11b)과 (11c)중의 하나와의 사이에 전에 이루어진 방향에 대하여 반대 방향으로 dc 고압을 인가하여서 실시된다.

제6도를 보면 압전 발진기구(X')의 등가회로가 표시된다. 이 등가회로는 단자(12a)와 (12b)와의 사이에 접속된 축전기(cab) 단자(12a)와 (12c)와의 사이에 접속된 축전기(Cbc)와 단자 (Cab)와의 사이에 접속된 축전기(Cbc)를 포함한다.

축전기(Cab)는 발진 기구(X')의 전극(11a)와 (11b)와의 사이의 정전 용량에 해당하는 용량을 가지고, 축전기(Cac)는 전극(11a)와 (11c)와의 사이의 정전 용량에 해당하는 용량을 가지고 축전기(Cbc)는 전극(11b)와 (11c)와의 사이의 정전 용량에 해당하는 용량을 가진다.

등가회로는 후에 기술하는 단자(12b)와 이상(理想) 변압기(T)와의 사이에 직렬로 접속되는 등가 정수(RO), (LO) 및 (CO)를 더 포함한다. 이들 정수 (RO)(LO) 및 (CO)는 단자 (12b)와 (12c)가 단락될 때에 얻어져서 압전 발진기구(X')는 3전극형이 아닌 2전극형으로 고려할 수 있다.

이 정수(定數)(RO)는 등가저항을 가지고 정수(LO)는 등가 질량을 가지고, 정수(CO)는 등가 컴플라이언스를 가지고 있다.

이상 변압기(T)는 1 : n의 권선 비율을 가진 권선(L1)와 (L2)를 포함하는데 이것에는 권선(L1)이 등가정수(CO)와 단자(12a)와의 사이에 접속되고 권선(L2)은 단자(12c)와 단자(12a)와의 사이에 접속되여 있다. 이상 변압기의 비율은 아래의 공식 :

n²=RO/R'O=LO/L'O=C'O/CO

로 정해진다.

여기서 R'O, L'O 및 C'O는 단자(12a)와 (12b)가 단락될 때에 얻어지는 등가 정수이어서 압전 발진기구(X')는 3개가 아닌 2개의 전극형으로 고려하게 된다.

압전체(11)가 전체를 통하여 균등하게 한쪽 방향으로 분극되는 경우에는, 비율 n은 0보다 적게 된다.(n＜0), 다른 한 편으로는 압전체(11)가 제5도에 나타낸 바와 같이, 반대 방향으로 분극된 2개의 단면을 가질 때에는 비율 n은 0보다 크게 된다(n＞0).

n＞0인 상태하에 단자(12a)와 (12b)에 걸친 전압신호는 단자(12a)와 (12c)에 걸친 전압 신호와 반대인 위상을 가진다.

그러하나 n＞0인 상태하에 3전극형 압전 발진기구(X')는 권선(L1)에 걸친 전압 신호와 권선(L2)에 걸친 전압 신호와의 사이에는 동일한 위상을 나타낸다.

본 기술의 숙련자들에게 명백한 바와 같이 축전기(CO)와 (Cbc)는 발진기구(X')가 발진하는 동안 축전기(CO)와 (Cbc)를 무시할 수 있다.

그러므로 등가저항기 (RO) 등가질량 (LO)과 축전기(Cab) 및 (Cac)로 구성된 제6도에 나타낸 회로는 제3도에 나타낸 회로와 동일한 회로망을 가진다.

그리하여 3전극형 압전 발진기구(X')는 제3도에 나타낸 회로에 등가인 주파수를 가지는 것이 이해된다. 상술한 경우에서 축전기(Cab)는 축전기(C1)에 해당하고 축전기(Cac)는 축전기(C2)에 해당하므로 축전기(Cab)와 (Cac)를 제2도에 나타낸 종전 기술의 피이드 백 회로에 있는 축전기(C1)과 (C2)로 고려할 수 있다.

환언하면, 3전극형 압전 발진기구(X')를 피이드 백 회로에 사용하는 경우에는 부가 축전기(C1)과 (C2)를 비치하는 것이 필요하지 않다.

제7도를 보면 본 발명의 피이드 백 회로를 사용하는 발진기를 나타내고 있다.

단자(12b) 및 (12c)를 증폭기(A)의 입력 및 출력의 단자에 접촉하고, 단자(12a)는 접지에 접속되여 있다. 이러한 배치로 발진기구(X')를 설정된 공차 이내로 형성하는한 등가 커패시턴스(Cab)와 (Cac)는 설정된 공차 이내로 된다. 그리하여 발진 주파수는 상당히 안정되고 발진주파수를 조정할 필요가 없다.

증폭기(A)의 입력 및 출력에 접속된 것으로 기술된 단자(12b) 및 (12c)는 증폭기(A)의 출력 및 입력에 접속될 수 있는 것을 알아야 한다.

또한 상술한 배치로는 증폭기(A)가 발진기구(X')로만 얻는 것보다 낮은 입력 임피이던스를 요하는 전류 증폭형이 아닌 한, 단자(12a) 및 (12b)의 사이와 단자(12a) 및 (12c)의 사이에 부가 임피이던스 정합축전기를 더 비치하는 것이 필요하지 않다.

환원하면 증폭기(A)가 전류 증폭형인 경우에는 임피이던스 정합용으로 부가축전기를 더 비치하는 것이 필요하게 된다.

그러나 증폭기(A)가 산화 금속 반도체형 집적회로(MOS형 IC)에 흔히 사용하는 전압 증폭형인 경우에는 발진기구(X')는 비교적 높은 입력 임피이던스를 가진 전압 증폭기(A)와 정합하기 위한 임피이던스에 대하여 훨씬 높은 임피이던스를 가지게 배치될 수 있으므로 발진기구(X')는 다른 부가적인 임피이던스 정합 축전기 없이 증폭기(A)에 직접 접속할 수 있다.

발진기구(X')의 상술한 배치는 압전체에 미리 선취된 박판 피복한 전극(11b) 및 (11c)의 면적 치수를 변경하여서 형성할 수 있다.

본 발명의 제1목적은 3전극형 압전 발진기구를 사용하는 피이드 백 회로를 제공하는 것이나 이 구조는 전압 증폭기를 사용하는 경우에 부가 임피이던스 정합 축전기를 제거할 수 있는 잇점이 이루어지게 한다. 그리하여서, 본 발명의 피이드 백 회로를 사용하는 발진기는 MOS형 고밀도 집적회로(LSI)로 구성된 완첩(one chip) 마이크로콤퓨터에 결합된 클록발전기에 사용하기에 특히 적합하다.

이 경우에는 종전 기술에서와 같이 부가축전기(C1)과 (C2)를 비치하는 것이 필요하지 않게 되고 임피이던스 정합축전기도 필요하지 않다.

다음에 압전 발진기구(X')의 변형을 설명한다.

제8(a)도 내지 제8(c)도를 보면 이 변형에서 압전 발진기구(X')는 위와 아래의 평면을 가진 직4각형 압전체를 포함하고 있다.

상면에는 제8(a)도에 잘 나타낸 바와 같이 2개의 전극이 비치되었는데 하나의 전극, 즉 연부 전극(11b')은 상면의 주연부분에 박판으로 피복되여 있고 또 하나의 전극, 즉 중심전극(11c')은 상면의 중심부분에 박판으로 피복되여 있다.

하면에는 제8(b)도에 나타낸 바와 같이 하면에 완전히 공통 전극(11a)이 비치되여 있다.

연부 전극(11b')과 중심 전극(11c')은 서로 미리 정한 거리로 분리되여 있다.

제8(c)도는 압전체의 분극 방향을 나타낸다. 정4각형으로 기술한 압전체는 원형으로 될 수 있는 것을 알게 될 것이다.

제9도를 보면, 이와 같은 변형체의 압전 발진기구(X')는 에너지를 잡는 3전극형이고 상면과 하면을 가진 정4각형 압전체를 포함하고 있다.

상면에는 상면의 면적과 비교하여 치수가 작은 2개의 전극(11b) 및 (11c)와 상면의 모퉁이의 연부에 각각 박판으로 피복한 2개의 단자 전극(14b) 및 (14c)를 비치하고 있다.

전극(11b)와 (11c)는 런너전극(15b)와 (15c)를 각각 통하여 단자전극(14b)와 (14c)와에 접속된다.

하면에는 또한 치수가 비교적 작고 전극(11b) 및 (11c)와 면-대-면 관계로 놓인 공통전극(11a)과 이 하면의 주변 부분에 놓인 단자 전극(14a)이 비치되여 있다. 공통 전극(11a)과 단자 전극(14a)은 런너 전극(15a)에 의하여 서로 접속되여 있다.

단자 전극(14a)과 런너전극(15a)은 상면에 박판으로 피복된 어느 전극과도 면-대-면 관계로 되여 있지 않은 것을 알게 된다.

단자 전극(14a)은 단자(12a)에 접속되고 단자 전극(14b) 및 (14c)는 단자(12b) 및 (12c)에 각각 접속되여 있다. 압전체는, 전극(11b)와 (11a)와의 사이에 놓인 압전체 단면이 한쪽 방향으로 예를 들면 하면에서 상면으로 분극되고 전극(11c)와 (11a)와의 사이에 놓인 압전체 단면은 반대 방향으로 예를들면 상면에서 하면으로 분극되는 방식으로 분극된다.

본 발명의 피이드 백 회로는, 반대방향으로 분극된 단면을 가진 3전극형 압전 발진기구를 포함하므로 이것의 등가 회로는 제3도에 나타낸 2개의 축전기를 비치한 2전극형 압전 발진기구로 구성된 회로와 비슷한 구조를 가지고 있다. 또한, 단자(12b)에서의 신호와 단자(12c)에서의 신호는 동일한 위상을 가지고 있으므로 위상 반전(反轉) 회로를 어느 것이든지 비치하는 것은 필요하지 않다.

그 외에 고 임피이던스 증폭기를 사용하는 경우에는 단자(12b)와 (12c)에 임피이던스 정합축전기를 비치하는 것은 필요하지 않다.

외부에 접속된 축전기를 요하지 않으므로 본 발명의 피이드 백 회로는 주파수에 실질적인 편차없이 안정된 상태에서 발진하고 조정을 요하지 않는다.

상술한 여러 특징의 관점에서 본 발명의 피이드 백 회로는 완칩 마이크로콤퓨터에 협동되는 발진기에 사용하기에 특히 적당하다.

공통 전극(11a)은 제10도 및 제11도에 나타낸 바와 같이 2개의 별개인 전극(11a₁)와 (11a₂)로 분리할 수 있는 것을 알게 되는데 이들을 공통 전극 대신 짝 전극이라고 칭한다.

제10도를 보면 짝 전극(11a₁)과 (11a₂)는 단자(12a₁)과 (12a₂)에 각각 접속된다.

증폭기(A)에서 발생한 신호는 단자(12c)와 (12a₂)에 걸쳐 가해지고 단자(12b)와 (12a₁)을 걸쳐 압전 발진기구(X')에서 발생한 신호는 증폭기의 입력에 가해지는 것이 본 기술의 숙련자들에게는 명백한 것이다.

제11도를 보면 짝 전극(11a₁)과 단자(12a₁)과의 사이의 접속은 런너 전극(15a₁)과 단자 전극(14a₁)을 통하여 실시된다.

이와 비슷하게 짝 전극(11a₂)와 단자(12a₂)와의 접속은 런너 전극(15a₂)과 단자 전극(14a₂)을 통하여 실시된다.

본 발명은 첨부한 도면을 참조하여 실시예의 방식으로 충분히 기술하였으나 여러가지 변경과 수정이 본 기술의 숙련자들에게 나타나는 것이 알게 될 것이다.

예를들면, 발진기구의 본체로서 사용하는 압전자기를 분극 처리될 수 있는 다른 재료로 대치할 수 있다. 그리하여서 이러한 변경과 수정은 이런 것들이 본 발명의 진정한 범위에서 이탈하지 않으면 본 발명에 포함되는 것으로 이해하게 될 것이다.

Claims (1)

1. 증폭기 및 증폭기의 출력과 입력 사이에 연결된 피이드 백 회로를 가진 발진기에 있어서 피이드 백 회로는 압전 발진기구를 가지며, 그것의 압전체는 상호 면-대-면 관계의 제1 및 제2의 면을 가지고 상기 압전체는 제1과 제2면간에 한 방향으로 분극된 제1단면과 상기한 방향에 대하여 반대방향으로 분극된 제2단면을 가지고 제1전극이 압전체의 제1단면상의 제1면에 제공되고 제2전극이 압전체의 제2단면상에 제1전극과 분리된 관계로 제1면에 제공되고 제1짝 전극 수단이 압전체의 제1단면을 덮는 제2면에 제공되고 제2착 전극 수단이 압전체의 제2단면을 덮는 제2면에 제공되고 증폭기의 출력부터 발생된 출력신호가 제1전극과 제1짝 전극 수단에 가로건너 공급되고 제2전극과 제2짝 전극 수단을 넘어서 발생된 출력신호가 증폭기의 입력에 공급되는 것을 특징으로 하는 발진기에 사용하는 피이드 백 회로.

Images