TW460929B - Integrated circuit including a low-dispersion capacitive network - Google Patents
Integrated circuit including a low-dispersion capacitive network Download PDFInfo
- Publication number
- TW460929B TW460929B TW089102951A TW89102951A TW460929B TW 460929 B TW460929 B TW 460929B TW 089102951 A TW089102951 A TW 089102951A TW 89102951 A TW89102951 A TW 89102951A TW 460929 B TW460929 B TW 460929B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitive element
- integrated circuit
- terminal
- frequency
- conductive layers
- Prior art date
Links
- 239000006185 dispersion Substances 0.000 title description 8
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 17
- 230000001939 inductive effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000001174 ascending effect Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000010292 electrical insulation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0808—Varactor diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
五、發明說明（1) 本發明輿 稱為導電層 絕緣層的絕 容性元件， 電容值，該 所構成的電 美國專利 該積體電路 層所構成， 利用未說明 電層的可能 發明總結 本發明結 容性元件的 電容性元件 都會造成積 與標稱值之 於大量生 差’而積體 成無法確；^ 件的實際電 的變化。如 之低路有關，該積體電路包括-連串由 从阻材料所構成的層，該等導 由 叶成對地分隔，該積體電路包括一存為 二在一第—端子及一第二端子 一電 電容性元件係從該等導電層切割一』；；固定 谷性元件，並與該等層電氣絕緣。^導電層 〇 發明背景 號碼4, 685, 1 97說明並提出一種積體 包括-電容性元件，該電容性元件積:A路’ 而該等兩層導電層之間以一絕緣層層導電 -項具體實施例，用以指出使用兩：：：該專 性，以增加此類電容性元件的電容值 之導 合下列 實現需 中所包 體電路 間的差 產期間 電路之 以此方 容值， 果要在 的考慮事項： 要一連串製造 電層數 而導致 含之導 瑕疯， 值。 ，可能 間的偏 式生產 而積體 必須精 會發生 差值並 之積體 電路之 確知道 此類以 步驟， 量的函 電容性 相同的 不相同 電路中 間的電 積體電 ;體形式構成的 製造步驟的數量 數。每項製造步 元件之實際電容 製造步驟導致偏 °此類的差值脅 所包含之電容性 容值可能有相當 路中所包含之實 460929 五、發明說明（2) 電容值的應用中使用這些積體電路時，無法確定電容值的 結果可能非常嚴重。 在生產結束後，有系統地測量每個積體電路中所包含之 實際電容值的做法並不切實際，因為重複測量的過程非常 困難且成本極高。另外，與標稱值相比之太大偏差的偵測 將只能導致否決以此方式識別的積體電路，也將降低生產 成本效益。因此，最好藉由適當設計積體電路的裝置，以 預防式方來降低分散。 本發明的目的是彌補上述的缺點，其方式是建議一種積 體電路，該積體電路包括一電容性元件，該電容性元件的 實際電容值更容易預測且缺更少，以隔_絕._每項電路製造 步驟的影響。 確實’根據公開報導之積體電路的特徵在於，根據本發 明，第一電容性元件包括導電層，其中導電層的數量與積 體電路包含的導電層數一樣，該第一電容，性元件的第一及 第二端子連接到構成堆疊終端的導電層。， 根據本發明之積體電路中所包含之第一電容性元件的結 構須要最大可能的製造步驟數量，因為所有的導電層都在 該積體電路中。這表示每項製造步驟對以此方式生產之實 際電容值的影響可降至最低程度。因此，也能夠減少積體 電路之間實際容值與其標稱值偏差的差異程度。因此根據 本發明之一組積體電路中所包含之電容性元件的實際電容 值能夠以較短的間隔構成，也因此更容易預測。 根據本發明一項特殊具體實施例，上述說明的積體電路
第6頁 46092 9 五、發明說明（3) 包括一基底，用以支撐一連串交替的N層絕緣層及N層 導電層，該等N層絕緣層及N層導電層從基底開始以升 冪順序向上編號，該積體電路的特徵在於，第一電容性元 件的ith導電層（i = 3到N)連接到該電容性元件的 (i - 2 )th導電層，該第一電容性元件的第一端子及一第二 端子分別連接到其第一及其Nth導電層。 因此，獲得的電容性元件必然包括N -1 個以串聯組合 排列的電容器，每個電容器都是由以一個作為介質之絕緣 層分隔的兩層導電層所構成。 根據本發明一項特殊具體實旖例，其特徵在於，基底内
'I 部將安裝具有給定導電率型式的一第一主體，用以在該第 一主體上放置用以構成第一電容性元件的堆疊，該第一主 體經由具有與第一主體相同導電率型式的區域連接到該堆 疊所覆蓋之基底的表面。 於此具體實施例中，該第一導電層與將基底表面連接到 該第一主體的區域之間會出現一附加的電容器，因此，該 具體實施例構成一附加導電層，並在積體電路的製造作業 程序中採用另一項製造步驟，進而進一步降低每項製造步 驟對第一電容性元件之實際電容值的相關影響。以此方 式，進一步降低分散。 根據本發明一項有益的具體實施例，該第一主體連接到 形成積體電路接地端的參考端子。 此類的具體實施例能夠在控制第一導電層與基底之間存 在的電容下來取得電容。因此，具有最佳品質因數。
460929 五、發明說明（4) 本發明的一項變化提供如上文所述的積體電路，其特徵 在於，該積體電路進一步包括一第二電容性元件，該第二 電容性元件可在一電容的一第一及第二端子之間形成，其 中電容值視供應到第一端子的轉換電壓而定，而該第二電 容性元件的第二端子連接到該第一電容性元件的其中一個 端子。 此類變化能夠產生一可變電容器，並進一步增加製造積 體電路所需的製造步驟數量。確實，該第二電容性元件將 經常作為需要特定擴散的主動元件。 於本發明的最佳具體實施例中，上文所述之積體電路的 特徵在於，該第二電容性元件是一項變容二極體，其位於 基底内部安裝之具有給定導電率型式的一第二主體的上 方，該第二電容性元件的陰極及陽極分別形成第一及第二 端子。 本發明的.一項變化中，如上文所述的積體電路進一步包 括一感應性元件，該感應性元件的第一端子連接到一供應 端子，而該感應性元件的第二端子連接到第一電容性元件 的第二端子，以此方式形成一振盪器的輸出端子，該振盪 器用以提供輸出信號，該輸出信號的頻率視轉換電壓值而 定。 此類的積體電路構成一壓控振盪器，因為本發明能夠降 低分散，所以可容易預測該壓控振盪器的振盪頻率的變 化.，其中該振盪頻率係作為轉換電壓值的函數。 如果可在涉及必須精確知道電容性元件值的所有應用中
^60929 五、發明說明（5) 使用本發明，本發明特別適合用在接收無線電信號的接收 環路中。因此同樣地，本發明與無線電信號接收裝置有 關，該無線電信號接收裝置包括： •一天線及濾波系統，用以接收該裝置頻率的無線電信 號（稱為無線電頻率），選定的頻率在給定範圍的頻率 中，並將該頻率轉換成稱為無線電信號的電子信號， •一混頻器，用以接收無線電信號及來自於本機振盪器 的信號，該振盪器的頻率（稱為振盪器頻率）可以調整， 並用來提供具有固定頻率的輸出信號，而該輸出信號等於 無線電頻率與振盪器頻率之間的差值，以及 .一信號處理單元，用以使用混頻器的輸出信號，其特 徵在於，將以如上文所述之積體電路的形式來實現本機振 盪器。 圖式之簡單說明 藉由進一步參考下列說明及附圖中的非限制性示範具 體實施例說明，將可明白本發明之上述與其他的觀點。 於圖式中： 圖1顯示根據本發明最佳具體實施例之一種積體電路 之部份的橫截面圖， 圖2顯示用以表示根據本發明此項具體實施例之一種 積體電路之部份的電路圖， 圖3 顯示用以表示根據本發明另一項變化之一種積體 電路之部份的電路圖，以及 圖4 顯示用以說明利用根據本發明此項變化之一種積
4 60929 五、發明說明（6) 體電路之無線電信號接收裝置的部份功能圖。 最佳具體實施例詳細說明 圖1以橫截面圖的形式來表示一種積體電路，該積體 電路包括6層連續的低電阻材料，稱為導電層，該等導 電層放置在一基底SUB上，並從該基底SUB開始以升冪 順序從（1)到（6 )向上編號。該等導電層（1 )到（6 ) 以稱為絕緣層的絕緣材料層成對分隔，圖1中以劃影線 區域的形式來表示該等絕緣層。例如，導電層（1 ) 及 (2 )可能是多晶矽，而導電層（3 )到（6 )為金屬。該積 體電路包括一第一電容性元件CF，該電容性元件CF在 具有標稱固定值之電容器的第一端子TC1及第一端子T2 之間起重要的作用。此項電容性元件CF由從該等導電層 切割一堆豐的導電層所構成’並與該導電層電子絕緣。第 一電容性元件CF包括導電層，其中導電層的數量與積體 電路包含的導電層數一樣，而第一電容性元件CF的第一 端子TC1及第一端子TC2連接到構成堆疊終端的導電層 (1 )及（6 )。 根據本文中說明的具體實施例中，第一電容性元件CF 的ith導電層（i = 3 到6) 連接到該電容性元件的 (1 - 2 )th導電層，該第一電容性元件CF的第一端子TC 1 及一第二端子T2分別連接到其第一 （1)及第六（6)導 電層。圖1中只描繪連接到第一 （1 )、第三（3)、與第 五（5 ) 導電層的接點，以及連接到該第一電容性元件C F 之第一端子TC 1的接點，而連接到第二（2 )、第四
第10頁 460929 五、發明說明（7) (4 )、與第六（6 )導電層的接點不是位於相同的橫斷面 上。 此類積體電路中所包含之電容性元件C F 的實際電容 值與標稱值之間存在的差值等於實現該積體電路所須之每 個製造步驟所造成的偏值總和。因此，愈多的製造步驟數 量，可使每項步驟對該電容實際值與標稱值之間差值的相 關影響愈小。於本文中說明的積體電路中，所有的導電層 都是用於構成該第一電容性元件C F，因此涉及與切割該 導電層關聯之最大可能製造步驟數量。以此方式，可降低 每項步驟對該電容元件實際值的相關影響至最低程度，進 而能夠降低分散。 根據本文中說明的具體實施例中，基底SUB内部將安 裝具有導電率型式的一第一主體BN1 ，用以在該第一主體 BN 1上放置用以構成第一電容性元件CF的堆疊，該第一 主體BN 1經由具有擴散N 的區域DN連接到該堆疊所覆 蓋之基底SUB的表面。該第一主體BN1經由具有擴散N 的兩個區域DN連接到形成積體電路接地端的參考端子。 每個區域DN 經由接點連接到第三（3) 導電層，在此範 例中，第三（3 )導電層構成積體電路的接地層。 如果沒有第一主體BN1 ，第一導電層（1 )與基底SUB 之間會出現寄生電容。但是，寄生電容會與第一電容性元 件CF 分隔，並且會使電容性元件CF 的品質因數降級。 安裝第一主體BN1 ，並經由具有擴散N的區域將第一主 體BN1與基底SUB連結，其結果有兩倍的優點：在積體
4 60929 五、發明說明（8) 電路的製造作業程序中採用新的製造步驟，因此可進一步 降低分散，並能夠整合第一電容性元件CF 之電容中的寄 生電容，並藉由將第一主體BN 1 連接到積體電路的接地 的方式，來控制上文所述之該寄生電容，進而提高第一電 容性元件CF 的品質因數。 此外，於本文中說明的具體實施例中，該積體電路進 一步包括一第二電容性元件VCD，該第二電容性元件VCD 可在一電容的一第一及第二端子之間形成，其中電容值視 供應到第一端子的轉換電壓而定，而該第二電容性元件 VCD的第二端子連接到該第一電容性元件CF的第一個端 子TC1。該第二電容性元件VCD是一項變容二極體，其 位於基底SUB内部安裝之N 導電率型式的一第二主體 BN2 的上方，該第二電容性元件VCD 的陰極及陽極分別 形成第一及第二端子。該變容二極體VCD 以金屬氧化物 半導體（Μ 0 S)技術貫現’其陰極及陽極分別由位於井 NWELL之表面上的擴散區Ρ+ 及Ν+ 所構作，該變容二極 體VCD本身放置在第二主體ΒΝ2 的上方。 採用第二電容性元件VCD有兩項優點：能夠改變以串 聯組合排列之第一電容性元件CF 與第二電容性元件VCD 所組裝而成的電容值，並且，因為須要新的製造步驟，所 以進而降低分散。 除此以外，第一電容性元件CF (其電容值固定）與第 二電容性元件V C D 的串聯組合，導致以此方式構成組裝 的電容值與轉換電壓值之間呈現線性變化。
第12頁 460929 五、發明說明（9) 在此項範例中’如果用金屬氣 *〜 ' 極體的形式來實現第二電容性元物半導體（M〇s )型二 現此類的二極體），則可擁有如上 可用雙極性技術來實 圖2顯示與上文所述之積體所述的優點。 圖2中以並聯組裝的電容器c丨（丨部份同等的電路圖。 二電容性元件CF，該等電容器c丨1 ~ 1糾5)來表示第 層（i)及（U1)之間，用以分隔 於兩個車續的導電 質。根據前述的說明，該第—電^ 兒層的絕緣層作為介 容器C6，該電容器C6位於第—^ 70件CF還包括—電 .一N1之間，該第一主體BN丨連接到電‘ j 1)及第—主體 ~~極體形式表示的第二電容性元件V 、接地。以變容 電容性元件CF串聯組合’該 的排列係與第— 及第二端子T2的電容分支。第-端子T1 成一電容，該電容值視供應第一端子/性元件VCD形 定。 的轉換電壓而 此項轉換電壓根本上是直流（DC)電承 =有多小，構成第二電容性元件VCD之^二…淪AC信 極會連接到電路的接地，.等於前述之第谷二極體的陰 一主體BN2 + ± 主體BN1 數黛 ± _、 之間的連接。此項虛擬連接（円9 ^ 表不）可提高第一電容性分支的品質因數。圖2中以虛線 該據本發明一項變化之積體電路的電路圖， 元件L與上文所述之電容分支並聯組合的感應性 Vcc 感應性元件L的第一端子連接到供應蠕 ’而第二端子連接到第一電容性元件CF的第二端子
^ β〇929 五、發明說明（ίο) Τ2。因此，取得的組裝構成一壓控振盪VC0，該壓控振盈 VCO的端子Τ2是一個輸出端子，該壓控振盈;c〇 用1乂 提供輸出信號Vlo,該輸出信號VI◦的頻率視轉換電壓 值 Vtun 而定。 、 > 幵;：來此用金屬氧化物半導體⑽s) #變容二極體的 文所述之第二電容性元件。"，可能設想 容工支，構ίΐΐ容分支並聯組合的方式來構成-第二電 電容ΐ的ίί;第二電容分支的方式是將另-個具有固定 壓值vt心置CF •以雙極性技術實現並以轉換電 裝。此類的ί;版另―個變容二極體以串聯方式組 業程序中採用1貫施例（未顯示）*在積體電路的製造作 於此處二二：製造步驟’並進一步降低分散。 個電容性元件1具體貫施例中，係以串聯方式來組裝一 其電容值固定彳（與上文所述之電容性元件CF相似， 由選擇電壓Vse/j—個電容器Cml (該電容器Cml可藉 此項可切換的電&。裝置切換）來構成另一個電容分支。 外二以n通道金二能夠進行頻帶選擇。除此以 ：-：；f ^ ^Λν// (NMos) ^ ^ ^ ^ ' ^ 步降低公 F茶矛王序Φ垃ra σ 個此類的電容;^ ^製作微調 =造步驟，且 的功的 文所述之本八^圖，兮 、心承發明蠻。亥無線雷产咕上 ...... 匕的積趲♦ l號接收裝置使用根據上 兒路。該無線電信號接收裝置 圖4蔡貝“ ^以並聯方2 I選擇’可選擇將複數 無線電話）认—洋細說明之1接第—電容分支。 一 tC信號接收裝置（例如 苐1.4頁 4 60929 五，發明說明（11) ' '— -- 包括一天線及濾波系統AF，用以接收該裝置頻率fr的 無ϊ 虎、(稱為無線電頻率），選定的頻率在給定範圍 二、。該裝置並進”牛頻:私轉換成稱為無線電信號的電子信號 信號Vfr及來自混頻器MIX，用以接收無線電 器的頻率FL0 (摇、’振盪器VC0的信號Vlo，該振盪 具有固定頻率FI盪器頻率）可以調整，並用來提供 等於無線電頻率FR :出信號Vf i ，而該輸出信號νπ 裝置最後包括一丄η人振盈器頻率FLO之間的差值。該 的輸出作^ v r ·七5虎處理單元PU，用以使用混頻器Μ I X 現本機振逢π 咐Λ如上文所述之積體電路的形式來實 號VSel ^ & VC〇 ’用以接收轉換電壓值vtun及選擇信 盡器頻率Π轉Λ電壓谁值VtUn及選擇信號VSe11決定振 頻率卩& 運而決定選取之無線電信號的無線電 11值。
Claims (1)
- 460929 六、申請專利範圍 1. 一種積體電路，包括一連串由低電阻材料所構成的導 -----. 電層，該等導電層以絕緣層的絕緣材料成對地分隔，該積 體電路包括一第一電容性元件，用以在一第一端子及一第 二端子之間提供固定電容值，該電容性元件係從該等導電 層切割一堆疊導電層所構成，並與該等層電氣絕緣，其特 徵在於，該第一電容性元件包括導電層，其中導電層的數 量與積體電路包含的導電層數一樣，該第一電容性元件的 第一__及第二端子連接到構成堆疊終端的導t層。 2. 如申請專利範圍第1項之積體電路，該積體電路包 括一基底，用以支撐一連串交替的N層絕緣層及N層導 電層，該等N層絕緣層及N層導電層從基底開始以升冪 順序向上編號，該積體電路的特徵在於，第一電容性元件 的ith導電層（i = 3 到N) 連接到該電容性元件的」 (i - 2 )th導電層，該第一電容性元件的第一端子及一第二 端子分別連接到其第一及其Nth導電層。 3. 如申請專利範圍第2項之積體電路，其特徵在於， 基底内部將安裝具有給定導電率型式的一第一主體，用以 在該第一主體上放置用以構成第一電容性元件的堆疊，該 第一主體經由具有與第一主體相同導電率型式的區域連接 到該堆疊所覆蓋之基底的表面。 4. 如申請專利範圍第3項之積體電路，其特徵在於， 該第一主體連接到形成積體電路接地端的參考端子。 5. 如申請專利範圍第4 項之積體電路，其特徵在於，該 積體電路進一步包括一第二電容性元件，該第二電容性元第16頁 ^60929 六、申請專利範圍 件可在一電容的一第一及第二端子之間形成，其中電容值 視供應到第一端子的轉換電壓而定，而該第二電容性元件 的第二端子連接到該第一電容性元件的其中一個端子。 6. 如申請專利範圍第5項之積體電路，其特徵在於， 該第二電容性元件是一項變容二極體，其位於基底内部安 裝之具有給定導電率型式的一第二主體的上方，該第二電 容性元件的陰極及陽極分別形成第一及第二端子。 7. 如申請專利範圍第6項之積體電路，其特徵在於， 該積體電路進一步包括一感應性元件，該感應性元件的第 一端子連接到一供應端子，而該感應性元件的第二端子連 接到第一電容性元件的第二端子，以此方式形成一振盪器 的輸出端子，該振盪器用以提供輸出信號，該輸出信號的 頻率視轉換電壓值而定。 8. —種無線電信號接收裝置，包括： •一天線及濾波系統，用以接收射頻的無線電信號，選 ’定的射頻頻率在給定範圍的頻率中，並將該頻率轉換成稱 為無線電信號的電子信號， •一混頻器，用以接收無線電信號及來自於本機振盪器 的信號，該振盪器的振盪頻率可以調整，並用來提供具有 固定頻率的輸出信號，而該輸出信號之頻率等於無線電頻 率與振盪器頻率之間的差值，以及 •一信號處理單元，用以使用混頻器的輸出信號，其特 徵在於，以如申請專利範圍第7項之積體電路的形式來 實現本地振盪器。第17頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9816565 | 1998-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW460929B true TW460929B (en) | 2001-10-21 |
Family
ID=9534609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089102951A TW460929B (en) | 1998-12-29 | 2000-02-21 | Integrated circuit including a low-dispersion capacitive network |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6278871B1 (zh) |
| EP (1) | EP1017101B1 (zh) |
| JP (1) | JP4601751B2 (zh) |
| KR (1) | KR100707877B1 (zh) |
| CN (1) | CN1153293C (zh) |
| DE (1) | DE69941178D1 (zh) |
| TW (1) | TW460929B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69841227D1 (de) * | 1997-11-18 | 2009-11-19 | Panasonic Corp | Mehrschichtprodukt, Kondensator und Verfahren zur Herstellung des Mehrschichtprodukts |
| JP4034099B2 (ja) * | 2002-03-28 | 2008-01-16 | 株式会社ルネサステクノロジ | 高周波用モノリシック集積回路装置およびその製造方法 |
| KR100450824B1 (ko) * | 2002-11-06 | 2004-10-01 | 삼성전자주식회사 | 고주파용 가변 캐패시터 구조 및 그 제조방법 |
| US7518850B2 (en) * | 2006-05-18 | 2009-04-14 | International Business Machines Corporation | High yield, high density on-chip capacitor design |
| CN111192873B (zh) * | 2020-01-09 | 2020-09-04 | 华南理工大学 | 一种提高mim电容高频可靠性的版图结构及其实现方法 |
| CN112436848B (zh) * | 2020-12-04 | 2022-08-05 | 深圳市锐尔觅移动通信有限公司 | 调谐电路、射频电路及电子设备 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516461B2 (zh) * | 1974-03-25 | 1980-05-02 | ||
| US4685197A (en) * | 1986-01-07 | 1987-08-11 | Texas Instruments Incorporated | Fabricating a stacked capacitor |
| JPH0389545A (ja) * | 1989-08-31 | 1991-04-15 | Sharp Corp | 集積回路のためのキャパシタ |
| JPH03257855A (ja) * | 1990-03-07 | 1991-11-18 | Matsushita Electron Corp | 半導体装置 |
| US5189594A (en) * | 1991-09-20 | 1993-02-23 | Rohm Co., Ltd. | Capacitor in a semiconductor integrated circuit and non-volatile memory using same |
| US5256588A (en) * | 1992-03-23 | 1993-10-26 | Motorola, Inc. | Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell |
| US5275974A (en) * | 1992-07-30 | 1994-01-04 | Northern Telecom Limited | Method of forming electrodes for trench capacitors |
| GB9416900D0 (en) * | 1994-08-20 | 1994-10-12 | Philips Electronics Uk Ltd | A variable capacitance semiconductor diode |
| US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| EP0772246B1 (en) | 1995-10-31 | 2005-10-12 | STMicroelectronics S.r.l. | Manufacturing process for high capacity capacitor |
| US6057224A (en) * | 1996-03-29 | 2000-05-02 | Vlsi Technology, Inc. | Methods for making semiconductor devices having air dielectric interconnect structures |
| US5807775A (en) * | 1996-06-24 | 1998-09-15 | Vanguard International Semiconductor Corporation | Method for forming a double walled cylindrical capacitor for a DRAM |
| EP0836271B1 (fr) * | 1996-10-10 | 2003-01-29 | Philips Electronics N.V. | Oscillateur intégré et radio-téléphone mettant en oeuvre un tel oscillateur. |
| SE520173C2 (sv) * | 1997-04-29 | 2003-06-03 | Ericsson Telefon Ab L M | Förfarande för tillverkning av en kondensator i en integrerad krets |
-
1999
- 1999-12-20 DE DE69941178T patent/DE69941178D1/de not_active Expired - Lifetime
- 1999-12-20 EP EP99204399A patent/EP1017101B1/fr not_active Expired - Lifetime
- 1999-12-20 US US09/467,593 patent/US6278871B1/en not_active Expired - Lifetime
- 1999-12-24 CN CNB991229479A patent/CN1153293C/zh not_active Expired - Fee Related
- 1999-12-27 JP JP37145999A patent/JP4601751B2/ja not_active Expired - Fee Related
- 1999-12-27 KR KR1019990062776A patent/KR100707877B1/ko not_active IP Right Cessation
-
2000
- 2000-02-21 TW TW089102951A patent/TW460929B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1153293C (zh) | 2004-06-09 |
| DE69941178D1 (de) | 2009-09-10 |
| JP2000216326A (ja) | 2000-08-04 |
| EP1017101B1 (fr) | 2009-07-29 |
| EP1017101A1 (fr) | 2000-07-05 |
| US6278871B1 (en) | 2001-08-21 |
| KR100707877B1 (ko) | 2007-04-16 |
| CN1259770A (zh) | 2000-07-12 |
| KR20000052585A (ko) | 2000-08-25 |
| JP4601751B2 (ja) | 2010-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5848297B2 (ja) | 電気デバイス | |
| Porret et al. | Design of high-Q varactors for low-power wireless applications using a standard CMOS process | |
| US6268778B1 (en) | Method and apparatus for fully integrating a voltage controlled oscillator on an integrated circuit | |
| US8362591B2 (en) | Integrated circuits and methods of forming the same | |
| US20050184357A1 (en) | Semiconductor element, manufacturing method thereof, and high frequency integrated circuit using the semiconductor element | |
| US7977850B2 (en) | Bulk acoustic wave device with a semiconductor layer | |
| Svelto et al. | A bond-wire inductor-MOS varactor VCO tunable from 1.8 to 2.4 GHz | |
| TW460929B (en) | Integrated circuit including a low-dispersion capacitive network | |
| CN104733427A (zh) | 具有螺旋电感器的可变电感器、包括其的压控振荡器及锁相环 | |
| US10886213B2 (en) | Semiconductor device | |
| Kar-Roy et al. | High density metal insulator metal capacitors using PECVD nitride for mixed signal and RF circuits | |
| TWI270974B (en) | Semiconductor device for variable condenser and amplifier | |
| CN105190894B (zh) | 具有可变电容的三端半导体器件 | |
| CN109039299A (zh) | 具有集成偏置电阻的可调谐薄膜体声波谐振器和滤波器 | |
| Ng et al. | Characterization and comparison of two metal-insulator-metal capacitor schemes in 0.13/spl mu/m copper dual damascene metallization process for mixed-mode and RF applications | |
| JP2009025043A (ja) | 半導体集積装置およびその検査方法 | |
| JP2000252480A (ja) | Ｍｏｓ型キャパシタ及び半導体集積回路装置 | |
| JP2004158699A (ja) | 半導体集積回路 | |
| Kahmen et al. | Accurate calculation of MEMS varactor based VCO phase noise using multitone-FM analysis | |
| JP2000150798A (ja) | 半導体装置 | |
| Giraudin et al. | Demonstration of three-dimensional 35nF/mm2 MIM Capacitor integrated in BiCMOS Circuits | |
| EP0318210A2 (en) | Voltage controlled variable capacitor and oscillator | |
| US20190363198A1 (en) | Gallium-nitride-based transcaps for millimeter wave applications | |
| TW565993B (en) | Improved integrated oscillators and tuning circuits | |
| Dandapat et al. | A Wide Tuning Range LC VCO through Switched Capacitor Bank using TSMC 180nm Technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |