JP2000195272A - 半導体装置のデ―タストロ―ブ信号発生器 - Google Patents
半導体装置のデ―タストロ―ブ信号発生器Info
- Publication number
- JP2000195272A JP2000195272A JP159A JP2000000159A JP2000195272A JP 2000195272 A JP2000195272 A JP 2000195272A JP 159 A JP159 A JP 159A JP 2000000159 A JP2000000159 A JP 2000000159A JP 2000195272 A JP2000195272 A JP 2000195272A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- signal
- data strobe
- state
- strobe signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 データストローブ信号発生器を改善して少な
い電力で作動する半導体メモリ装置を提供する。 【解決手段】 ＳＤＲＡＭ装置におけるデータストロー
ブ信号発生器において、制御信号に応答してデータスト
ローブ信号のプリアンブル状態を制御するプリアンブル
制御器と、前プルダウン及びプルアップ信号に応答して
トグル動作を介してプルアップ及びプルダウン信号を生
成する多数のプルアップ／プルダウン信号駆動器と、上
記プルアップ及びプルダウン信号に応答して上記データ
ストローブ信号を出力するためのデータストローブ信号
駆動器とを含んで構成する。
い電力で作動する半導体メモリ装置を提供する。 【解決手段】 ＳＤＲＡＭ装置におけるデータストロー
ブ信号発生器において、制御信号に応答してデータスト
ローブ信号のプリアンブル状態を制御するプリアンブル
制御器と、前プルダウン及びプルアップ信号に応答して
トグル動作を介してプルアップ及びプルダウン信号を生
成する多数のプルアップ／プルダウン信号駆動器と、上
記プルアップ及びプルダウン信号に応答して上記データ
ストローブ信号を出力するためのデータストローブ信号
駆動器とを含んで構成する。
Description
【０００１】
【発明が属する技術分野】本発明は半導体メモリ装置に
関し、特にＳＤＲＡＭ（synchronous dynamicrandom
access memory）及びＤＤＲ（double data rate）Ｓ
ＤＲＡＭ装置のデータストローブ信号発生器に関するも
のである。
関し、特にＳＤＲＡＭ（synchronous dynamicrandom
access memory）及びＤＤＲ（double data rate）Ｓ
ＤＲＡＭ装置のデータストローブ信号発生器に関するも
のである。
【０００２】
【従来の技術】一般に、ＤＲＡＭ装置で利用されるデー
タストローブ信号は、読み出し動作時に出力データと同
じ駆動能力とタイミングを有する。また、データストロ
ーブ信号は、データがメモリチップ外部のＣＰＵまたは
コントローラーに出力されることを報せる信号として利
用される。書き込み動作が遂行される時、データストロ
ーブ信号は、入力データがメモリセルに記録されたこと
を報せられるように同じタイミングを有してＤＲＡＭ装
置に入力される。
タストローブ信号は、読み出し動作時に出力データと同
じ駆動能力とタイミングを有する。また、データストロ
ーブ信号は、データがメモリチップ外部のＣＰＵまたは
コントローラーに出力されることを報せる信号として利
用される。書き込み動作が遂行される時、データストロ
ーブ信号は、入力データがメモリセルに記録されたこと
を報せられるように同じタイミングを有してＤＲＡＭ装
置に入力される。
【０００３】図１を参照すれば、従来の技術のデータス
トローブ信号発生器は、パルス生成器１００と、ＰＭＯ
Ｓトランジスタ１０１と、現在出力状態信号発生器１０
２と、第１及び第２プルアップ／プルダウン信号発生器
１０３及び１０４と、及びデータストローブ信号駆動器
１０５とを含む。パルス生成器１００は、データストロ
ーブプリアンブル信号qsen_preを受信してパルスを生成
する。ＰＭＯＳトランジスタ１０１は、パルス生成器１
００の出力に応答してデータストローブ信号駆動器１０
５のプリアンブル状態を制御する。現在出力状態信号発
生器１０２は、第１パイプカウンタ信号pcnt_even＜０:
２＞、第２パイプカウンタ信号pcnt_odd＜０:２＞及び
データストローブイネーブル信号qsenを受信して、予め
データストローブ信号を出力するための第１及び第２状
態信号qsb_even及びqsb_oddを発生させる。第１プルア
ップ／プルダウン信号発生器１０３は、第１パイプカウ
ンタ信号pcnt_even＜０:２＞、データストローブイネー
ブル信号qsen及び第１状態信号qsb_evenを受信して、プ
ルアップ及びプルダウン信号pu及びpdを発生させる。第
２プルアップ／プルダウン信号発生器１０４は、第２パ
イプカウンタ信号pcnt_odd＜０:２＞、データストロー
ブイネーブル信号qsen及び第２状態信号qsb_oddを受信
して、プルアップ及びプルダウン信号pu及びpdを発生さ
せる。データストローブ信号駆動器１０５は、プルアッ
プ／プルダウン信号pu及びpdに応答してデータストロー
ブ信号dqsを出力する。
トローブ信号発生器は、パルス生成器１００と、ＰＭＯ
Ｓトランジスタ１０１と、現在出力状態信号発生器１０
２と、第１及び第２プルアップ／プルダウン信号発生器
１０３及び１０４と、及びデータストローブ信号駆動器
１０５とを含む。パルス生成器１００は、データストロ
ーブプリアンブル信号qsen_preを受信してパルスを生成
する。ＰＭＯＳトランジスタ１０１は、パルス生成器１
００の出力に応答してデータストローブ信号駆動器１０
５のプリアンブル状態を制御する。現在出力状態信号発
生器１０２は、第１パイプカウンタ信号pcnt_even＜０:
２＞、第２パイプカウンタ信号pcnt_odd＜０:２＞及び
データストローブイネーブル信号qsenを受信して、予め
データストローブ信号を出力するための第１及び第２状
態信号qsb_even及びqsb_oddを発生させる。第１プルア
ップ／プルダウン信号発生器１０３は、第１パイプカウ
ンタ信号pcnt_even＜０:２＞、データストローブイネー
ブル信号qsen及び第１状態信号qsb_evenを受信して、プ
ルアップ及びプルダウン信号pu及びpdを発生させる。第
２プルアップ／プルダウン信号発生器１０４は、第２パ
イプカウンタ信号pcnt_odd＜０:２＞、データストロー
ブイネーブル信号qsen及び第２状態信号qsb_oddを受信
して、プルアップ及びプルダウン信号pu及びpdを発生さ
せる。データストローブ信号駆動器１０５は、プルアッ
プ／プルダウン信号pu及びpdに応答してデータストロー
ブ信号dqsを出力する。
【０００４】図２を参照すれば、データストローブプリ
アンブル信号qsen_preが、ロジック'ロー'状態からロジ
ック'ハイ'状態に遷移することにより、データストロー
ブ信号dqsのプリアンブル状態が始まり、データストロ
ーブイネーブル信号qsenがロジック'ハイ'状態からロジ
ック'ロー'状態に遷移することにより、データストロー
ブ信号dqsのプリアンブル状態が終わる。第１状態信号q
sb_even及び第１パイプカウンタ信号pcnt_even＜０:２
＞によりプルアップ信号puが活性化され、第２状態信号
qsb_odd及び第２パイプカウンタ信号pcnt_odd＜０:２＞
によりプルダウン信号pdが活性化される。
アンブル信号qsen_preが、ロジック'ロー'状態からロジ
ック'ハイ'状態に遷移することにより、データストロー
ブ信号dqsのプリアンブル状態が始まり、データストロ
ーブイネーブル信号qsenがロジック'ハイ'状態からロジ
ック'ロー'状態に遷移することにより、データストロー
ブ信号dqsのプリアンブル状態が終わる。第１状態信号q
sb_even及び第１パイプカウンタ信号pcnt_even＜０:２
＞によりプルアップ信号puが活性化され、第２状態信号
qsb_odd及び第２パイプカウンタ信号pcnt_odd＜０:２＞
によりプルダウン信号pdが活性化される。
【０００５】図３を参照すれば、現在出力状態信号発生
器１０２は、第１パイプカウンタ信号pcnt_even＜０＞
を入力されてパルスを生成する第１パルス生成器３００
と、第１パイプカウンタ信号pcnt_even＜２＞、データ
ストローブイネーブル信号qsen及び第２パイプカウンタ
信号pcnt_odd＜２＞を入力されて論理積（ＡＮＤing）
する入力端３０１と、第２パイプカウンタ信号pcnt_odd
＜０＞を入力されてパルスを生成する第２パルス生成器
３０２と、第１パルス生成器３００の出力と入力端３０
１の出力を入力されて第１データストローブ信号qsb_od
d＜０＞を生成する第１出力端３０３と、第２パルス生
成器３０２の出力と入力端３０１の出力を入力されて第
１状態信号qsb_even＜０＞を生成する第２出力端３０４
とを含む。
器１０２は、第１パイプカウンタ信号pcnt_even＜０＞
を入力されてパルスを生成する第１パルス生成器３００
と、第１パイプカウンタ信号pcnt_even＜２＞、データ
ストローブイネーブル信号qsen及び第２パイプカウンタ
信号pcnt_odd＜２＞を入力されて論理積（ＡＮＤing）
する入力端３０１と、第２パイプカウンタ信号pcnt_odd
＜０＞を入力されてパルスを生成する第２パルス生成器
３０２と、第１パルス生成器３００の出力と入力端３０
１の出力を入力されて第１データストローブ信号qsb_od
d＜０＞を生成する第１出力端３０３と、第２パルス生
成器３０２の出力と入力端３０１の出力を入力されて第
１状態信号qsb_even＜０＞を生成する第２出力端３０４
とを含む。
【０００６】図４は、現在出力状態信号発生器１０２に
おける信号のタイミング図である。第１パイプカウンタ
信号pcnt_even＜０＞によって第２状態信号qsb_odd＜０
＞が活性化されて、第２パイプカウンタ信号pcnt_odd＜
０＞により、第１状態信号qsb_even＜０＞が活性化され
る。第１及び第２状態信号qsb_even＜０＞及びqsb_odd
＜０＞の活性化は、第１パイプカウンタ信号pcnt_even
＜２＞の上昇エッジで終了する。
おける信号のタイミング図である。第１パイプカウンタ
信号pcnt_even＜０＞によって第２状態信号qsb_odd＜０
＞が活性化されて、第２パイプカウンタ信号pcnt_odd＜
０＞により、第１状態信号qsb_even＜０＞が活性化され
る。第１及び第２状態信号qsb_even＜０＞及びqsb_odd
＜０＞の活性化は、第１パイプカウンタ信号pcnt_even
＜２＞の上昇エッジで終了する。
【０００７】図５を参照すれば、第１及び第２プルアッ
プ／プルダウン信号発生器１０３及び１０４の各々は、
入力端５００及びプルアップ／プルダウン信号駆動器５
０１を含む。入力端５００は、第１及び第２状態信号qs
b_even＜０＞qsb_odd＜０＞のいずれかの信号、信号qs_
b及びデータストローブイネーブル信号qsenが遅延され
た出力イネーブル信号outenを入力されて否定積（NANDi
ng）する。プルアップ／プルダウン信号駆動器５０１
は、入力端５００の出力、第１及び第２パイプカウンタ
信号pcnt_even＜０:２＞及びpcnt_odd＜０:２＞のいず
れかの信号及び信号pcnt_oを入力されてプルアップ／プ
ルダウン信号pu及びpdを駆動させる。
プ／プルダウン信号発生器１０３及び１０４の各々は、
入力端５００及びプルアップ／プルダウン信号駆動器５
０１を含む。入力端５００は、第１及び第２状態信号qs
b_even＜０＞qsb_odd＜０＞のいずれかの信号、信号qs_
b及びデータストローブイネーブル信号qsenが遅延され
た出力イネーブル信号outenを入力されて否定積（NANDi
ng）する。プルアップ／プルダウン信号駆動器５０１
は、入力端５００の出力、第１及び第２パイプカウンタ
信号pcnt_even＜０:２＞及びpcnt_odd＜０:２＞のいず
れかの信号及び信号pcnt_oを入力されてプルアップ／プ
ルダウン信号pu及びpdを駆動させる。
【０００８】図６を参照すれば、データストローブイネ
ーブル信号qsenは、ロジック'ハイ'状態で活性化され、
第１状態信号qsb_even＜０＞及び第１パイプカウンタ信
号pcnt_even＜０＞は、プルアップ信号puを活性化させ
る。第２状態信号qsb_odd＜０＞及び第２パイプカウン
タ信号pcnt_odd＜０＞は、他の第２プルアップ／プルダ
ウン信号発生器１０４を活性化させてプルダウン信号pd
を発生させる。
ーブル信号qsenは、ロジック'ハイ'状態で活性化され、
第１状態信号qsb_even＜０＞及び第１パイプカウンタ信
号pcnt_even＜０＞は、プルアップ信号puを活性化させ
る。第２状態信号qsb_odd＜０＞及び第２パイプカウン
タ信号pcnt_odd＜０＞は、他の第２プルアップ／プルダ
ウン信号発生器１０４を活性化させてプルダウン信号pd
を発生させる。
【０００９】図７を参照すれば、データストローブ信号
駆動器１０５は、半導体装置の通常的なデータ出力端で
利用される共通出力バッファーにより具現されるので詳
細な構成説明は省略する。しかし、データストローブ信
号駆動器１０５は、入力端にラッチ回路を有しており、
ラッチ回路はリセット信号outoffによりリセットされ
る。プルアップ及びプルダウン信号pu及びpdがロジッ
ク'ロー'状態であると、データストローブ信号dqsがハ
イインピーダンス状態となる。また、プルアップ及びプ
ルダウン信号pu及びpdのいずれかの信号がロジック'ハ
イ'状態にあれば、データストローブ信号dqsが出力す
る。プルアップ信号puがロジック'ハイ'信号に活性化さ
れると、データストローブ信号dqsは、ロジック'ハイ'
信号として出力されて、プルダウン信号pdがロジック'
ハイ'信号に活性化されると、データストローブ信号dqs
は、ロジック'ロー'信号として出力される。
駆動器１０５は、半導体装置の通常的なデータ出力端で
利用される共通出力バッファーにより具現されるので詳
細な構成説明は省略する。しかし、データストローブ信
号駆動器１０５は、入力端にラッチ回路を有しており、
ラッチ回路はリセット信号outoffによりリセットされ
る。プルアップ及びプルダウン信号pu及びpdがロジッ
ク'ロー'状態であると、データストローブ信号dqsがハ
イインピーダンス状態となる。また、プルアップ及びプ
ルダウン信号pu及びpdのいずれかの信号がロジック'ハ
イ'状態にあれば、データストローブ信号dqsが出力す
る。プルアップ信号puがロジック'ハイ'信号に活性化さ
れると、データストローブ信号dqsは、ロジック'ハイ'
信号として出力されて、プルダウン信号pdがロジック'
ハイ'信号に活性化されると、データストローブ信号dqs
は、ロジック'ロー'信号として出力される。
【００１０】しかし、従来のデータストローブ信号発生
器は、現在データ出力に必要であるデータストローブ信
号を生成するため、前動作で利用されたパイプカウンタ
の出力を利用する。したがって、前に使用したパイプカ
ウンタ信号を利用するため、従来のデータストローブ信
号発生器は、現在出力状態信号発生器を必要とすること
から回路の構成が複雑となり、多くのレイアウト面積を
占めるという問題点があった。
器は、現在データ出力に必要であるデータストローブ信
号を生成するため、前動作で利用されたパイプカウンタ
の出力を利用する。したがって、前に使用したパイプカ
ウンタ信号を利用するため、従来のデータストローブ信
号発生器は、現在出力状態信号発生器を必要とすること
から回路の構成が複雑となり、多くのレイアウト面積を
占めるという問題点があった。
【００１１】
【発明が解決しようとする課題】本発明は前記問題に鑑
みて創案されたものであり、チップ面積が小さい半導体
メモリ装置を提供することをその目的としている。
みて創案されたものであり、チップ面積が小さい半導体
メモリ装置を提供することをその目的としている。
【００１２】また、データストローブ信号発生器を改善
することにより、電力の消耗が少ない半導体メモリ装置
を提供することをその目的としている。
することにより、電力の消耗が少ない半導体メモリ装置
を提供することをその目的としている。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、ＳＤＲＡＭ装置におけるデータストロー
ブ信号発生器において、制御信号に応答してデータスト
ローブ信号のプリアンブル状態を制御するプリアンブル
制御器と、前プルダウン及びプルアップ信号に応答して
トグル動作を介してプルアップ及びプルダウン信号を生
成する多数のプルアップ／プルダウン信号駆動器と、上
記プルアップ及びプルダウン信号に応答して上記データ
ストローブ信号を出力するためのデータストローブ信号
駆動器とを含む。
め、本発明は、ＳＤＲＡＭ装置におけるデータストロー
ブ信号発生器において、制御信号に応答してデータスト
ローブ信号のプリアンブル状態を制御するプリアンブル
制御器と、前プルダウン及びプルアップ信号に応答して
トグル動作を介してプルアップ及びプルダウン信号を生
成する多数のプルアップ／プルダウン信号駆動器と、上
記プルアップ及びプルダウン信号に応答して上記データ
ストローブ信号を出力するためのデータストローブ信号
駆動器とを含む。
【００１４】以下、添付した図面を参照し本発明に関し
て詳細に説明する。
て詳細に説明する。
【００１５】図８を参照すれば、外部からＤＤＲ ＳＤ
ＲＡＭに印加されるクロックclkと、データストローブ
信号dqsと、出力データdqと、制御信号であるデータス
トローブイネーブル信号qsen及びデータストローブプリ
アンブル信号qsen_preのタイミング図である。図面に示
したように、図８のタイミング図は、バースト長さ（bu
rst length）が２であって、ＣＡＳ（column address
strobe）レイテンシ（ＣＡＳ Latency ; ＣＬ）が
２.５である場合の例を挙げて示した。
ＲＡＭに印加されるクロックclkと、データストローブ
信号dqsと、出力データdqと、制御信号であるデータス
トローブイネーブル信号qsen及びデータストローブプリ
アンブル信号qsen_preのタイミング図である。図面に示
したように、図８のタイミング図は、バースト長さ（bu
rst length）が２であって、ＣＡＳ（column address
strobe）レイテンシ（ＣＡＳ Latency ; ＣＬ）が
２.５である場合の例を挙げて示した。
【００１６】二つのデータdqは、クロックclkの下降エ
ッジ及び上昇エッジに同期して一つのクロック周期内に
二つのデータが連続的に出力される。読み出し命令rdが
入力される時、データストローブ信号dqsは、ハイイン
ピーダンス状態を維持する。読み出し命令rdが入力され
た時から１.５クロック周期以後にデータストローブ信
号dqsがハイインピーダンス状態からロジック'ロー'状
態に遷移する。データが出力される前にデータストロー
ブ信号dqsがロジック'ロー'状態となることを"プリアン
ブル状態"という。データが出力されれば、データスト
ローブ信号dqsは最初に出力されるデータに同期してプ
リアンブル状態からロジック'ハイ'状態に遷移する。次
のデータが出力されることによって、データストローブ
信号dsqはロジック'ハイ'状態からロジック'ロー'状態
に遷移する。もし、データがさらに出力される場合（す
なわち、バースト長さが２より大きい場合）にはデータ
ストローブ信号dqsがまたトグルされてロジック'ロー'
状態からロジック'ハイ'状態に遷移する過程を繰り返
す。データの出力が完了すると、データストローブ信号
dqsは、またハイインピーダンス状態に復帰して、デー
タが出力されないことを外部の装置に報せる。
ッジ及び上昇エッジに同期して一つのクロック周期内に
二つのデータが連続的に出力される。読み出し命令rdが
入力される時、データストローブ信号dqsは、ハイイン
ピーダンス状態を維持する。読み出し命令rdが入力され
た時から１.５クロック周期以後にデータストローブ信
号dqsがハイインピーダンス状態からロジック'ロー'状
態に遷移する。データが出力される前にデータストロー
ブ信号dqsがロジック'ロー'状態となることを"プリアン
ブル状態"という。データが出力されれば、データスト
ローブ信号dqsは最初に出力されるデータに同期してプ
リアンブル状態からロジック'ハイ'状態に遷移する。次
のデータが出力されることによって、データストローブ
信号dsqはロジック'ハイ'状態からロジック'ロー'状態
に遷移する。もし、データがさらに出力される場合（す
なわち、バースト長さが２より大きい場合）にはデータ
ストローブ信号dqsがまたトグルされてロジック'ロー'
状態からロジック'ハイ'状態に遷移する過程を繰り返
す。データの出力が完了すると、データストローブ信号
dqsは、またハイインピーダンス状態に復帰して、デー
タが出力されないことを外部の装置に報せる。
【００１７】一方、データストローブイネーブル信号qs
enは、最初にロー状態に待機して、読み出し命令rdが入
力された時から１.５クロック周期以後にロジック'ハ
イ'状態に活性化される。すなわち、データストローブ
イネーブル信号qsenがロジック'ロー'状態に存在する間
にはデータストローブ信号dqsはハイインピーダンス状
態で外部から駆動されるデータストローブ信号dqsを受
信する必要がある。データストローブイネーブル信号qs
enがロジック'ハイ'状態である間にはデータストローブ
信号dqsがメモリ装置内で駆動される必要がある。ま
た、データストローブプリアンブル信号qsen_preは、後
述するようにデータストローブ信号dqsのプリアンブル
状態を制御する。
enは、最初にロー状態に待機して、読み出し命令rdが入
力された時から１.５クロック周期以後にロジック'ハ
イ'状態に活性化される。すなわち、データストローブ
イネーブル信号qsenがロジック'ロー'状態に存在する間
にはデータストローブ信号dqsはハイインピーダンス状
態で外部から駆動されるデータストローブ信号dqsを受
信する必要がある。データストローブイネーブル信号qs
enがロジック'ハイ'状態である間にはデータストローブ
信号dqsがメモリ装置内で駆動される必要がある。ま
た、データストローブプリアンブル信号qsen_preは、後
述するようにデータストローブ信号dqsのプリアンブル
状態を制御する。
【００１８】データストローブイネーブル信号qsen及び
データストローブプリアンブル信号qsen_preを発生させ
るための装置は、本発明の技術分野の通常の知識を有す
る者において容易に理解されるものであって、本発明と
関連はあるものの、その権利範囲に直接影響を及ぼすも
のではないため、その詳細な説明を省略する。しかし、
本明細書の理解のために必ず必要である場合には、後述
するように、その説明を詳細に記述した。
データストローブプリアンブル信号qsen_preを発生させ
るための装置は、本発明の技術分野の通常の知識を有す
る者において容易に理解されるものであって、本発明と
関連はあるものの、その権利範囲に直接影響を及ぼすも
のではないため、その詳細な説明を省略する。しかし、
本明細書の理解のために必ず必要である場合には、後述
するように、その説明を詳細に記述した。
【００１９】図９を参照すれば、データストローブ信号
dpsを発生させるデータストローブ信号発生器９００
は、データストローブ信号dqsのプリアンブル状態を制
御するためのプリアンブル制御器９０２と、第１及び第
２制御信号としてパイプカウンタ信号pcnt_even及びpcn
t_oddを入力されてプルアップ信号及びプルダウン信号
を生成するためのプルアップ／プルダウン信号発生器９
０４、及びプルアップ及びプルダウン信号に応答してデ
ータストローブ信号dqsを出力するためのデータストロ
ーブ信号駆動器９０８とを含む。
dpsを発生させるデータストローブ信号発生器９００
は、データストローブ信号dqsのプリアンブル状態を制
御するためのプリアンブル制御器９０２と、第１及び第
２制御信号としてパイプカウンタ信号pcnt_even及びpcn
t_oddを入力されてプルアップ信号及びプルダウン信号
を生成するためのプルアップ／プルダウン信号発生器９
０４、及びプルアップ及びプルダウン信号に応答してデ
ータストローブ信号dqsを出力するためのデータストロ
ーブ信号駆動器９０８とを含む。
【００２０】プリアンブル制御器９０２は、データスト
ローブプリアンブル信号qsen_preの上昇エッジを感知し
て所定のパルス幅を有するプリアンブル制御パルスを生
成する。プリアンブル制御パルスは、'ハイ'状態から'
ロー'状態に遷移される時活性化されるローイネーブル
信号である。ＰＭＯＳトランジスタＰ１のゲート電極に
プリアンブル制御パルスが印可されると、プルダウン信
号pdがロジック'ハイ'状態となる。
ローブプリアンブル信号qsen_preの上昇エッジを感知し
て所定のパルス幅を有するプリアンブル制御パルスを生
成する。プリアンブル制御パルスは、'ハイ'状態から'
ロー'状態に遷移される時活性化されるローイネーブル
信号である。ＰＭＯＳトランジスタＰ１のゲート電極に
プリアンブル制御パルスが印可されると、プルダウン信
号pdがロジック'ハイ'状態となる。
【００２１】まず、プルダウン信号pd及びプルアップ信
号puを入力されるデータストローブ信号駆動器９０８に
対して説明する。
号puを入力されるデータストローブ信号駆動器９０８に
対して説明する。
【００２２】図１０を参照すれば、データストローブ信
号駆動器９０８は、半導体装置の通常的なデータフィン
に用いられるデータ出力駆動器と類似した構造と駆動能
力を有する。すなわち、プルアップ信号pu及びプルダウ
ン信号pdを入力される入力端４０２a及び４０２bにラッ
チ回路４０４ａ及び４０４ｂが形成され、プルアップ信
号pu及びプルダウン信号pdがラッチ回路４０４ａ及び４
０４ｂに貯蔵される。入力端４０２ａ及び４０２ｂは、
データストローブイネーブル信号qsenを遅延させ、また
反転させた出力遮断信号outoffを入力するリセット端４
０６ａ及び４０６ｂに各々連結されている。リセット端
４０６ａ及び４０６ｂにより入力端４０２ａ及び４０２
ｂが各々'ロー'状態に初期化され、データストローブ信
号dqsがハイインピーダンス状態となる。
号駆動器９０８は、半導体装置の通常的なデータフィン
に用いられるデータ出力駆動器と類似した構造と駆動能
力を有する。すなわち、プルアップ信号pu及びプルダウ
ン信号pdを入力される入力端４０２a及び４０２bにラッ
チ回路４０４ａ及び４０４ｂが形成され、プルアップ信
号pu及びプルダウン信号pdがラッチ回路４０４ａ及び４
０４ｂに貯蔵される。入力端４０２ａ及び４０２ｂは、
データストローブイネーブル信号qsenを遅延させ、また
反転させた出力遮断信号outoffを入力するリセット端４
０６ａ及び４０６ｂに各々連結されている。リセット端
４０６ａ及び４０６ｂにより入力端４０２ａ及び４０２
ｂが各々'ロー'状態に初期化され、データストローブ信
号dqsがハイインピーダンス状態となる。
【００２３】出力遮断信号outoffがロジック'ハイ'状態
からロジック'ロー'状態になると、入力端４０２ａ及び
４０２ｂはプルアップ信号pu及びプルダウン信号pdを各
々入力されることになる。もし、プルアップ信号puまた
はプルダウン信号pdのいずれかの信号がロジック'ハイ'
状態となると、データストローブ信号dpsがロジック状
態に応答して出力することになる。すなわち、プルアッ
プ信号puがロジック'ハイ'状態となると、データストロ
ーブ信号dpsは、ロジック'ハイ'状態で出力されて、プ
ルダウン信号pdがロジック'ハイ'状態となると、データ
ストローブ信号dqsは、'ロー'状態で出力される。した
がって、プルダウン信号pdがプリアンブル制御器９０２
からのプリアンブル制御パルスの制御下でロジック'ロ
ー'状態となると、ロジック'ロー'状態のデータストロ
ーブ信号dqsがデータストローブ信号駆動器９０８の出
力端に出力される。データストローブ信号駆動器９０８
の他の部分は通常のデータ出力駆動器と同じ構造で構成
されているので、詳細な説明は省略する。
からロジック'ロー'状態になると、入力端４０２ａ及び
４０２ｂはプルアップ信号pu及びプルダウン信号pdを各
々入力されることになる。もし、プルアップ信号puまた
はプルダウン信号pdのいずれかの信号がロジック'ハイ'
状態となると、データストローブ信号dpsがロジック状
態に応答して出力することになる。すなわち、プルアッ
プ信号puがロジック'ハイ'状態となると、データストロ
ーブ信号dpsは、ロジック'ハイ'状態で出力されて、プ
ルダウン信号pdがロジック'ハイ'状態となると、データ
ストローブ信号dqsは、'ロー'状態で出力される。した
がって、プルダウン信号pdがプリアンブル制御器９０２
からのプリアンブル制御パルスの制御下でロジック'ロ
ー'状態となると、ロジック'ロー'状態のデータストロ
ーブ信号dqsがデータストローブ信号駆動器９０８の出
力端に出力される。データストローブ信号駆動器９０８
の他の部分は通常のデータ出力駆動器と同じ構造で構成
されているので、詳細な説明は省略する。
【００２４】図９をさらに参照すれば、プルアップ／プ
ルダウン信号発生器９０４は三対のプルアップ／プルダ
ウン信号駆動器９０６ａ、９０６ｂ、９１６ａ、９１６
ｂ、９２６ａ及び９２６ｂを含んでいる。このようなデ
ータ出力経路は三個のパイプライン構造を有するＤＤＲ
ＳＤＲＡＭに基づいている。パイプライン構造は、メ
モリ素子のデータアクセスが外部クロック周波数より遅
いかまたは内部データアクセスより早いデータ出力が要
求される時用いられてきた。このようなパイプライン構
造で、多数のアクセスされた内部データは、ラッチ回路
に貯蔵された後連続的に出力される。したがって、パイ
プラインの個数は設計者により調節できるし、本発明
は、パイプラインの修正または変形を含む。また、パイ
プカウンタ信号pcnt_even及びpcnt_oddは、本発明が属
する技術分野の通常の知識を有する者によく知られてい
ることからその詳細な説明は省略する。
ルダウン信号発生器９０４は三対のプルアップ／プルダ
ウン信号駆動器９０６ａ、９０６ｂ、９１６ａ、９１６
ｂ、９２６ａ及び９２６ｂを含んでいる。このようなデ
ータ出力経路は三個のパイプライン構造を有するＤＤＲ
ＳＤＲＡＭに基づいている。パイプライン構造は、メ
モリ素子のデータアクセスが外部クロック周波数より遅
いかまたは内部データアクセスより早いデータ出力が要
求される時用いられてきた。このようなパイプライン構
造で、多数のアクセスされた内部データは、ラッチ回路
に貯蔵された後連続的に出力される。したがって、パイ
プラインの個数は設計者により調節できるし、本発明
は、パイプラインの修正または変形を含む。また、パイ
プカウンタ信号pcnt_even及びpcnt_oddは、本発明が属
する技術分野の通常の知識を有する者によく知られてい
ることからその詳細な説明は省略する。
【００２５】次に、また図９を参照すれば、プルアップ
／プルダウン信号発生器９０４は、三対の第１及び第２
プルアップ／プルダウン信号駆動器９０６ａ及び９０６
ｂ、９１６ａ及び９１６ｂ、９２６ａ及び９２６ｂによ
り構成されたことが分かる。これは、データ出力経路が
三個のパイプライン構造により構成されたＤＤＲ ＳＤ
ＲＡＭをその例として説明するためのものである。
／プルダウン信号発生器９０４は、三対の第１及び第２
プルアップ／プルダウン信号駆動器９０６ａ及び９０６
ｂ、９１６ａ及び９１６ｂ、９２６ａ及び９２６ｂによ
り構成されたことが分かる。これは、データ出力経路が
三個のパイプライン構造により構成されたＤＤＲ ＳＤ
ＲＡＭをその例として説明するためのものである。
【００２６】上述したように、パイプライン構造は、メ
モリ装置内部のデータアクセス速度が外部のクロック周
波数より遅い場合、または遅くなくても内部のデータア
クセス速度より速い速度でデータを出力するために内部
的にアクセスされた多数のデータを蓄積してから連続に
出力するための構造である。したがって、パイプライン
構造の個数は、ユーザによって選択することができる設
計変更事項に過ぎず、本発明の権利範囲がパイプライン
構造の個数に限定されないことに注意すべきである。ま
た、プルアップ／プルダウン信号発生器９０４は、その
入力として上記した第１及び第２パイプカウンタ信号pc
nt_even及びpcnt_oddを受信する。第１及び第２パイプ
カウンタ信号pcnt_even及びpcnt_oddの動作波形図は、
後述と同様であり、その機能及び用途に関しては既に説
明を行っており、その発生装置は本発明と関連するもの
の、本発明の権利範囲に直接影響を及ぼすものではない
ことからここでの説明は省略する。
モリ装置内部のデータアクセス速度が外部のクロック周
波数より遅い場合、または遅くなくても内部のデータア
クセス速度より速い速度でデータを出力するために内部
的にアクセスされた多数のデータを蓄積してから連続に
出力するための構造である。したがって、パイプライン
構造の個数は、ユーザによって選択することができる設
計変更事項に過ぎず、本発明の権利範囲がパイプライン
構造の個数に限定されないことに注意すべきである。ま
た、プルアップ／プルダウン信号発生器９０４は、その
入力として上記した第１及び第２パイプカウンタ信号pc
nt_even及びpcnt_oddを受信する。第１及び第２パイプ
カウンタ信号pcnt_even及びpcnt_oddの動作波形図は、
後述と同様であり、その機能及び用途に関しては既に説
明を行っており、その発生装置は本発明と関連するもの
の、本発明の権利範囲に直接影響を及ぼすものではない
ことからここでの説明は省略する。
【００２７】また図９を参照すれば、プルアップ／プル
ダウン信号駆動器９０６ａ、９０６ｂ、９１６ａ、９１
６ｂ、９２６ａ及び９２６ｂは、第１パイプカウンタ信
号pcnt_even＜０:２＞及び第２パイプカウンタ信号pcnt
_odd＜０:２＞を入力される。また、プルアップ及びプ
ルダウン信号出力ノードが、互いにクロスカップルされ
ている。すなわち、プルアップ／プルダウン信号駆動器
９０６ａ、９１６ａ及び９２６ａのプルアップ信号出力
ノードがプルアップ／プルダウン信号駆動器９０６ｂ、
９１６ｂ及び９２６ｂのプルダウン信号出力ノードに連
結されており、プルアップ／プルダウン信号駆動器９０
６ａ、９１６ａ及び９２６ａのプルダウン信号出力ノー
ドがプルアップ／プルダウン信号駆動器９０６ｂ、９１
６ｂ及び９２６ｂのプルアップ信号出力ノードに連結さ
れている。したがって、プルアップ／プルダウン信号駆
動器９０６ａ、９１６ａ及び９２６ａのプルアップ信号
出力ノード及びプルアップ／プルダウン信号駆動器９０
６ａ、９０６ｂ及び９０６cのプルダウン信号出力ノー
ドがデータストローブ信号駆動器９０８の入力端４０２
に連結されており、また、プルアップ／プルダウン信号
駆動器９０６ａ、９１６ａ及び９２６ａのプルダウン信
号出力ノード及びプルアップ／プルダウン信号駆動器９
０６ｂ、９１６ｂ及び９２６ｂのプルアップ信号出力ノ
ードがデータストローブ信号駆動器９０８の入力端４０
２ｂに連結されている。
ダウン信号駆動器９０６ａ、９０６ｂ、９１６ａ、９１
６ｂ、９２６ａ及び９２６ｂは、第１パイプカウンタ信
号pcnt_even＜０:２＞及び第２パイプカウンタ信号pcnt
_odd＜０:２＞を入力される。また、プルアップ及びプ
ルダウン信号出力ノードが、互いにクロスカップルされ
ている。すなわち、プルアップ／プルダウン信号駆動器
９０６ａ、９１６ａ及び９２６ａのプルアップ信号出力
ノードがプルアップ／プルダウン信号駆動器９０６ｂ、
９１６ｂ及び９２６ｂのプルダウン信号出力ノードに連
結されており、プルアップ／プルダウン信号駆動器９０
６ａ、９１６ａ及び９２６ａのプルダウン信号出力ノー
ドがプルアップ／プルダウン信号駆動器９０６ｂ、９１
６ｂ及び９２６ｂのプルアップ信号出力ノードに連結さ
れている。したがって、プルアップ／プルダウン信号駆
動器９０６ａ、９１６ａ及び９２６ａのプルアップ信号
出力ノード及びプルアップ／プルダウン信号駆動器９０
６ａ、９０６ｂ及び９０６cのプルダウン信号出力ノー
ドがデータストローブ信号駆動器９０８の入力端４０２
に連結されており、また、プルアップ／プルダウン信号
駆動器９０６ａ、９１６ａ及び９２６ａのプルダウン信
号出力ノード及びプルアップ／プルダウン信号駆動器９
０６ｂ、９１６ｂ及び９２６ｂのプルアップ信号出力ノ
ードがデータストローブ信号駆動器９０８の入力端４０
２ｂに連結されている。
【００２８】図１１を参照すれば、データストローブ信
号駆動器９０８の出力端に対する入力端の連結を除いて
プルアップ／プルダウン信号駆動器９０６ｂ、９１６
ａ、９２６ａ及び９２６ｂの回路構成は同一である。例
えば、プルアップ／プルダウン信号駆動器９０６ａは、
パイプカウンタ信号pcntを入力されてインバータにより
反転されたパイプカウンタ信号pcntzを生成する入力端
５０２、パイプカウンタ信号pcnt及び反転されたパイプ
カウンタ信号pcntzに応答してプルアップ信号pu及びプ
ルダウン信号pdを入力されてプルアップ信号pu及びプル
ダウン信号pdを制御する制御信号を生成する制御器５０
６、及び入力端５０２及び制御器５０６により制御され
る出力端５０４により構成される。
号駆動器９０８の出力端に対する入力端の連結を除いて
プルアップ／プルダウン信号駆動器９０６ｂ、９１６
ａ、９２６ａ及び９２６ｂの回路構成は同一である。例
えば、プルアップ／プルダウン信号駆動器９０６ａは、
パイプカウンタ信号pcntを入力されてインバータにより
反転されたパイプカウンタ信号pcntzを生成する入力端
５０２、パイプカウンタ信号pcnt及び反転されたパイプ
カウンタ信号pcntzに応答してプルアップ信号pu及びプ
ルダウン信号pdを入力されてプルアップ信号pu及びプル
ダウン信号pdを制御する制御信号を生成する制御器５０
６、及び入力端５０２及び制御器５０６により制御され
る出力端５０４により構成される。
【００２９】図１１及び図１２を参照すれば、パイプカ
ウンタ信号pcntが、ロジック'ロー'状態である間、制御
器５０６の伝達ゲート５１６ａ及び５１６ｂがターンオ
ンされ、プルアップ信号pu及びプルダウン信号pdが反転
ラッチ５１８ａ及び５１８ｂにより各々反転される。反
転されたプルアップ信号puz及び反転されたプルダウン
信号pdzは、出力端５０４を制御する。ここで、図１０
をまた参照すれば、データストローブ信号駆動器９０８
の入力端４０２ａがロジック'ロー'状態に初期化される
ため、プルアップ／プルダウン信号駆動器９０６ａの出
力端５０４がまたロジック'ロー'状態に初期化される。
この時、データストローブプリアンブル信号qsen_preが
活性化される時、プリアンブル制御器９０２のＰＭＯＳ
トランジスタＰ１がプルアップ／プルダウン信号駆動器
９０６ａ、９１６ａ及び９２６ａのプルダウン信号出力
ノードに連結されているため、プルダウン信号出力ノー
ドがロジック'ハイ'状態になり得る。これに対し、プリ
アンブル制御器９０２のＰＭＯＳトランジスタＰ１がプ
ルアップ／プルダウン信号駆動器９０６ｂ、９１６ｂ及
び９２６ｂのプルアップ信号出力ノードに連結されてい
るため、プルアップ信号出力ノードがロジック'ハイ'状
態になり得る。
ウンタ信号pcntが、ロジック'ロー'状態である間、制御
器５０６の伝達ゲート５１６ａ及び５１６ｂがターンオ
ンされ、プルアップ信号pu及びプルダウン信号pdが反転
ラッチ５１８ａ及び５１８ｂにより各々反転される。反
転されたプルアップ信号puz及び反転されたプルダウン
信号pdzは、出力端５０４を制御する。ここで、図１０
をまた参照すれば、データストローブ信号駆動器９０８
の入力端４０２ａがロジック'ロー'状態に初期化される
ため、プルアップ／プルダウン信号駆動器９０６ａの出
力端５０４がまたロジック'ロー'状態に初期化される。
この時、データストローブプリアンブル信号qsen_preが
活性化される時、プリアンブル制御器９０２のＰＭＯＳ
トランジスタＰ１がプルアップ／プルダウン信号駆動器
９０６ａ、９１６ａ及び９２６ａのプルダウン信号出力
ノードに連結されているため、プルダウン信号出力ノー
ドがロジック'ハイ'状態になり得る。これに対し、プリ
アンブル制御器９０２のＰＭＯＳトランジスタＰ１がプ
ルアップ／プルダウン信号駆動器９０６ｂ、９１６ｂ及
び９２６ｂのプルアップ信号出力ノードに連結されてい
るため、プルアップ信号出力ノードがロジック'ハイ'状
態になり得る。
【００３０】次に、パイプカウンタ信号pcntが活性化さ
れる時、制御器５０６の伝達ゲート５１６ａ及び５１６
ｂがターンオンされ、反転ラッチ５１８ａ及び５１８ｂ
がイネーブルされることにより、反転されたプルアップ
信号puz及び反転されたプルダウン信号pdzを貯蔵する。
プルアップ／プルダウン信号駆動器９０６ａ、９１６
ａ、９２６ｂ、９０６ｂ、９１６ｂ及び９２６ｂの中で
ただ１つだけがパイプカウンタ信号pcnt（図１３のタイ
ミング図参照）によりイネーブルされる。したがって、
次のパイプカウンタ信号pcntにより出力されたプルアッ
プ信号pu及びプルダウン信号pdと、前信号が反対位相
（out of phase）となる。
れる時、制御器５０６の伝達ゲート５１６ａ及び５１６
ｂがターンオンされ、反転ラッチ５１８ａ及び５１８ｂ
がイネーブルされることにより、反転されたプルアップ
信号puz及び反転されたプルダウン信号pdzを貯蔵する。
プルアップ／プルダウン信号駆動器９０６ａ、９１６
ａ、９２６ｂ、９０６ｂ、９１６ｂ及び９２６ｂの中で
ただ１つだけがパイプカウンタ信号pcnt（図１３のタイ
ミング図参照）によりイネーブルされる。したがって、
次のパイプカウンタ信号pcntにより出力されたプルアッ
プ信号pu及びプルダウン信号pdと、前信号が反対位相
（out of phase）となる。
【００３１】図１３を参照すれば、データストローブイ
ネーブル信号qsenがロー状態に活性化されると、プルア
ップ信号pu及びプルダウン信号pdがロジック'ロー'状態
に初期化されることにより、データストローブ信号qds
がハイインピーダンス状態を維持する。次に、データス
トローブイネーブル信号qsenがロジック'ハイ'状態に活
性化されると、データストローブ信号駆動器９０８の入
力端４０２ａ及び４０２ｂはプルアップ信号pu及びプル
ダウン信号pdを各々入力される。したがって、データス
トローブプリアンブル信号qsen_preがイネーブルされる
ことによって、プルダウン信号pdがハイ状態に活性化さ
れ、データストローブ信号dqsがプリアンブル状態（ロ
ジック'ロー'状態）となる。この時、パイプカウンタ信
号がロジック'ロー'状態であるため、伝達ゲート５１６
ａ及び５１６ｂは、プルアップ／プルダウン信号駆動器
９０６ａの出力を出力端５０４に伝達してプルアップ信
号及びプルダウン信号をトグルさせる。
ネーブル信号qsenがロー状態に活性化されると、プルア
ップ信号pu及びプルダウン信号pdがロジック'ロー'状態
に初期化されることにより、データストローブ信号qds
がハイインピーダンス状態を維持する。次に、データス
トローブイネーブル信号qsenがロジック'ハイ'状態に活
性化されると、データストローブ信号駆動器９０８の入
力端４０２ａ及び４０２ｂはプルアップ信号pu及びプル
ダウン信号pdを各々入力される。したがって、データス
トローブプリアンブル信号qsen_preがイネーブルされる
ことによって、プルダウン信号pdがハイ状態に活性化さ
れ、データストローブ信号dqsがプリアンブル状態（ロ
ジック'ロー'状態）となる。この時、パイプカウンタ信
号がロジック'ロー'状態であるため、伝達ゲート５１６
ａ及び５１６ｂは、プルアップ／プルダウン信号駆動器
９０６ａの出力を出力端５０４に伝達してプルアップ信
号及びプルダウン信号をトグルさせる。
【００３２】次に、パイプカウンタ信号pcnt（図１３の
pcnt_even_o）がハイ状態で入力される時、該当プルア
ップ／プルダウン信号駆動器９０６ａは、位相シフト
（phase shift）と共にプルアップ信号及びプルダウン
信号を出力することによって、現在のプルアップ及びプ
ルダウン信号と、前のプルアップ及びプルダウン信号は
反対位相となる。プルアップ／プルダウン信号駆動器９
０６ａからの出力はイネーブルされてないプルアップ／
プルダウン信号駆動器に入力されて、プルアップ／プル
ダウン信号駆動器９０６ｂが次のパイプカウンタ信号
（図１３でpcnt_odd_o）によりトグルされて位相をシフ
トさせる。
pcnt_even_o）がハイ状態で入力される時、該当プルア
ップ／プルダウン信号駆動器９０６ａは、位相シフト
（phase shift）と共にプルアップ信号及びプルダウン
信号を出力することによって、現在のプルアップ及びプ
ルダウン信号と、前のプルアップ及びプルダウン信号は
反対位相となる。プルアップ／プルダウン信号駆動器９
０６ａからの出力はイネーブルされてないプルアップ／
プルダウン信号駆動器に入力されて、プルアップ／プル
ダウン信号駆動器９０６ｂが次のパイプカウンタ信号
（図１３でpcnt_odd_o）によりトグルされて位相をシフ
トさせる。
【００３３】図１４を参照すれば、データストローブ信
号発生器は、データストローブイネーブル信号qsenまた
はデータストローブプリアンブル信号qsen_preを使用す
る代わりに、出力イネーブル信号outenだけを使用する
ことによって、図９に示すようなデータストローブ信号
dqsを発生させる。
号発生器は、データストローブイネーブル信号qsenまた
はデータストローブプリアンブル信号qsen_preを使用す
る代わりに、出力イネーブル信号outenだけを使用する
ことによって、図９に示すようなデータストローブ信号
dqsを発生させる。
【００３４】以上説明した本発明は、前述した実施例及
び添付した図面によって限定されるものではなく、本発
明の技術的思想を超えない範囲で種々の置換、変形及び
変更が可能であることは本発明が属する技術分野におい
て通常の知識を有する当業者においては自明のことであ
る。
び添付した図面によって限定されるものではなく、本発
明の技術的思想を超えない範囲で種々の置換、変形及び
変更が可能であることは本発明が属する技術分野におい
て通常の知識を有する当業者においては自明のことであ
る。
【００３５】
【発明の効果】以上説明したように本発明によると、デ
ータストローブ信号発生器において、前動作時に使用し
たパイプカウンタ信号を利用することにより、現在出力
状態信号発生器とその制御回路が不要であり回路構成も
簡単にすることができることから、チップ面積が小さ
く、また、電力費消も少ないメモリ装置を実現できる。
ータストローブ信号発生器において、前動作時に使用し
たパイプカウンタ信号を利用することにより、現在出力
状態信号発生器とその制御回路が不要であり回路構成も
簡単にすることができることから、チップ面積が小さ
く、また、電力費消も少ないメモリ装置を実現できる。
【図１】従来のデータストローブ信号発生器のブロック
図である。
図である。
【図２】図１のデータストローブ信号発生器のタイミン
グ図である。
グ図である。
【図３】図１の現在出力状態信号発生器の詳細な回路図
である。
である。
【図４】図３の現在出力状態信号発生器のタイミング図
である。
である。
【図５】図１の第１及び第２プルアップ／プルダウン信
号発生器の詳細な回路図である。
号発生器の詳細な回路図である。
【図６】図５の第１及び第２プルアップ／プルダウン信
号発生器のタイミング図である。
号発生器のタイミング図である。
【図７】従来のデータストローブ信号駆動器の詳細回路
図である。
図である。
【図８】ＤＤＲ ＳＤＲＳＭに印加される信号のタイミ
ング図である。
ング図である。
【図９】本発明にかかるデータストローブ信号発生器の
回路図である。
回路図である。
【図１０】図９のデータストローブ信号駆動器の回路図
である。
である。
【図１１】図９のプルアップ／プルダウン信号駆動器の
回路図である。
回路図である。
【図１２】図９のプルアップ／プルダウン信号駆動器の
タイミング図である。
タイミング図である。
【図１３】図９のデータストローブ信号発生器のタイミ
ング図である。
ング図である。
【図１４】本発明にかかる他の実施例のデータストロー
ブ信号発生器の回路図である。
ブ信号発生器の回路図である。
９００ データストローブ信号発生器 ９０２ プリアンブル制御器 ９０４ プルアップ／プルダウン信号発生器 ９０８ データストローブ信号駆動器
Claims (7)
- 【請求項１】 ＳＤＲＡＭ装置におけるデータストロー
ブ信号発生器において、制御信号に応答してデータスト
ローブ信号（data strobe signal）のプリアンブル状
態（preamble state）を制御するプリアンブル制御器
と、 前プルダウン（pull-down）及びプルアップ（pull-up）
信号に応答してトグル動作（toggling operation）を
介してプルアップ及びプルダウン信号を生成する多数の
プルアップ／プルダウン信号駆動器と、 上記プルアップ及びプルダウン信号に応答して上記デー
タストローブ信号を出力するためのデータストローブ信
号駆動器とを含むことを特徴とする半導体装置のデータ
ストローブ信号発生器。 - 【請求項２】 上記各プルアップ／プルダウン信号駆動
器は、 上記プルアップ信号を駆動するための第１プルアップ及
びプルダウン手段を含む第１出力駆動器と、 上記プルダウン信号を駆動するための第２プルアップ及
びプルダウン手段を含む第２出力駆動器と、 第１または第２パイプカウンタ信号に応答して上記、前
プルアップ信号を受信して上記受信された、前プルアッ
プ信号を利用して上記第２出力駆動器の上記第２プルア
ップ及びプルダウン手段を制御する第１制御手段と、 上記第１及び上記第２パイプカウンタ信号に応答して上
記、前プルダウン信号を受信し上記受信された、前プル
ダウン信号を利用して上記第１出力駆動器の上記第１プ
ルアップ及びプルダウン手段を制御する第２制御手段と
を含むことを特徴とする請求項１記載の半導体装置のデ
ータストローブ信号発生器。 - 【請求項３】 上記第１出力駆動器は、上記プルアップ
信号を駆動するための第３プルアップ及びプルダウン手
段をさらに含んで、上記第２出力駆動器は、上記プルダ
ウン信号を駆動するための第４プルアップ及びプルダウ
ン手段をさらに含んで、上記第３及び上記第４プルアッ
プ及びプルダウン手段は、上記第１または上記第２パイ
プカウンタ信号により制御されることを特徴とする請求
項２記載の半導体装置のデータストローブ信号発生器。 - 【請求項４】 上記各プルアップ／プルダウン信号駆動
器は、 上記プルアップ信号を駆動するための第１プルアップ及
びプルダウン手段を含む第１出力駆動器と、 上記プルダウン信号を駆動するための第２プルアップ及
びプルダウン手段を含む第２出力駆動器と、 第１及び第２パイプカウンタ信号に応答して、前プルア
ップ及びプルダウン信号を利用して上記第１及び上記第
２出力駆動器を制御するための多数の制御手段とを含む
ことを特徴とする半導体装置の請求項１記載のデータス
トローブ信号発生器。 - 【請求項５】 上記第１出力駆動器は、上記プルアップ
信号を駆動するための第３プルアップ及びプルダウン手
段をさらに含み、上記第２出力駆動器は、上記プルダウ
ン信号を駆動するための第４プルアップ及びプルダウン
手段をさらに含み、上記第３及び上記第４プルアップ及
びプルダウン手段は、上記第１または上記第２パイプカ
ウンタ信号により制御されることを特徴とする請求項４
記載の半導体装置のデータストローブ信号発生器。 - 【請求項６】 上記制御信号は、 データプリアンブル信号であることを特徴とする請求項
１ないし５のいずれかに記載の半導体装置のデータスト
ローブ信号発生器。 - 【請求項７】 上記制御信号は、 データ出力イネーブル信号であることを特徴とする請求
項１ないし５のいずれかに記載の半導体装置のデータス
トローブ信号発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998/P61121 | 1998-12-30 | ||
| KR1019980061121A KR100333683B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체장치의데이터스트로브신호발생기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000195272A true JP2000195272A (ja) | 2000-07-14 |
| JP4392095B2 JP4392095B2 (ja) | 2009-12-24 |
Family
ID=19567877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000000159A Expired - Fee Related JP4392095B2 (ja) | 1998-12-30 | 2000-01-04 | 半導体装置のデータストローブ信号発生器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6198674B1 (ja) |
| JP (1) | JP4392095B2 (ja) |
| KR (1) | KR100333683B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120307A (ja) * | 2004-10-19 | 2006-05-11 | Samsung Electronics Co Ltd | メモリシステム、半導体メモリ装置、及びこのシステムと装置の出力データストローブ信号発生方法 |
| CN109949838A (zh) * | 2017-12-21 | 2019-06-28 | 爱思开海力士有限公司 | 选通信号发生电路和包括其的半导体装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100507866B1 (ko) * | 1999-06-28 | 2005-08-18 | 주식회사 하이닉스반도체 | 디디알 에스디램의 파이프래치 출력단 프리차지 구조 |
| US6529993B1 (en) * | 2000-10-12 | 2003-03-04 | International Business Machines Corp. | Data and data strobe circuits and operating protocol for double data rate memories |
| DE10136852C2 (de) * | 2001-07-27 | 2003-09-25 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zur Erzeugung eines Datenstrobesignals für sehr schnelle Halbleiterspeichersysteme |
| KR100401520B1 (ko) | 2001-09-20 | 2003-10-17 | 주식회사 하이닉스반도체 | 저전력 동작모드용 내부 강압 전원 드라이버 회로 |
| KR100429887B1 (ko) * | 2002-01-11 | 2004-05-03 | 삼성전자주식회사 | 페치 신호와 복수개의 데이터간의 부하 차이를 최소화하는반도체 장치의 데이터 입력 회로 |
| KR100480598B1 (ko) * | 2002-05-25 | 2005-04-06 | 삼성전자주식회사 | 프리앰블 기능을 갖는 반도체 메모리 장치 |
| KR100510516B1 (ko) * | 2003-01-23 | 2005-08-26 | 삼성전자주식회사 | 이중 데이터율 동기식 반도체 장치의 데이터 스트로브신호 발생 회로 |
| KR100626375B1 (ko) | 2003-07-21 | 2006-09-20 | 삼성전자주식회사 | 고주파로 동작하는 반도체 메모리 장치 및 모듈 |
| CN100446124C (zh) * | 2004-09-07 | 2008-12-24 | 威盛电子股份有限公司 | 侦测资料选通信号的方法 |
| DE102005019041B4 (de) * | 2005-04-23 | 2009-04-16 | Qimonda Ag | Halbleiterspeicher und Verfahren zur Anpassung der Phasenbeziehung zwischen einem Taktsignal und Strobe-Signal bei der Übernahme von zu übertragenden Schreibdaten |
| US7280417B2 (en) * | 2005-04-26 | 2007-10-09 | Micron Technology, Inc. | System and method for capturing data signals using a data strobe signal |
| US7738307B2 (en) * | 2005-09-29 | 2010-06-15 | Hynix Semiconductor, Inc. | Data transmission device in semiconductor memory device |
| KR100805004B1 (ko) | 2006-06-15 | 2008-02-20 | 주식회사 하이닉스반도체 | 조절 가능한 프리앰블 값에 기초하여 데이터 스트로브신호를 발생하는 데이터 스트로브 신호 발생기 및 이를포함하는 반도체 메모리 장치 |
| US7508723B2 (en) * | 2007-05-24 | 2009-03-24 | Entorian Technologies, Lp | Buffered memory device |
| KR20080105579A (ko) * | 2007-05-31 | 2008-12-04 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100902126B1 (ko) * | 2008-04-30 | 2009-06-09 | 주식회사 하이닉스반도체 | 반도체 메모리 소자와 그의 구동 방법 |
| KR20160002503A (ko) * | 2014-06-30 | 2016-01-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작방법 |
| KR101699343B1 (ko) * | 2015-05-08 | 2017-01-26 | 주식회사 휴비스 | 난연성이 우수한 소프트 질감의 폴리에스테르 섬유 및 그 제조방법 |
| US11640367B1 (en) | 2021-10-12 | 2023-05-02 | Analog Devices, Inc. | Apparatus and methods for high-speed drivers |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465237A (en) * | 1994-12-01 | 1995-11-07 | Advanced Peripherals Labs, Inc. | RAS encoded generator for a memory bank |
-
1998
- 1998-12-30 KR KR1019980061121A patent/KR100333683B1/ko not_active IP Right Cessation
-
1999
- 1999-12-30 US US09/475,056 patent/US6198674B1/en not_active Expired - Lifetime
-
2000
- 2000-01-04 JP JP2000000159A patent/JP4392095B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120307A (ja) * | 2004-10-19 | 2006-05-11 | Samsung Electronics Co Ltd | メモリシステム、半導体メモリ装置、及びこのシステムと装置の出力データストローブ信号発生方法 |
| US8004911B2 (en) | 2004-10-19 | 2011-08-23 | Samsung Electronics Co., Ltd. | Memory system, memory device, and output data strobe signal generating method |
| CN109949838A (zh) * | 2017-12-21 | 2019-06-28 | 爱思开海力士有限公司 | 选通信号发生电路和包括其的半导体装置 |
| CN109949838B (zh) * | 2017-12-21 | 2023-04-25 | 爱思开海力士有限公司 | 选通信号发生电路和包括其的半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044622A (ko) | 2000-07-15 |
| KR100333683B1 (ko) | 2002-06-20 |
| US6198674B1 (en) | 2001-03-06 |
| JP4392095B2 (ja) | 2009-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000195272A (ja) | 半導体装置のデ―タストロ―ブ信号発生器 | |
| US6317381B1 (en) | Method and system for adaptively adjusting control signal timing in a memory device | |
| US10872646B2 (en) | Apparatuses and methods for providing active and inactive clock signals | |
| JP4610691B2 (ja) | 半導体メモリ装置のデータ入力回路及びデータ入力方法 | |
| KR20010050192A (ko) | 반도체 장치 | |
| JPH09198875A (ja) | 同期型半導体記憶装置 | |
| JP2008198356A (ja) | プリアンブル機能を有する半導体メモリ装置 | |
| JPH06215575A (ja) | 半導体メモリ装置のデータ出力バッファ | |
| US7230864B2 (en) | Circuit for generating data strobe signal of semiconductor memory device | |
| KR100296913B1 (ko) | 반도체메모리장치의 데이터스트로브신호 출력버퍼 | |
| GB2368166A (en) | Semiconductor memory device for providing address access time and data access time at high speed | |
| KR20000077249A (ko) | 반도체 기억 장치 | |
| JP3681877B2 (ja) | 半導体装置の内部クロック発生回路及び内部クロック発生方法 | |
| JP2907081B2 (ja) | 半導体記憶装置 | |
| US6407962B1 (en) | Memory module having data switcher in high speed memory device | |
| JPH1069770A (ja) | 内部動作周波数設定可能なｄｒａｍ | |
| US20010047464A1 (en) | Synchronous semiconductor memory device having a burst mode for improving efficiency of using the data bus | |
| JPH10144075A (ja) | 同期式メモリ装置の内部クロック発生器 | |
| KR100296919B1 (ko) | 반도체메모리소자의 데이터스트로브신호 출력버퍼 | |
| KR100536598B1 (ko) | 클럭활성화 시점을 선택하는 반도체메모리장치 | |
| KR100625796B1 (ko) | 반도체메모리소자의 데이터스트로브신호 구동 장치 | |
| CN111800126B (zh) | 在时钟重新启动之前复位时钟分频器电路 | |
| US7952957B2 (en) | Circuit for generating read and signal and circuit for generating internal clock using the same | |
| US8248863B2 (en) | Data buffer control circuit and semiconductor memory apparatus including the same | |
| KR100340071B1 (ko) | 고속의 라이트 동작을 수행하는 디디알 동기식 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |