JP2000156430A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000156430A JP2000156430A JP32906998A JP32906998A JP2000156430A JP 2000156430 A JP2000156430 A JP 2000156430A JP 32906998 A JP32906998 A JP 32906998A JP 32906998 A JP32906998 A JP 32906998A JP 2000156430 A JP2000156430 A JP 2000156430A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bump
- protruding electrode
- active region
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】フリップチップ接続構造において、半導体素子
から配線基板に放熱する際に、半導体素子裏面から配線
基板に放熱板などで放熱する構造では、熱の経路が長い
ため熱抵抗が高くなっていた。 【解決手段】フリップチップ接続に用いられる突起電極
より低く作成した突起電極を半導体素子の能動領域近傍
に配置し、熱伝導経路を短く、断面積が広くなったた
め、熱抵抗は小さくすることが出来た。
から配線基板に放熱する際に、半導体素子裏面から配線
基板に放熱板などで放熱する構造では、熱の経路が長い
ため熱抵抗が高くなっていた。 【解決手段】フリップチップ接続に用いられる突起電極
より低く作成した突起電極を半導体素子の能動領域近傍
に配置し、熱伝導経路を短く、断面積が広くなったた
め、熱抵抗は小さくすることが出来た。
Description
【０００１】
【発明の属する技術分野】半導体素子と配線基板の接
続、特にＦＣＡ（Flip Chip Attach）に関する。
続、特にＦＣＡ（Flip Chip Attach）に関する。
【０００２】
【従来の技術】従来の技術は特開平９−１１５９５６号
公報に示されるように半導体素子裏面から熱伝導板など
を介してサーマルビアなどに接続されていた。または、
特開平５−１０９８２３号公報に示されるように半導体
素子表面からバンプを介して信号層に接続されていた。
公報に示されるように半導体素子裏面から熱伝導板など
を介してサーマルビアなどに接続されていた。または、
特開平５−１０９８２３号公報に示されるように半導体
素子表面からバンプを介して信号層に接続されていた。
【０００３】
【発明が解決しようとする課題】従来の技術は特開平９
−１１５９５６号公報では、チップの表面から裏面と熱
伝導板などの熱の経路が必要であった。また、特開平５
−１０９８２３号公報では電気的な接続しか考えられて
おらず熱伝導の経路は考えられていなかった。
−１１５９５６号公報では、チップの表面から裏面と熱
伝導板などの熱の経路が必要であった。また、特開平５
−１０９８２３号公報では電気的な接続しか考えられて
おらず熱伝導の経路は考えられていなかった。
【０００４】このため従来の技術では発熱量が大きい半
導体素子の実装には、熱抵抗が大きいために半導体素子
の動作時の温度が許容温度範囲を超えてしまい、安定し
た動作が保証できなかった。
導体素子の実装には、熱抵抗が大きいために半導体素子
の動作時の温度が許容温度範囲を超えてしまい、安定し
た動作が保証できなかった。
【０００５】
【課題を解決するための手段】配線基板にはサーマルビ
アが作成可能な間隔で作成されている。配線基板のサー
マルビアの間隔と同じ間隔で半導体素子にも突起電極を
配置しておく。半導体素子にはその他にも信号用の突起
電極を配置してある。配線基板のサーマルビアと半導体
素子の突起電極を位置あわせして互いに接続することに
より、半導体素子の発熱面から突起電極を経てサーマル
ビアに至る短い経路を作成する。
アが作成可能な間隔で作成されている。配線基板のサー
マルビアの間隔と同じ間隔で半導体素子にも突起電極を
配置しておく。半導体素子にはその他にも信号用の突起
電極を配置してある。配線基板のサーマルビアと半導体
素子の突起電極を位置あわせして互いに接続することに
より、半導体素子の発熱面から突起電極を経てサーマル
ビアに至る短い経路を作成する。
【０００６】半導体素子の能動領域には突起電極が配置
できないため、配線基板側に他の突起電極より低い突起
電極を配置することにより、能動領域から発生する熱を
樹脂を介して低い突起電極に放熱する経路を作ることに
より放熱性能が増す。
できないため、配線基板側に他の突起電極より低い突起
電極を配置することにより、能動領域から発生する熱を
樹脂を介して低い突起電極に放熱する経路を作ることに
より放熱性能が増す。
【０００７】また、配線基板と半導体素子の間に熱伝導
性が良好な樹脂を配置することにより、半導体素子の発
熱面からサーマルビアに至る経路を増やす。
性が良好な樹脂を配置することにより、半導体素子の発
熱面からサーマルビアに至る経路を増やす。
【０００８】
【発明の実施の形態】図１に実施の形態の１例を示す。
半導体素子１０１は複数の突起電極１０２により、配線
基板１０５上に配置された配線１０３に電気的に接続さ
れている。半導体素子１０１と配線基板１０５の間には
アンダーフィル１０６が配置され、機械的接続の補助を
している。また、突起電極１０２直下の配線１０３には
サーマルビア１０４が接続されている。半導体素子１０
１内の能動領域１０７直下にも突起電極１０８が配置さ
れている。突起電極１０８は半導体素子１０１の能動領
域１０７の下に配置してあるため、接触しないように他
の突起電極１０２と比較して低く作成してある。突起電
極１０８の直下にはサーマルビア１０４が配置されてい
る。
半導体素子１０１は複数の突起電極１０２により、配線
基板１０５上に配置された配線１０３に電気的に接続さ
れている。半導体素子１０１と配線基板１０５の間には
アンダーフィル１０６が配置され、機械的接続の補助を
している。また、突起電極１０２直下の配線１０３には
サーマルビア１０４が接続されている。半導体素子１０
１内の能動領域１０７直下にも突起電極１０８が配置さ
れている。突起電極１０８は半導体素子１０１の能動領
域１０７の下に配置してあるため、接触しないように他
の突起電極１０２と比較して低く作成してある。突起電
極１０８の直下にはサーマルビア１０４が配置されてい
る。
【０００９】図２に実施の形態の１例を示す。半導体素
子１０１は複数の突起電極１０２により、配線基板１０
５上に配置された配線１０３に電気的に接続されてい
る。半導体素子１０１と配線基板１０５の間にはアンダ
ーフィル１０６が配置され、機械的接続の補助をしてい
る。また、突起電極１０２直下の配線１０３にはサーマ
ルビア１０４が接続されている。半導体素子１０１内の
能動領域１０７直下にも複数の突起電極１０８が配置さ
れている。複数の突起電極１０８は半導体素子１０１の
能動領域１０７の下に配置してあるため、接触しないよ
うに他の突起電極１０２と比較して低く作成してある。
複数の突起電極１０８の直下には複数のサーマルビア１
０４が配置してある。
子１０１は複数の突起電極１０２により、配線基板１０
５上に配置された配線１０３に電気的に接続されてい
る。半導体素子１０１と配線基板１０５の間にはアンダ
ーフィル１０６が配置され、機械的接続の補助をしてい
る。また、突起電極１０２直下の配線１０３にはサーマ
ルビア１０４が接続されている。半導体素子１０１内の
能動領域１０７直下にも複数の突起電極１０８が配置さ
れている。複数の突起電極１０８は半導体素子１０１の
能動領域１０７の下に配置してあるため、接触しないよ
うに他の突起電極１０２と比較して低く作成してある。
複数の突起電極１０８の直下には複数のサーマルビア１
０４が配置してある。
【００１０】図３に実施の形態の１例を示す。半導体素
子１０１は複数の突起電極１０２により、配線基板１０
５上に配置された配線１０３に電気的に接続されてい
る。半導体素子１０１と配線基板１０５の間にはアンダ
ーフィル１０６が配置され、機械的接続の補助をしてい
る。また、突起電極１０２直下の配線１０３にはサーマ
ルビア１０４が接続されている。半導体素子１０１内の
能動領域１０７直下にも突起電極１０８が配置されてい
る。突起電極１０８は半導体素子１０１の能動領域１０
７と同等かやや大きく作成されている。また、能動領域
１０７に接触しないように他の突起電極１０２と比較し
て低く作成した。突起電極１０８の直下にはサーマルビ
ア１０４が配置されている。
子１０１は複数の突起電極１０２により、配線基板１０
５上に配置された配線１０３に電気的に接続されてい
る。半導体素子１０１と配線基板１０５の間にはアンダ
ーフィル１０６が配置され、機械的接続の補助をしてい
る。また、突起電極１０２直下の配線１０３にはサーマ
ルビア１０４が接続されている。半導体素子１０１内の
能動領域１０７直下にも突起電極１０８が配置されてい
る。突起電極１０８は半導体素子１０１の能動領域１０
７と同等かやや大きく作成されている。また、能動領域
１０７に接触しないように他の突起電極１０２と比較し
て低く作成した。突起電極１０８の直下にはサーマルビ
ア１０４が配置されている。
【００１１】
【発明の効果】半導体素子の裏面から熱伝導板などを用
いてサーマルビアに熱を伝える構造では、半導体素子表
面から裏面と熱伝導板からサーマルビアまでの距離が熱
抵抗になる。また、半導体素子表面から突起電極で信号
層に接続する構造では信号層は金属であるが非常に薄い
ため熱が通りにくく熱抵抗が大きくなる。
いてサーマルビアに熱を伝える構造では、半導体素子表
面から裏面と熱伝導板からサーマルビアまでの距離が熱
抵抗になる。また、半導体素子表面から突起電極で信号
層に接続する構造では信号層は金属であるが非常に薄い
ため熱が通りにくく熱抵抗が大きくなる。
【００１２】これらと比較して半導体素子の発熱部から
突起電極を経てサーマルビア至る構造は、半導体素子の
発熱部からサーマルビアまでの経路が非常に短く短縮さ
れ、さらに突起電極に使用される素材は通常、金属であ
るので熱伝導率も良好であることが期待できる。
突起電極を経てサーマルビア至る構造は、半導体素子の
発熱部からサーマルビアまでの経路が非常に短く短縮さ
れ、さらに突起電極に使用される素材は通常、金属であ
るので熱伝導率も良好であることが期待できる。
【００１３】さらに、能動領域の近傍に突起電極を配置
することにより、熱伝導経路が更に増加することから熱
抵抗の低減に大きな効果が得られる。
することにより、熱伝導経路が更に増加することから熱
抵抗の低減に大きな効果が得られる。
【図１】本発明の実施の形態の１例を示す半導体装置の
断面図である。
断面図である。
【図２】本発明の実施の形態の１例を示す半導体装置の
断面図である。
断面図である。
【図３】本発明の実施の形態の１例を示す半導体装置の
断面図である。
断面図である。
１０１…半導体素子、１０２…突起電極、１０３…配
線、１０４…サーマルビア、１０５…配線基板、１０６
…アンダーフィル、１０７…能動領域、１０８…突起電
極。
線、１０４…サーマルビア、１０５…配線基板、１０６
…アンダーフィル、１０７…能動領域、１０８…突起電
極。
Claims (4)
- 【請求項１】半導体素子と配線基板が突起電極で接続さ
れており、該半導体素子と該配線基板の間隔に樹脂が挿
入されている半導体装置において、該配線基板が具備し
ているサーマルビア上の突起電極が該半導体素子の能動
領域内に配置されていることを特徴とする半導体装置。 - 【請求項２】請求項１の半導体装置において、該半導体
素子の能動領域内に配置されている突起電極は電気的に
接続されていないことを特徴とする半導体装置。 - 【請求項３】請求項１又は２の半導体素子において、該
半導体素子の能動領域内に配置されている突起電極は、
該半導体素子と該配線基板を電気的に接続している該突
起電極より低いことを特徴とする半導体装置。 - 【請求項４】請求項１又は２の半導体素子において、該
半導体素子の能動領域内に配置されている突起電極が複
数存在することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32906998A JP2000156430A (ja) | 1998-11-19 | 1998-11-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32906998A JP2000156430A (ja) | 1998-11-19 | 1998-11-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000156430A true JP2000156430A (ja) | 2000-06-06 |
Family
ID=18217278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32906998A Pending JP2000156430A (ja) | 1998-11-19 | 1998-11-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000156430A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053148A (ja) * | 2005-08-16 | 2007-03-01 | Renesas Technology Corp | 半導体モジュール |
| DE102007056269A1 (de) * | 2007-10-22 | 2009-04-23 | Rohde & Schwarz Gmbh & Co. Kg | Gekühltes Multichipmodul |
| JP2013149918A (ja) * | 2012-01-23 | 2013-08-01 | Mitsubishi Electric Corp | 配線基板及びこれを用いた半導体モジュール |
-
1998
- 1998-11-19 JP JP32906998A patent/JP2000156430A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053148A (ja) * | 2005-08-16 | 2007-03-01 | Renesas Technology Corp | 半導体モジュール |
| DE102007056269A1 (de) * | 2007-10-22 | 2009-04-23 | Rohde & Schwarz Gmbh & Co. Kg | Gekühltes Multichipmodul |
| JP2013149918A (ja) * | 2012-01-23 | 2013-08-01 | Mitsubishi Electric Corp | 配線基板及びこれを用いた半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4469429B2 (ja) | プリント基板上に配置された、熱を発生する構成素子のための冷却装置 | |
| EP0913861B1 (en) | Heat conductive substrate press-mounted in PC board hole for transferring heat from IC to heat sink | |
| JPH1174433A (ja) | 半導体装置 | |
| US20030174469A1 (en) | Electronics assembly with improved heatsink configuration | |
| JP3603354B2 (ja) | 混成集積回路装置 | |
| JP3164658B2 (ja) | 電子回路装置 | |
| JP2003501811A (ja) | サンドイッチ構造を有するインテリジェント・パワー・モジュール | |
| JPH06309532A (ja) | Ｉｃカード | |
| JP2002124548A (ja) | テープキャリア及びそれを用いた半導体装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JP2000156430A (ja) | 半導体装置 | |
| US10658253B2 (en) | Semiconductor device including a warped printed circuit board disposed in a case and method of manufacturing same | |
| WO2018168504A1 (ja) | 部品実装体及び電子機器 | |
| JP2002344147A (ja) | 多層配線基板及び半導体装置 | |
| JP3658946B2 (ja) | 電力用トランジスタの実装構造 | |
| JP2000286292A (ja) | 支持体にろう付けされる電力部品とその取付け方法 | |
| WO2023149107A1 (ja) | 半導体装置 | |
| JP2004527919A (ja) | 接続端子構造 | |
| TW201911529A (zh) | 電子模組 | |
| JP2000031322A (ja) | 半導体装置 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JP3096536B2 (ja) | 混成集積回路 | |
| JP4742964B2 (ja) | 実装基板及びその製造方法 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP2000252414A (ja) | 半導体装置 |