JP4742964B2 - 実装基板及びその製造方法 - Google Patents

Description

本発明は、広い表面と広い裏面と狭い側面を有する半導体チップを搭載する基板、及びその半導体チップを搭載した実装基板に関する。また、その実装基板の製造方法にも関する。

半導体チップを実装した実装基板は、基板の表面に半導体チップを搭載し、基板の表面に形成されている配線パターンと半導体チップの電極部分を電気的に接続固定している。従来の実装基板では、広い表面と広い裏面と狭い側面を有する半導体チップの表面又は裏面を、基板の表面に密着させている。
このような実装基板が特許文献１に開示されている。特許文献１の実装基板は、基板の表面に配線パターンが形成されており、半導体チップの裏面に形成されている主電極が基板に電気的に接続固定されている。半導体チップの表面に形成されている主電極は、ワイヤボンディングにより基板に形成されている配線パターンに接続固定されている。

特開２００２−１６４５０２号公報

従来の実装基板では、基板の表面に半導体チップの表面又は裏面を密着させるために、その半導体チップの表面の面積よりも大きな基板を用意する必要がある。特に、基板の表面に複数の半導体チップを搭載する場合、非常に大きな基板を用意する必要がある。そのため、実装基板の表面の面積を小さくすることは困難である。
図１５に、従来の実装基板５０の模式図を示している。実装基板５０は、基板５２の表面に６個の半導体チップ６０が搭載されている。基板５２の表面には、ソース配線６２とゲート配線６４が形成されている。半導体チップ６０のソース電極（図示省略）と基板５２のソース配線６２は、ワイヤ６４を利用してワイヤボンディングで接続されている。半導体チップ６０のゲート領域（図示省略）と基板５２のゲート配線６４は、ワイヤ５８を利用してワイヤボンディングで接続されている。半導体チップ６０のドレイン電極は半導体チップ６０の裏面に形成されており、基板５２の表面に形成されている図示しないドレイン配線と接続されている。なお、ソース配線６２及びゲート配線６４は、半導体チップ６０と接続する部分のみを簡易的に示している。
図１５に示すように、従来の実装基板５０では、基板５２に搭載する半導体チップ６０の表面の面積と搭載する個数によって、基板５２に必要な表面面積が決定していた。そのため、表面と裏面が広い半導体チップを利用すると、実装基板５０の表面の面積を小さくすることが困難であった。また、基板５２に冷却装置を設置して、半導体チップ５０を冷却しようとしても、半導体チップ５０の一面のみが基板５２と接触しているため冷却効率が悪い。そのため、半導体チップ５０を冷却するための構造が大掛かりになっていた。

半導体チップ実装基板では、基板の厚み方向の距離が長くなることを許容するが、基板の表面面積を小さくすることが必要とされることがある。例えば、自動車のエンジンやトランスミッションなどを電子制御するＥＣU（Electronic Control Unit）などは、設置場所の表面面積をより小さくする要求があるのに対して、設置場所の厚さ方向には十分な空間を有している。設置場所の厚さ方向の空間が無駄になっている。
本発明では、半導体チップを搭載した実装基板の厚さ方向の距離が長くなることが許容されることを利用してその表面面積を小さくする技術を提供する。また、半導体チップを効率的に冷却することができる技術を実現する。

本発明の実装基板に用いる基板は、表面と裏面に一対の主電極が形成されている半導体チップを搭載する。その基板の表面には、半導体チップの表面と裏面が基板の表面に直交する姿勢の半導体チップを収容できる窪みが形成されている。また、半導体チップの表面に対向する窪みの側壁に、半導体チップの一方の主電極に接続する第１配線パターンが形成されている。また、半導体チップの裏面に対向する前記窪みの側壁に、半導体チップの他方の主電極に接続する第２配線パターンが形成されている。

上記の基板によると、基板に形成された窪みの内部に、その窪みの底と半導体チップの側面が接する状態で半導体チップを収容することができる。基板の表面面積が小さくても、広い表面と広い裏面を持つ半導体チップを搭載することができるため、実装基板の表面面積を小さくすることができる。また、半導体チップの表面及び裏面を基板の側壁に接触させることができるため、半導体チップで発生した熱を基板に効率的に伝導することができ、基板に冷却装置を設置することで半導体チップを効率的に冷却することができる。

本発明の実装基板に用いる基板は、ダイオード等の制御電極を有しない半導体チップに適用することができるのみならず、ＩＧＢＴ等の制御電極を有する半導体チップに適用することもできる。この場合の基板は、表面と裏面に一対の主電極が形成されているとともに側面に制御電極が形成されている半導体チップを搭載する。その基板の表面には、半導体チップの表面と裏面が基板の表面に直交するとともに半導体チップの側面が基板の表面に平行する姿勢の半導体チップを収容できる窪みが形成されている。また、半導体チップの表面に対向する窪みの側壁に、半導体チップの一方の主電極に接続する第１配線パターンが形成されている。また、半導体チップの裏面に対向する窪みの側壁に、半導体チップの他方の主電極に接続する第２配線パターンが形成されている。また、その基板の表面に、半導体チップの制御電極に接続する第３配線パターンが形成されている。

上記の基板によると、前述の基板と同様に、基板に形成された窪みの内部に、その窪みの底と半導体チップの側面が接する状態で半導体チップを搭載することができる。さらに、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＦＥＴ（Field Effect Transistor）等の３つの電極を有する半導体チップを搭載することができる。ＩＧＢＴやＦＥＴ等の半導体チップを搭載するための基板であるにも関わらず、基板の表面の面積を小さくすることができる。また、半導体チップで発生した熱を基板に効率的に伝導することができ、基板に冷却装置を設置することで半導体チップを効率的に冷却することができる。

本発明は、表面と裏面に一対の主電極が形成されている半導体チップを搭載した実装基板に具現化することができる。半導体チップの表面と裏面が基板の表面に直交する姿勢の半導体チップを収容できる窪みが基板の表面に形成されている。その半導体チップの表面に対向する窪みの側壁には、半導体チップの一方の主電極に接続する第１配線パターンが形成されている。また、その半導体チップの裏面に対向する前記窪みの側壁には、半導体チップの他方の主電極に接続する第２配線パターンが形成されている。半導体チップの一方の主電極と第１配線パターンが、導電性の材料で接続固定されている。また、半導体チップの他方の主電極と第２配線パターンが、導電性の材料で接続固定されている。さらに、半導体チップの側面の一端が、保護膜を介して窪みの底面に接している。すなわち、実装基板は、半導体チップの表面と裏面が基板の表面に直交する姿勢の半導体チップを収容可能であるとともに基板の表面に形成されている窪みと、半導体チップの表面に対向する窪みの側壁に形成されている、半導体チップの一方の主電極に接続する第１配線パターンと、半導体チップの裏面に対向する窪みの側壁に形成されている、半導体チップの他方の主電極に接続する第２配線パターンと、半導体チップの一方の主電極と第１配線パターンとを接続固定している導電性の第１材料と、半導体チップの他方の主電極と第２配線パターンとを接続固定している導電性の第２材料と、半導体チップの側面の一端と前記窪みの底面との間に介在している保護膜とを備えている。半導体チップの主電極と基板の配線パターンが接続固定されることにより、半導体チップが基板に搭載されて実装基板を形成している。ここでいう導電性の材料とは、はんだや、導電性の樹脂材料や、金属ペーストなどがあげられる。

上記の実装基板によると、広い表面と広い裏面を有する半導体チップを、小さな表面面積の基板に搭載することができる。基板の表面の面積が小さくても、広い表面と広い裏面を有する半導体チップを搭載することができるため、実装基板の表面面積を小さくすることができる。また、半導体チップの表面および裏面に形成された主電極と基板の窪みの側壁に形成された配線パターンを接続することにより、半導体チップで発生した熱を基板に効率的に伝導することができ、基板に冷却装置を設置することで半導体チップを効率的に冷却することができる。

本発明は、表面と裏面に一対の主電極が形成されているとともに側面に制御電極が形成されている半導体チップを搭載した実装基板に具現化することもできる。この基板では、半導体チップの表面と裏面が基板の表面に直交するとともに半導体チップの側面が基板の表面に平行する姿勢の半導体チップを収容できる窪みが基板の表面に形成されている。その半導体チップの表面に対向する窪みの側壁には、半導体チップの一方の主電極に接続する第１配線パターンが形成されている。また、その半導体チップの裏面に対向する前記窪みの側壁には、半導体チップの他方の主電極に接続する第２配線パターンが形成されている。また、その基板の表面には、半導体チップの制御電極に接続する第３配線パターンが形成されている。半導体チップの一方の主電極と第１配線パターンが、導電性の材料で接続固定されている。また、半導体チップの他方の主電極と第２配線パターンが、導電性の材料で接続固定されている。さらに、半導体チップの側面の一端が、保護膜を介して窪みの底面に接している。また、半導体チップの制御電極と第３配線パターンが、ワイヤボンディングされている。半導体チップの主電極と基板の配線パターンが接続固定されることにより、半導体チップが基板に搭載されて実装基板を形成している。

上記の実装基板によると、前述の実装基板と同様に、広い表面と広い裏面を持つ半導体チップを、小さな表面面積の基板に搭載することができる。その半導体チップにＩＧＢＴやＦＥＴ等の大電力用の半導体チップを用いた場合でも、表面面積が小さな実装基板を実現することができる。また、半導体チップで発生した熱を基板に効率的に伝導することができ、基板に冷却装置を設置することで半導体チップを効率的に冷却することができる。

本発明の実装基板では、前述の構成に加えて、第１配線パターンは、前記窪みの側壁から基板の表面に亘って連続しており、第２配線パターンは、前記窪みの側壁から基板の表面に亘って連続していることが好ましい。
上記の実装基板によると、半導体チップの一方の主電極に接続する第１配線パターンと半導体チップの他方の主電極に接続する第２配線パターンの間に流れる電流を、基板の表面に取り出すことができる。それにより、複数の半導体チップの一方の主電極に接続されている配線パターン同士を基板の表面で接続することもできる。同様に、複数の半導体チップの一方の主電極に接続されている配線パターン同士を基板の表面で接続することもできる。

本発明の実装基板は、基板の表面に形成されている窪みの側壁が、基板の表面側で窪みの横断面が大きく、窪みの底面側で窪みの横断面が小さくなる向きに傾斜していることが好ましい。
上記の実装基板によると、基板に半導体チップを搭載するときに、半導体チップを搭載し易い。半導体チップを基板の所定の位置に搭載し易い。

本発明の実装基板は、基板を構成している材料が金属であり、基板の表面と各配線パターンの間に、絶縁膜が形成されていることが好ましい。
上記の実装基板によると、基板が熱伝導率の高い金属で形成されている。それにより、半導体チップで発生した熱を基板に効率的に伝導することができる。基板に冷却装置を設置することで半導体チップを冷却する効率が飛躍的に上昇する。大掛かりな冷却装置を用いることなく、半導体チップを効率的に冷却することができる。

本発明の実装基板は、半導体チップの少なくとも一方の主電極を取り囲む範囲が、保護膜で保護されていることが好ましい。
上記の保護膜が形成されていると、半導体チップの主電極と基板の窪みの側壁に形成された配線パターンを、導電性の材料で接続するときに、一方の主電極と他方の主電極が短絡することを防止できる。導電性の材料の移動範囲を、保護膜によって所望する範囲内に留めることができる。

本発明の半導体チップを搭載している実装基板の製造方法は、下記の工程群を備えている。すなわち、表面に一方の主電極が形成されており、裏面に他方の主電極が形成されおり、側面が保護膜で保護されている半導体チップを製造する工程と、半導体チップの表面と裏面が基板の表面に直交する姿勢の半導体チップを収容できる窪みを基板の表面に形成する工程と、半導体チップの表面に対向する基板の表面に形成された窪みの側壁に、半導体チップの一方の主電極に接続する第１配線パターンを形成する工程と、半導体チップの裏面に対向する基板の表面に形成された窪みの側壁に、半導体チップの他方の主電極に接続する第２配線パターンを形成する工程と、半導体チップの側面の一端が保護膜を介して前記窪みの底面に接するように、半導体チップを前記窪み内に収容する収容工程と、半導体チップの一方の主電極と第１配線パターンを、導電性の材料で接続固定する工程と、半導体チップの他方の主電極と第２配線パターンを、導電性の材料で接続固定する工程を備えている。

上記の製造方法によると、半導体チップの表面と裏面が基板の表面に直交する姿勢で、半導体チップが基板に埋め込まれた実装基板を製造することができる。すなわち、表面の面積が小さな実装基板を製造することができる。その半導体チップの一方の主電極を第１配線パターンに接続し、その半導体チップの他方の主電極を第２配線パターンに接続することにより、半導体チップの表面と裏面の両方が基板と接触する実装基板を製造することができる。それにより、半導体チップで発生した熱を基板に効率的に伝導することができ、基板に冷却装置を設置することによって半導体チップを効率的に冷却できる実装基板を製造することができる。また、少なくとも一方の主電極を取り囲む範囲が保護膜で保護されていることにより、半導体チップ表面と裏面に形成されている主電極と基板の窪みに形成されているそれぞれの配線パターンを、導電性の材料で接続固定する工程で、導電性の材料が主電極間同士を短絡させることがない。

本明細書に開示する半導体チップを搭載している実装基板の製造方法は、下記の工程群を備えていてよい。すなわち、表面に一方の主電極が形成されており、裏面に他方の主電極が形成されており、側面に制御電極が形成されているとともに、少なくとも一方の主電極を取り囲む範囲が保護膜で保護されている半導体チップを製造する工程と、半導体チップの表面と裏面が基板の表面に直交する姿勢の半導体チップを収容できる窪みを基板の表面に形成する工程と、半導体チップの表面に対向する前記窪みの側壁に、半導体チップの一方の主電極に接続する第１配線パターンを形成する工程と、半導体チップの裏面に対向する前記窪みの側壁に、半導体チップの他方の主電極に接続する第２配線パターンを形成する工程と、基板の表面に、半導体チップの制御電極に接続する第３配線パターンを形成する工程と、半導体チップの一方の主電極と第１配線パターンを、導電性の材料で接続固定する工程と、半導体チップの他方の主電極と第２配線パターンを、導電性の材料で接続固定する工程と、半導体チップの制御電極と第３配線パターンを、ワイヤボンディングする工程を備えている。

上記の製造方法によると、前述の製造方法で製造される実装基板と同様に、表面面積が小さな実装基板を製造することができる。半導体チップで発生した熱を基板に効率的に伝導することができ、基板に冷却装置を設置することによって半導体チップを効率的に冷却できる実装基板を製造することができる。半導体チップ表面と裏面に形成されている主電極と基板の窪みに形成されているそれぞれの配線パターンを、導電性の材料で接続固定する工程で、導電性の材料が主電極間同士を短絡させることもない。
側面に制御電極が形成されているような半導体チップ、例えばＩＧＢＴやＦＥＴ等の半導体チップを搭載している実装基板を製造することができる。

本発明の半導体チップを搭載する基板と、半導体チップを搭載している実装基板によると、実装基板の厚さ方向の距離は長くなるが、実装基板の表面の面積を小さくすることができる。また、半導体チップと基板の接触面積が大きいため、半導体チップで発生した熱を効率的に基板に効率的に伝導することができ、基板を冷却することで半導体チップを効率的に冷却することができる。

実施例の主要な特徴を示す。
（第１実施形態）基板に窪みを形成して、窪みの内部に半導体チップ搭載することによって実装基板の表面の面積を小さくしている。半導体チップと基板の窪みの側壁に形成された配線をはんだで接続している。また、基板を構成する材料にはアルミニウムを使用している。

図面を参照して以下に実施例を詳細に説明する。
（第１実施例）
図１は、基板２に半導体チップ２０を搭載した実装基板１０を模式的に示している。実装基板１０の表面に窪み３０が形成されており、半導体チップ２０が６個搭載されている。窪み３０の内部に半導体チップ２０が一方の側面を下にして搭載されている。半導体チップ２０の上側の側面にはゲート電極６が形成されている。ゲート電極６は、ワイヤ８によって、基板２の表面に形成されているゲート配線１４に接続されている。図示１６は、ソース配線である。ソース配線１６は、基板２の表面から窪み３０の側壁まで連続して形成されており、窪み３０の側壁で半導体チップ２０のソース電極と電気的に接続している。図示２２は、ドレイン配線である。ドレイン配線２２は、基板２の表面から窪み３０の側壁まで連続して形成されており、窪み３０の側壁で半導体チップ２０のドレイン電極と電気的に接続している。窪み３０の側壁部分の構成は後述する。なお、図１では、基板２に形成されているゲート配線１４、ソース配線１６及びドレイン配線２２の一部のみを簡略化して示しており、基板２の表面に形成されている全ての配線パターンを示すものではない。
基板２は、アルミニウムで形成されており、基板２の内部に図示しない冷却装置を備えている。冷却装置により基板２全体を冷却することができる。

図２は、図１のII−II線に沿った要部断面図を示している。
基板２に窪み３０が形成されている。窪み３０の底の部分は、半導体チップ２０の側面よりも大きく形成されている。窪み３０の横断面は、基板の表面側では大きく、窪み３０の底面側では小さくなる向きに傾斜して形成されている。
窪み３０を含む基板２の表面には、絶縁膜２４が形成されている。その絶縁膜２４の表面にゲート配線１４とソース配線１６とドレイン配線２２が形成されている。ゲート配線１４は基板２の表面部分のみに形成されている。ソース配線１６は、窪み３０の一方の側壁（紙面左側）に形成されており、ゲート配線１４と接しない状態で基板２の表面まで連続して形成されている（図１参照）。ドレイン配線２２は、窪み３０の他方の側壁（紙面右側）から基板２の表面部分まで連続して形成されている。
絶縁膜２４が形成されていることにより、ゲート配線１４、ソース配線１６及びドレイン配線２２が互いに電気的に接続しない状態を保っている。

半導体チップ２０は、図示しないソース電極が形成されている表面を取り囲む範囲と半導体チップ２０の側面の一部が、保護膜２６によって覆われている。半導体チップ２０の側面の一端が、保護膜２６，絶縁膜２４を介して窪み３０の底に接して搭載されている。半導体チップ２０の側面の他の一端であって、保護膜２６に覆われている部位にゲート電極６が形成されている。そのゲート電極６は、その一部分が保護膜２６を貫通して、半導体チップ２０の図示しないゲート領域に接続している。ゲート電極６は、ワイヤ８によりゲート配線１４に接続されている。半導体チップ２０のソース電極（図示省略）とソース配線１６は、はんだ１８で接続されている。半導体チップ２０のドレイン電極（図示省略）とドレイン配線２２は、はんだ１８で接続されている。保護膜２６によりはんだ１８が、半導体チップ２０の側面に流れることを防止している。

図３は、半導体チップ２０を搭載した後の窪み３０の平面図を示している。
半導体チップ２０が、窪み３０の内部に搭載されている。半導体チップ２０は、はんだ１８によって、窪み３０の側壁に形成されているソース配線１６及びドレイン配線２２に接続されている。半導体チップ２０の側面の一部は、側面の周方向に亘って保護膜２６によって覆われている。保護膜２６の表面にゲート電極６が形成されている。
ゲート電極６は、ワイヤ８によりゲート配線１４に接続されている。ゲート配線１４は基板２の表面にのみ形成されている。
ソース配線１６は、基板２の表面から連続して窪み３０の側壁まで形成されている。ソース配線１６は、窪み３０の側壁において、半導体チップ２０のソース電極と電気的に接続している。
ドレイン配線２２は、基板２の表面から連続して窪み３０の側壁まで形成されている。ドレイン配線２２は、窪み３０の側壁において、半導体チップ２０のドレイン電極と電気的に接続している。

（基板及び実装基板の製造方法）
本発明の実装基板１０の製造方法を、図面を参照して説明する。まず、図４に示すようにアルミニウム基板２を用意する。次に、図５に示すように、アルミニウム基板２をエッチングして窪み３０を形成する。
次に、図６に示すように、窪み３０の表面及び基板３０の表面にＣＶＤ法を利用して、酸化シリコンからなる絶縁膜２４を形成する。次いで絶縁膜２４の表面にスパッタ法を利用してゲート配線１４とソース配線１６とドレイン配線２２を形成する。このとき、ソース配線１４は、窪み３０の一方の側壁から基板２の表面に亘って連続して形成する。同様に、ドレイン配線２２は、窪み３０の他方の側壁から基板２の表面に亘って連続して形成する。
次いで、図７に示すように、半導体チップ２０の表面と裏面が基板２の表面に直交するとともに半導体チップ２０の側面が基板２の表面に平行でゲート電極６が基板２の表面側に位置する姿勢で、半導体チップ２０を窪み３０に収容する。半導体チップ２０に保護膜２６及びゲート電極６を形成する方法は後述する。半導体チップ２０を窪み３０に搭載するに先立って、半導体チップ２０のソース電極及びドレイン電極が形成されている面に未溶融状態のはんだ板１８を貼り付ける。
次いで、実装基板を２００℃に加熱して、半導体チップのソース電極とソース配線１６及び半導体チップのドレイン電極とドレイン配線２２を、はんだ１８によって、電気的に接続固定する（図８）。ここで、半導体チップ２０と窪み３０の隙間は、窪み３０の底の部分では狭く、基板２の表面に向かうに従って広くなっている。そのため、はんだ１８は、窪み３０の底には流れにくく、半導体チップ２０の側面にはんだ１８が付着することが防止できる。ソース配線１６とドレイン配線２２間の短絡が防止できる。
次いで、ゲート電極６とゲート配線１４をワイヤボンディング利用してワイヤ８で接続し、図２に示す実装基板１０を得ることができる。

（半導体チップの製造方法）
図９から図１４は、半導体チップ２０に保護膜２６及びゲート電極６を形成する工程を示す要部断面図を示している。なお、図９〜図１４では、分かり易さのために、複数の半導体チップ２０に保護膜２６及びゲート電極６を同時に形成する工程の内、２個の半導体チップ２０について示している。
まず、図９に示すように、隣り合う２個の半導体チップ２０のダイシング部分以外にレジスト膜４０を形成する。レジスト膜４０は、フォトレジストを成膜した後、所望する部分以外を露光した後、不要部分を現像液で除去して得られる。
次いで、図１０に示すように、隣り合う２個の半導体チップ２０のダイシング部分をドライエッチングして溝４２を形成する。
次に、図１１に示すように、レジスト膜４０をアルカリ溶液で除去した後、ＣＶＤ法を利用して、酸化シリコンの保護膜（後に保護膜２６になる部分を含む）４４を形成する。
次いで、図１２に示すように、半導体チップのゲート領域につらなる部分にコンタクトウィンドウ４４ａを設け、さらにスパッタリング法を利用して、チタン（Ｔｉ）を主材料とする金属膜（後にゲート電極６になる部分を含む）４６を形成する。金属膜４６の一部は、保護膜４４のコンタクトウィンドウ４４ａを貫通して半導体チップ２０のゲート領域に電気的に接続される。次いで、半導体チップ２０のゲート領域に接している金属膜４６の表面にレジスト膜４８を形成する。
次に、図１３に示すように、サイドウォールドライエッチング法を利用して、レジスト膜４８が形成されている部分以外の金属膜４６を除去する。次いで、レジスト膜４８を、アルカリ溶液で除去する。このようにして、半導体チップ２０のゲート領域に接しており、半導体チップ２０の側壁の一部に形成されるゲート電極６が得られる。
次に、図１４に示すように、実装基板２０のソース領域を覆っている部分の保護膜４４を弗化水素系溶液で除去した後、隣り合う半導体チップ２０をダイシングにより分離する。ゲート電極６ならびにソース電極を取り囲む範囲は、額縁状に保護膜４４で取り囲まれている。

本実施例の実装基板では、前述の効果に加えて下記に示す効果が得られる。
半導体チップの側面にゲート電極が形成されている。そのため、半導体チップの表面ではゲート電極を形成するための面積を削減することができる。半導体チップの表面ではソース電極を形成することができる面積が増加する。ソース電極の面積を大きく形成すると、ソース電極とソース配線の接触面積が大きくなり、電気抵抗を小さくすることができる。すなわち、半導体チップのオン抵抗を下げることができる。
半導体チップのソース電極及びドレイン電極に、予めはんだ膜が形成されている。予めはんだ膜が形成されていることにより、はんだの融点以上に半導体チップを加熱するだけで電極と配線を接続できる。電極と配線をワイヤで接続するよりも簡単な方法で製造できる。また、電極と配線をワイヤで接続するよりも電極と配線を接続する体積が増加するため、半導体チップのオン抵抗が小さくなる。
半導体チップの側壁に保護膜が形成されているため、はんだが溶融して半導体チップの側壁に移動しても、半導体チップの側壁に直接付着することを抑制できる。半導体チップの電極同士が短絡することを防止できる。

基板に形成される窪みは、その窪みの横断面が、基板の表面側では大きく、窪みの底面側では小さくなるように傾斜して形成されている。基板に形成される窪みが傾斜して形成されていることにより、基板に対して半導体チップの位置決めが容易になる。また、はんだが溶融した場合に、はんだが窪みの底部分に流れにくくなる。
基板に形成される窪みの側壁に、ソース電極及びドレイン電極と接続する配線が形成されている。窪みの側壁に配線を形成することにより、基板の表面に形成する配線を削減することができるため、基板の表面面積をより小さくすることができる。
基板と配線の間に絶縁膜を形成することにより、基板の材料として金属（本実施例ではアルミニウム）を使用することができる。基板の材料として金属を使用すると、半導体チップで発生した熱を基板に効率的に伝導することができ、基板に冷却装置を設置することで半導体チップを冷却する効率が飛躍的に向上する。

本発明の実装基板は、半導体チップの周囲が基板の側壁に囲まれている。特に、基板の材料として金属を使用することにより、半導体チップが電磁波障害や静電気の影響を受けにくくなる。半導体チップの耐久性が向上し、実装基板が誤動作することを防止できる。
本発明では、基板に形成された配線とソース電極又は配線とドレイン電極の接続にワイヤを使用しない。配線とソース電極をワイヤボンディングで接続することによる半導体チップへの損傷が防止できる。同様に、配線とドレイン電極をワイヤボンディングで接続することによる半導体チップへの損傷が防止できる。
本発明では、半導体チップの一方の表面にソース電極が形成され、ソース電極が形成されている面に対向する面にドレイン電極が形成されている。ソース配線とソース電極をはんだで接続し、ドレイン配線とドレイン電極をはんだで接続することにより半導体チップの両面にかかる応力を均一にすることができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施例では、基板を２００℃で加熱して、電極と配線を電気的に接続固定している。しかしながら、はんだの種類によって加熱する温度を変化することができる。すなわち、基板を加熱する温度は、はんだの融点以上であればよい。
上記実施例では、ソース配線とソース電極をはんだで接続し、ドレイン配線とドレイン電極をはんだで接続している。しかしながら、はんだを用いずに、他の導電性を有した材料で接続してもよい。例えば、導電性の熱可塑性樹脂を、加熱工程で熱可塑性樹脂の軟化点以上で加熱してもよい。または、導電性の熱硬化性樹脂を、加熱工程で熱硬化性樹脂の硬化点以上で加熱してもよい。または、導電性のペースト材料を、加熱工程で固化させてもよい。すなわち、配線と電極が電気的に接続する材料であればよい。
上記実施例では、アルミニウム基板をエッチングして窪みを形成している。しかしながら、切削で窪みを形成することもできる。
上記実施例では、アルミニウムの基板を利用しているが、基板はアルミニウム以外の金属を利用してもよい。金属は熱伝導率が高く、どのような種類の金属でも半導体チップを効率的に冷却することができる。また、基板の材料は金属に限定されず、例えば樹脂を利用してもよい。樹脂は加工性に富むため、基板の製造コストを削減することができる。また、樹脂を利用すると、軽量な実装基板を提供することができる。さらに、基板と配線の間の絶縁膜を省略することができる。すなわち、基板を形成する材料は、目的と用途に合わせて選択することができる。
上記実施例では、窪みの表面および基板の表面にＣＶＤ法を利用して、絶縁膜を形成している。しかしながら、印刷で絶縁膜を形成することもできる。また、絶縁膜は酸化シリコンに限らず、樹脂等の絶縁物も利用することができる。
上記実施例では、絶縁膜の表面に、スパッタ法を利用して配線を形成している。しかしながら、印刷やメッキで配線を形成してもよい。
上記実施例では、チタンを主材料とする金属膜を形成している。しかしながら、ニッケルやタングステンなどの材料を利用することもできる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

本発明の実装基板の外観を簡易的に示している。 本発明の実装基板の要部断面図を示している。 本発明の実装基板の要部上面図を示している。 本発明の実装基板の製造工程図を示している（１）。 本発明の実装基板の製造工程図を示している（２）。 本発明の実装基板の製造工程図を示している（３）。 本発明の実装基板の製造工程図を示している（４）。 本発明の実装基板の製造工程図を示している（５）。 本発明の半導体チップの製造工程図を示している（１）。 本発明の半導体チップの製造工程図を示している（２）。 本発明の半導体チップの製造工程図を示している（３）。 本発明の半導体チップの製造工程図を示している（４）。 本発明の半導体チップの製造工程図を示している（５）。 本発明の半導体チップの製造工程図を示している（６）。 従来の実装基板の外観を簡易的に示している。

符号の説明

２、５２：基板
８、５８、６４：ワイヤ
１０、５０：実装基板
２０、６０：半導体チップ
１４、６４：ゲート配線
１６、６４：ソース配線
１８：はんだ
２２：ドレイン配線
２４：絶縁膜
２６：保護膜

Claims (8)

1. 表面と裏面に一対の主電極が形成されている半導体チップを搭載している実装基板であり、
   半導体チップの表面と裏面が基板の表面に直交する姿勢の半導体チップを収容可能であるとともに基板の表面に形成されている窪みと、
   半導体チップの表面に対向する前記窪みの側壁に形成されている、半導体チップの一方の主電極に接続する第１配線パターンと、
   半導体チップの裏面に対向する前記窪みの側壁に形成されている、半導体チップの他方の主電極に接続する第２配線パターンと、
   半導体チップの一方の主電極と第１配線パターンとを接続固定している導電性の第１材料と、
   半導体チップの他方の主電極と第２配線パターンとを接続固定している導電性の第２材料と、
   半導体チップの側面の一端と前記窪みの底面との間に介在している保護膜と、を備えていることを特徴とする実装基板。
2. 半導体チップの側面の他端に形成されている制御電極と、
   基板の表面に形成されている、半導体チップの制御電極に接続する第３配線パターンと、
   半導体チップの制御電極と第３配線パターンとを接続しているワイヤボンディングと、をさらに備えていることを特徴とする請求項１に記載の実装基板。
3. 第１配線パターンは、前記窪みの側壁から基板の表面に亘って連続しており、
   第２配線パターンは、前記窪みの側壁から基板の表面に亘って連続していることを特徴とする請求項１又は２に記載の実装基板。
4. 前記窪みの側壁が、基板の表面側で窪みの横断面が大きく、窪みの底面側で窪みの横断面が小さくなる向きに傾斜していることを特徴とする請求項１から３のいずれか一項に記載の実装基板。
5. 前記基板は金属製であり、
   基板の表面と各配線パターンのとの間に絶縁膜が介在していることを特徴とする請求項１から４のいずれか一項に記載の実装基板。
6. さらに、半導体チップの少なくとも一方の主電極を取り囲む範囲に設けられている保護膜を備えていることを特徴とする請求項１から５のいずれか一項に記載の実装基板。
7. 半導体チップを搭載している実装基板の製造方法であり、
   表面に一方の主電極が形成されており、裏面に他方の主電極が形成されており、側面が保護膜で保護されている半導体チップを製造する工程と、
   半導体チップの表面と裏面が基板の表面に直交する姿勢の半導体チップを収容できる窪みを基板の表面に形成する工程と、
   半導体チップの表面に対向する前記窪みの側壁に、半導体チップの一方の主電極に接続する第１配線パターンを形成する工程と、
   半導体チップの裏面に対向する前記窪みの側壁に、半導体チップの他方の主電極に接続する第２配線パターンを形成する工程と、
   半導体チップの側面の一端が保護膜を介して前記窪みの底面に接するように、半導体チップを前記窪み内に収容する収容工程と、
   半導体チップの一方の主電極と第１配線パターンを、導電性の材料で接続固定する工程と、
   半導体チップの他方の主電極と第２配線パターンを、導電性の材料で接続固定する工程を有することを特徴とする実装基板の製造方法。
8. 収容工程に先立って、半導体チップの双方の主電極に熱硬化性の導電性材料を貼り付ける貼り付け工程を有しており、
   収容工程後に基板を加熱することにより、半導体チップの一方の主電極と第１配線パターン、及び、半導体チップの他方の主電極と第２配線パターンを、同時に接続固定することを特徴とする請求項７に記載の実装基板の製造方法。

Images