JP2004356173A - 半導体素子の実装構造 - Google Patents

Abstract

【課題】チップの被実装体への実装構造を、構造の複雑化を招くことなくコンパクト化させる。また、実装構造のコンパクト化を図りながら、チップの電極と被実装体の電極との確実な導通構造も得る。
【解決手段】被実装体１に凹部２を形成し、その凹部２内にチップ３を実装した半導体素子の実装構造において、チップ３の少なくとも一端部には電極部４を形成するとともに、被実装体１の凹部２の立上り壁面２ｂには、チップ３の電極部４に接触導通する電極部５を形成する。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の実装構造に係り、詳しくは、実装基板などの被実装体と半導体素子との実装技術に関するものである。
【０００２】
【従来の技術】
半導体素子の実装構造としては、チップの回路形成面に形成された信号出力電極から、金属ワイヤ等のボンディングで被実装体に形成した対応電極への導通を行うワイヤボンディングがよく知られている。即ち、チップを、その回路形成面が上に向く状態で被実装体に載置して接着剤やはんだ等を用いて固定し、アルミや金等この微細な金属線を用いて被実装体表面に形成された電極に引き回すとともに、チップやワイヤをエポキシなどの樹脂で覆う（金属やセラミック製の蓋を被せるともある）ことにより、耐環境信頼性を確保させる技術である。
【０００３】
ワイヤボンディングでは、チップの面積の他に、被実装体上の電極配置のための面積、エポキシ等の樹脂材料を塗布するのに必要な面積等が必要であるとともに、チップ上において弧を描くワイヤを保護する必要もあることから、チップの厚さに加えてワイヤボンディング高さを越える高さにエポキシを盛る等の封止構造を設けることになり、その結果、チップの実装構造としては、必要な面積や高さが比較的大きくなるものであった。
【０００４】
そこで、実装面積を縮小させる有効な手段としてフリップチップ実装がある。これは、チップの出力用電極に金属ワイヤやめっき等によって金属突起を形成し、その金属突起を備えた回路形成面を被実装体に対向させた状態で、被実装体の対応電極に金属突起が直接に当接させて導通させ、その状態でチップと被実装体との隙間にエポキシなどのアンダーフィル樹脂を浸透させて、フリップチップの回路形成面の保護とチップ上の被実装体の電極接合の機械的強度を確保する公知の手段である。この手段では、チップの実装に必要な被実装体上の面積は、チップそのものの面積の他に、アンダーフィル樹脂のチップ面積から外にぬれ広がる面積で良いとともに、高さ方向の寸法も、金属突起の高さとチップの厚さを加えた分の面積だけで良く、ワイヤボンディングに比べて必要面積並びに高さの双方を縮小することができている。
【０００５】
また、チップ実装に必要な面積や高さをさらに縮小可能な手段として、チップ実装用としての上下に貫通した孔を被実装体に形成するとともに、チップの側端面に設けられたバンプ電極に接触する電極を、被実装体における孔周辺の縦壁部分に設けた構造を採るものがある。つまり、チップを孔に入れ込むことにより、チップの実装高さを低くできるとともに、チップの電極と被実装体の電極とを直接に当接させることで、面積も小さく抑えることが可能となるものであり、例えば、特許文献１において開示されたものが知られている。
【０００６】
【特許文献１】
特開平０７−１０６４６３号公報
【０００７】
【発明が解決しようとする課題】
前記特許文献１に示された技術では、貫通孔にチップを入れて配置するものであるから、確かに実装部分の高さを低くすることはできている。しかしながら、チップの実装箇所が貫通孔であるから、チップを抜け落ちないように支える絶縁テープ等の支持部材が別途に必要であるとともに、その支持部材を被実装体に固定する構造も必要である。加えて、被実装体は、貫通孔の存在によって強度や剛性が低下するから、被実装体の厚みを全体的に厚くするとか、横方向の寸法を増す等の補強が必要になる。従って、被実装体の、特に実装部分の構造が複雑化するとともに、その支持部材の厚み分は実装部分の高さが実質的に高くなる等、思いのほか実装部分のコンパクト化は達成できておらず、更なる改善の余地がある。
【０００８】
また、特許文献１に示された技術では、チップの側端面から横に張り出たバンプ電極と、被実装体の貫通孔周辺部に植設された導電性部材から成るリードとを突き合わせて導通させる構造を採っているが、横に多数近接して並ぶ導通箇所が単純な突合せ構造であるが故に、電極どうしが横にずれる等の左右方向での寸法誤差による導通不良が生じないように、チップやその電極の寸法精度、並びに被実装部におけるリード等による電極の寸法精度を高くする必要があり、それによってコストアップを招いている。
【０００９】
さらに詳しく説明すると、特許文献１に示された技術では、被実装体表面の窪みを付けた部分に電極を形成する手段が限られており、特に被実装体として安価で最も―般的なガラスエポキシ基板を用いた場合、窪みの底部に電極を設ける方法は製造上非常に困難である。従つて、セラミックや成形樹脂を材料とした被実装体でしか実現ができないが、―般にこれらの材料は材料コストや加工費が高く、これらのコストに見合う付加価値を見込めるモジュ一ルでしか実現できない。
また、複数のチップを被実装体上に平面的に並べる場合は、アンダーフィル樹脂を共有するものとして、その拡がり面積を考慮しないとしても、チップ同志はその搭載装置の位置精度以上離す必要がある。このチップ間の距離はチップ数が増えるほどモジュールの小型化のためには阻害要因となる。
さらに、先に指摘したように、チップの回路形成面にある出力電極に微小電極を形成するなどによって、回路形成面から鉛直方向に出力信号を出す方法では、異なるチップをその端子面を対向させることによって両チップ間の導通を図ることはできるが、結局はインターポーザーとして、被実装体を介して他のチップや部品等と接続したり出力する必要がある。
【００１０】
上記の実情に鑑みて、本発明の目的は、実装構造を工夫することにより、チップの被実装体への実装構造を、構造の複雑化を招くことなくコンパクト化させる点にある。また、実装構造のコンパクト化を図りながら、多数存在するチップの電極と被実装体の電極とを確実に導通し得る構造を得ることも目的とする。
【００１１】
【課題を解決するための手段】
請求項１の構成は、被実装体に凹部を形成し、その凹部内にチップを実装した半導体素子の実装構造において、チップの少なくとも一端部には電極部を形成するとともに、被実装体の凹部の立上り壁面には、チップの電極部に接触導通する電極部を形成していることを特徴とする。
【００１２】
請求項２の構成は、請求項１の構成において、チップの端部と、被実装体の凹部の立上り壁面とには、相互に嵌り合う段部を対応して形成し、それぞれに接触導通する電極部を形成していることを特徴とするものである。
【００１３】
請求項３の構成は、請求項１の構成において、チップの端部と、被実装体の凹部の立上り壁面とには、相互に補い合う傾斜面を形成し、それぞれに接触導通する電極部を形成しているとを特徴とするものである。
【００１４】
請求項４の構成は、請求項１〜３のいずれかにおいて、チップの端部には複数の窪み部を形成するとともに、それら各窪み部には電極部を形成しており、
被実装体の凹部の立上り壁面には、窪み部に嵌入する突出部を形成するとともに、これら突出部に電極部が形成しており、
チップ端部の各窪み部に形成した電極部と、被実装体の凹部の立上り壁面の突出部に形成された電極部とは、互いに接触導通させる構造にしていることを特徴とするものである。
【００１５】
請求項５の構成は、請求項４において、窪み部がチップの厚さ方向に貫通していることを特徴とするものである。
【００１６】
請求項６の構成は、請求項４において、窪み部がチップの厚さ方向に貫通していないことを特徴とするものである。
【００１７】
請求項７の構成は、請求項４〜６のいずれかにおいて、突出部は、凹部の縦壁部分から横側方に突出する形状に構成されるとともに、その突出部に被実装体の電極部を形成してあることを特徴とするものである。
【００１８】
請求項８の構成は、請求項４〜７のいずれかにおいて、窪み部に、チップの電極部に導通する導電性材料を充填させてあることを特徴とするものである。
【００１９】
請求項９の構成は、請求項４〜８のいずれかにおいて、窪み部は、チップ側が細くなるくさび形状に形成されていることを特徴とするものである。
【００２０】
請求項１０の構成は、請求項４〜８のいずれかにおいて、窪み部は、チップ側が広くなる逆くさび形状に形成されていることを特徴とするものである。
【００２１】
請求項１１の構成は、請求項１〜１０のいずれかにおいて、チップの電極部は、チップから導出させたボンディングワイヤを、チップの端部側に屈曲させて形成していることを特徴とするものである。
【００２２】
請求項１２の構成は、請求項１〜１１のいずれかにおいて、被実装体に形成された凹部は有底であることを特徴とするものである。
【００２３】
請求項１３の構成は、請求項１２において、チップは、その回路形成面が被実装体の凹部の底面に対面するようにして、被実装体に実装される構造としてあることを特徴とするものである。
【００２４】
請求項１４の構成は、請求項１〜１１のいずれかにおいて、被実装体は、チップの端部を支える支持部を有するとともに、被実装体の凹部は、該被実装体の厚み方向に貫通した孔部をなしていることを特徴とするものである。
【００２５】
請求項１５の構成は、請求項１４において、チップの厚みが被実装体の厚みにほぼ等しくなっており、チップが被実装体の表面から突出しないようにしていることを特徴とするものである。
【００２６】
請求項１６の構成は、チップの端面には、チップの電極部と異なる外部接続用の電極部を更に形成していることを特徴とするものである。
【００２７】
【発明の実施の形態】
−第１実施形態−
第１実施形態による半導体素子の実装構造は、図１、図２に示すように、被実装体１に凹部２を形成し、その凹部２内に直方体のチップ３を実装したものである。凹部２は、チップ３を受け止める底面２ａを有した窪みであり、被実装体１の基材は、成形（金型成形）によって所定の形状に形成されている。
【００２８】
チップ３の長手方向における両端部には、多数並んだ電極部４が形成されているとともに、被実装体１の凹部２における対応する一対の立上がり壁面２ｂには、チップ３の電極部４に接触導通する電極部５が形成されている。凹部２の電極部５は、チップ３の電極部４に対応した位置及び数でもって装備されている。これら電極部４，５は突出配備されているが、凹部２の内面やチップ３の外面と同一面となる状態や、凹入する状態に装備しても良い。
【００２９】
凹部２の幅寸法（内幅）ｄ２と、チップ３の幅寸法（外幅）とは、容易に出し入れできる範囲内で同寸法に設定することにより、対応する双方の電極部４，５が正確に対向するように、被実装体１とチップ３との幅方向での位置決めが行われる。また、凹部２の長手方向（図１における紙面左右方向）の寸法、即ち、対向する電極部５間の寸法は、両端部の電極部４の外面となるチップ３の全長とは、チップ３を凹部２に入れたときに、互いの電極部４，５が押圧接触するよう、ほぼ同じ寸法に設定されている。
【００３０】
従って、チップ３を凹部２に嵌め込めば、図１に示すように、チップ３の回路形成面３Ａである上面と被実装体１の上面とが同じ高さレベルになるとともに、幅方向には正確に位置決めされて、チップ３の電極部４と、これに対応する被実装体１の電極部５とが良好に接触して導通する状態が得られる。尚、図１においては、電極部４，５がその厚み分だけ被実装体１の上面より突出しているが、突出しないように設定することは勿論可能である。
【００３１】
尚、被実装体１を、プリント配線を施した薄い基材の積層によって形成する手段では、図３に示すように、孔の空いた複数枚（例えば４枚）の孔付き基板６の下側に、孔の無い平板状の孔無し基板７を１枚積層することにより、凹部２を有した被実装体１を構成することが可能である。図３に示す構造では、チップ３の電極部４は、チップ３の上面から突出しないように埋め込まれているとともに、被実装体１の電極部５は、最上段の孔付き基板６に形成された切欠き部６ａを用いて、被実装体１の上面よりも突出しないように落とし込み配置されている。
【００３２】
ところで、各電極部４，５のその他の構造としては、図９（ａ）に示すように、被実装体１の凹部２の電極部５を逆Ｌ字状に設定し、かつ、チップ３の電極部４を、チップ３の端部を上下に挟み込む「コ」字状に設定する構造としても良い。また、図９（ｂ）に示すように、各電極部４，５を、チップ３を凹部に正しく入れた状態において互いに嵌り合う階段形状に形成しても良い。
【００３３】
また、図２に仮想線で示すように、チップ３の端面に、チップ用の電極部４とは異なる外部接続用の電極部４ｇを設けるとともに、被実装体１に、その外部接続用電極部４ｇに対応するリード線２０付きの外部用電極部５ｇを設けた構成としても良い。
【００３４】
−第２実施形態−
第２実施形態による半導体素子の実装構造は、図４に示すように、チップ３の端部と、被実装体１の凹部２の立上り壁面２ｂとには、相互に嵌り合う段部８，９を対応して形成し、それぞれに接触導通する電極部１０，１１を形成した構造とされている。尚、第１実施形態による実装構造と実質的に同じ部分には、図１，図２に示す符号と同じ符号を記す。
【００３５】
被実装体１の段部８は、凹部２の深さの前範囲に亘る上下高さで、かつ、平面視が矩形形状で横側方に凹入した複数の凹段部８に形成されるとともに、チップ３の段部９は、チップ３の上下に亘って横側方に突出形成されて、凹段部９に嵌入自在な平面視が矩形で複数の凸段部９に形成されている。そして、被実装体１の電極部１０は、凹段部８の左右両側面、及び内奥側面の全面と、これら三面から続く状態で被実装体１の上面に形成された略コ字状の部分とで成り、厚さの極薄い表面電極の状態で形成されている。
【００３６】
チップ３の電極部１１は、凹段部８の左右両側面、及び内奥側面に対応するよう、凸段部９の左右側面、及び先端側面の三面に形成されている。この電極部１１も、厚さの極薄い表面電極の状態に形成されており、後述する導電性材料１３から構成しても良い。従って、チップ３を凹部２に入れ込むと、チップ３の凸段部９と、対応する被実装体１の凹段部８とが嵌合され、それによって互いの電極部１０，１１が接触して導通する状態がもたらされるのである。尚、チップ３の回路形成面３Ａは、上面側でも底面側のいずれに設定しても良い。
【００３７】
上記の例では、被実装体１に凹段部８を、チップ３に凸段部９を夫々形成したが、これら凹凸を逆に設定しても良い。図４に示す被実装体１の凹部２の端面２ｂ（又は、チップ３に端面）の電極部付き凹凸形状は、例えば、図５に示す方法によって形成される。図５は、例として、チップ３の端面に形成する場合を示している。
【００３８】
先ず、図５（ａ）に示すように、チップ３の基材３Ｋの適所に平面視で矩形の貫通孔１２を並列形成し、次いで、図５（ｂ）に示すように、その貫通孔１２の四つの側面、及びチップ３の表裏の一方の面における貫通孔１２の周囲部分に導電性材料１３を塗布する。又は、周囲部分はプリント基板に貼着された金属箔として（エッチング等による）、貫通孔１２の四つの側面に金属箔に導通する導電材料を塗布する。その後、各貫通孔１２の中心を通る切断線ｃ［図５（ｂ）参照］で基材３Ｋをカットし、図５（ｃ）に示すように、端部に、電極部１０付きの凹段部８が形成されたチップ３を得る。尚、チップ３の端部に凹段部８を形成する構造は、請求項５の内容（窪み部がチップの厚さ方向に貫通する）に相当しており、そこに導電性材料１３を充填又は塗布する構造は、請求項８に相当する。
【００３９】
尚、導電性材料１３としては、導電性樹脂やはんだ等があるが、前述した貫通孔１２の四つの側面等の縦壁部分には、鉛直方向に加圧や超音波印加等の手段を用いて被実装体１の電極５とチップ３の電極部４との導通を行うことも可能である。この場合、チップと被実装体との間に熱収縮する樹脂のような材料を入れることにより、チップと被実装体とを互いに密着させる方向の応力をかける手段で、導通を保つことが可能である。
【００４０】
−第３実施形態−
第３実施形態による半導体素子の実装構造は、図６に示すように、チップ３の端部と、被実装体１の凹部２の立上り壁面２ｂとには、相互に嵌り合う段部１４，１５を対応して形成し、夫々に接触導通する電極部１０，１１を形成している。そして、被実装体１は、チップ３の端部を支える支持部１Ａを有するとともに、被実装体１の凹部２は、被実装体１の厚み方向に貫通した孔部をなしている。
【００４１】
被実装体１の段部１４は、凹部２の深さの略半分に亘る上下高さで、かつ、平面視が矩形形状で横側方に凹入した複数の窪み段部１４に形成されるとともに、チップ３の段部１５は、チップ３の略半分に亘って横側方に突出形成されて、窪み段部１４に嵌入自在な平面視が矩形で複数の部分凸段部１５に形成されている。そして、被実装体１の電極部１０は、窪み段部１４の左右両側面、内奥側面、及び底面の全面と、これら側面、内奥側面から続く状態で被実装体１の上面に形成された略コ字状の部分とで成り、厚さの極薄い表面電極の状態で形成されているチップ３の電極部１１は、窪み段部１４の左右両側面、内奥側面、及び底面に対応するよう、部分凸段部１５の左右側面、先端側面、及び底面の三面に形成されている。この電極部１１も、厚さの極薄い表面電極の状態に形成されており、前述の導電性材料１３から構成しても良い。。
【００４２】
被実装体１の窪み段部１４は、チップ３の部分凸段部１５を下側から支える機能も有している。即ち、凹部２を貫通孔として被実装体１の厚みをさらに薄肉化した場合において、チップ３の下方への抜け落ちを防止してしっかりと支える支持部１Ａとしても構成されている。また、チップ３の厚みが被実装体１の厚みにほぼ等しくなっており、チップ３が被実装体１の表面から突出しないように構成されている。
【００４３】
従って、チップ３を凹部２に嵌め込むと、チップ３の部分凸段部１５と、対応する被実装体１の窪み段部１４とが嵌合され、それによって互いの電極部１０，１１が接触して導通するとともに、チップ３を良好に支える状態がもたらされるのである。尚、チップ３の回路形成面３Ａは、上面側でも底面側のいずれに設定しても良い。
【００４４】
尚、被実装体１の支持部１Ａの構造としては、図７に示すように、被実装体１が、窪み段部１４の底面と内奥側面に亘るＬ字状（又は略Ｚ字状）に屈曲した電極部５を有し、チップ３が、部分凸段部１５の底面と先端側面に続くＬ字状（又は略コ字状）の電極部４を有した構成としても良い。この場合、凹部２の両端における窪み段部１４の下側部分が、上下に貫通する凹部２においてチップ３を支える支持部１Ａに相当している。
【００４５】
−第４実施形態−
第４実施形態による半導体素子の実装構造は、図８に示すように、チップ３の端部と、被実装体１の凹部２の立上り壁面２ｂとには、相互に補い合う傾斜面１６，１７を形成し、それぞれに接触導通する電極部４，５を形成している。
【００４６】
チップ３の長手方向の両端部に形成された傾斜面１６は、チップ３の長手方向長さが下に行くほど短くなるオーバーハング傾斜面１６に形成され、かつ、そのオーバーハング傾斜面１６の上部からチップ３の上面に亘る形状に沿う状態に屈曲された電極部４を有している。そして、凹部２の周辺部に形成された被実装体１の傾斜面１７は、凹部２の深さ方向で深くなる程、チップ長手方向長さが短くなる皿状傾斜面１７に形成され、その皿状傾斜面１７の上部から被実装体１の上面に亘る形状に沿う状態に屈曲された電極部５を有している。
【００４７】
尚、被実装体１の傾斜面１７は、図８においては、凹部２の底面２ａまでは達しない長さのものに構成されているが、凹部２の底面２ａまで続く面としても良い。このように、チップ３の傾斜面１６と被実装体１の傾斜面１７とは、傾斜角度が同じであれば、それらの長さが互いに異なっても良いとともに、傾斜角度が少し異なっている場合では、下で支える側（図８では被実装体１）の傾斜面の傾斜角度が急（水平に対する角度が大）であるか、上側の傾斜面の長さが極短ければ、問題無くチップ３を凹部２に入れ込むことができる。又、平面視において、チップ３と凹部２との接合面が傾斜させることも可能であり、これらの手段が「相互に補い合う傾斜面」に相当する。
【００４８】
従って、図７に示すように、チップ３を上方から凹部２に落とし込み移動させるだけで、チップ３を被実装体１に、それらの電極部４，５どうしが接触導通する状態で埋設装備させることができる。加えて、左右の傾斜面１６，１７によるテーパー機能により、夫々の電極部４，５が確実に接触されて導通され、かつ、チップ３が凹部２の所定位置に位置決めされる作用が発揮されるのである。
【００４９】
−第５実施形態−
第５実施形態による半導体素子の実装構造は、図１０に示すように、チップ３の端部と、被実装体１の凹部２の立上り壁面とには、相互に嵌り合う段部１８，１９を対応して形成し、それぞれに接触導通する電極部４，５を形成している。チップ３の段部１８は窪み部に形成されており、その窪み部１８は、チップ側が細くなるくさび形状、詳しくは台形に形成されている。被実装体１の段部１９は、窪み部１８に丁度嵌り合うべく、先端側ほど幅が狭い台形凸部１９に形成されている。
【００５０】
これら窪み部１８と台形凸部１９とには、図１１に示すように、チップ３を凹部２に入れ込んだ状態においては、それらの各先端部と底部とには、チップ３の長手方向において隙間ｍが存在しており、互いの電極部４，５は側面部分での接触となっている。従って、チップの熱膨張係数が被実装体１のそれよりも大きい場合には、温度が高くなるに従ってチップ３と被実装体１とが互いに押し合う関係、即ち、台形凸部１９がより窪み部１８の奥深くに入り込もうとする力が働くので、テーパー作用によってチップ３がよりしっかりと被実装体１に実装されるとともに、互いの電極部４，５どうしがより強く接触するという好ましい状態が得られる。
【００５１】
−第６実施形態−
第６実施形態による半導体素子の実装構造は、図１２に示すように、図１０に示す実装構造とくさび形状（相互に嵌り合う段部１８，１９）を互いに逆にしたような構造である。即ち、チップ３の窪み部１８は、チップ側が広くなる逆くさび形状（逆台形状）に形成され、かつ、被実装体１の台形凸部１９は、窪み部１８に丁度嵌り合うべく、先端側ほど幅が広い逆台形凸部１９に形成されている。
【００５２】
この図１２に示す例では、各電極４，５を、図１３に示すように、窪み部１８を形成する側壁部の先端部分に、平面視で略コ字状の電極部４を設けるとともに、逆台形凸部１９を形成する側壁部の根元部分に、チップ３の電極部４に接触するべく、平面視で略コ字状の電極部５を設けてある。尚、これら電極部４，５を、図１０に示すように、窪み部１８の根元側と逆台形凸部１９の先端側とに設けるようにしても良い。
【００５３】
これら窪み部１８と逆台形凸部１９とには、図１３に示すように、チップ３を凹部２に入れ込んだ状態においては、それらの各先端部と底部とには、チップ３の長手方向において隙間ｍが存在しており、互いの電極部４，５は側面部分での接触となっている。従って、チップの熱膨張係数が被実装体１のそれよりも小さい場合には、温度が高くなるに従ってチップ３と被実装体１とが互いに押し合う関係、即ち、台形凸部１９がより窪み部１８の奥深くに入り込もうとする力が働くので、テーパー作用によってチップ３がよりしっかりと被実装体１に実装されるとともに、互いの電極部４，５どうしがより強く接触するという好ましい状態が得られる。
【００５４】
図１０に示す実装構造では、チップ３を上から下に下ろす移動や、横への移動によって凹部２に実装させることができるが、互いに抜け出しが不能となる「ホゾ組み」構造を採る図１２に示す実装構造では、チップ３を被実装体１に対して下方移動する動きでのみ、凹部２に実装させることが可能である。
【００５５】
−第７実施形態−
第７実施形態による半導体素子の実装構造は、図１４に示すように、チップ３を横移動させて凹部２に実装させる構造、又は、図示は省略するが、凹部を、チップより長さの長いものとして、凹部に落とし込んだチップを、その状態で横スライド移動させることで実装する構造である。
【００５６】
この場合の凹部２は、図１４、図１５に示すように、一端が開放されることで三方が囲まれた窪地状に被実装体１に形成されており、チップ３は、その開放された開口部２１から横移動させて凹部２に実装自在である。この例では、チップ３の電極部４と、被実装体５の電極部５とは突合せ対向配置される構造となっているが、この構造には限定されない。次に、この横スライド実装構造における幾つかのバリエーションを示す。
【００５７】
図１６に示す横スライド実装構造は、チップ３の端部に、およそ上半分側がチップ側に凹入する複数の窪み部１８が形成されるとともに、被実装体１の凹部２の立上り壁面には、窪み部１８に嵌入する突出部１９が形成されている。チップ３の電極部４は、窪み部１８の底面から立上るクランク形状で設けてあり、被実装体１の電極部５は、突出部１９の底面から立上るＬ字形で設けてある。尚、図１６（ａ）は要部の平面図を、図１６（ｂ）は要部の断面図を夫々示している。
【００５８】
図１７に示す横スライド実装構造は、チップ３の端部には下広がりの傾斜面１８が、かつ、被実装体１にはオーバーハングした傾斜面１９が夫々形成されており、これは、図８に示す実装構造における傾斜面１６，１７の傾斜角度が互いに反対になったような構成である。夫々の電極部４，５は、各傾斜面１８，１９に沿った傾斜が付いた形状に形成されている。
【００５９】
〔別実施形態〕
チップ３の電極部４は、図１８に示すように、チップ３から導出させたボンディングワイヤ２２を、チップ３の端部側に屈曲させて形成し、チップ端面３ａに沿わす構造としても良い。即ち、チップ３の上面である回路形成面３Ａから垂直に延びているボンディングワイヤ２２を屈曲させ、その先端側をチップ端面３ａに沿わして電極部４に構成するのである。
【００６０】
尚、チップ端面３ａが段差状になっている場合には、図１９に示すように、段差の角部分に架け渡すように屈曲するとか、同図に破線で示すように、段差形状に沿う段形状に屈曲するといった具合に加工する。
【００６１】
チップ３の電極部４と、被実装体１の電極部５としては、図２０に示すように、被実装体１の凹部２の立上り壁面に形成された窪み部１８の内奥縦側壁のみに電極部５を設け、かつ、チップ３の端部に形成された突出部１９における先端縦側壁のみに設ける構造でも良い。また、これとは反対に、被実装体１に突出部１９が、かつ、チップ３に窪み部１８が形成される構造も可能である。
【００６２】
チップを支える被実装体１の支持部１Ａは、図８に示されたような、傾斜面でもってチップを受け止める構造も可能である。
【００６３】
【発明の効果】
以上説明したように、本発明の請求項１に記載の半導体素子の実装構造によれば、被実装体に凹部を形成し、その凹部内にチップを実装した半導体素子の実装構造において、チップの少なくとも一端部には電極部を形成するとともに、被実装体の凹部の立上り壁面には、チップの電極部に接触導通する電極部を形成していることを特徴としているので、従来のチップ（半導体チップ）の実装構造に比べて、必要面積や高さを削減することができ、構造の複雑化を招くことなくよりコンパクト化を図ることができた。それによって、より高密度な半導体装置を供給することが可能となる利点もある。
また、図５に示すように、端面を用いた導通構造を、ウェハ状態からの加工によって可能となるので、生産性の改善や低コストが可能となる効果もある。
【００６４】
請求項２にように、チップと被実装体とに相互に嵌り合う段部と電極部とを形成すれば、それら段部どうしの嵌合によって強固な実装状態と、良好な導通状態とを得ることができる。また、チップが凹部に実装される構造として、請求項３のように、互いに補う傾斜面どうしとする手段や、請求項９，１０のように、くさび形どうしで嵌り合う構造とすれば、チップと被実装体との熱膨張の違いを、電極部のより確実な導通や、より強固な実装状態を得ることに利用可能となる効果が得られる。
【００６５】
請求項４〜７のように、チップ端面に形成された窪みと、被実装体の凹部に形成された突出部とが嵌合して導通する構造とすれば、窪みと突出部とによる正確な位置決め状態でチップを凹部に実装できながら、良好な導通状態を得ることができる。そして、請求項８のように、チップの窪み部に、電極部に導通する導電性材料を充填すれば、簡単な構成追加でありながら、導電性材料によって導通状態が確実なものとなる利点がある。
【００６６】
請求項１１のように、ボンディングワイヤを曲げて電極部とすれば、電極部のための特別な工程や設備が不要であり、既存の設備、材料でもって電極部を構成できるようになる。請求項１２のように、凹部が有底であれば、特別な支持構造を持つことなくチップを支持でき、かつ、被実装体の強度や剛性を十分に保持させることができて好都合である。
【００６７】
請求項１３のように、チップの回路形成面を、凹部の底に向ければ、チップの実装構造を利用して回路形成面を保護することができる好都合なものになる。請求項１４や１５のように、凹部を貫通孔としたり、それに加えてチップ厚さを被実装体より厚くならないようにすれば、よりコンパクト化を図ることができる点で有用である。また、請求項１６のように、外部接続用の電極部をチップに設けておけば、被実装体に実装しながらも、その他の機器や電子部品に対しても配線可能な便利なものとなる。
【図面の簡単な説明】
【図１】第１実施形態による実装構造を示す断面図
【図２】図１の実装構造を示す分解斜視図
【図３】被実装体の別構造を示す実装構造の断面図
【図４】第２実施形態による実装構造を示す要部の分解斜視図
【図５】（ａ），（ｂ），（ｃ）共に、図４に示す電極部の作成方法例を示す作用図
【図６】第３実施形態による実装構造を示す要部の分解斜視図
【図７】図６の電極部の別構造を示す断面図
【図８】第４実施形態による実装構造を示す断面図
【図９】電極部の別形状・構造を示す要部の側面図
【図１０】第５実施形態による実装構造を示す要部の平面図
【図１１】図１０における段部の拡大平面図
【図１２】第６実施形態による実装構造を示す断面図
【図１３】図１２における段部の拡大平面図
【図１４】第７実施形態による実装構造の原理を示す平面図
【図１５】図１４の断面側面図
【図１６】第７実施形態による具体的な実装構造を示し、（ａ）は要部の平面図、（ｂ）は要部の断面側面図
【図１７】第７実施形態による他の具体的な実装構造を示す要部の断面側面図
【図１８】ボンディングワイヤを電極部に形成する作用図
【図１９】チップの段差状端部におけるボンディングワイヤの電極部を示す側面図
【図２０】段部における電極部の別構造を示す分解斜視図
【符号の説明】
１ 被実装体
１Ａ 支持部
２ 凹部
２ａ 底面
２ｂ 立上り壁面
３ チップ
３Ａ 回路形成面
４ チップの電極部
４ｇ 外部接続用の電極部
５ 被実装体の電極部
８，９ 段部
１３ 導電性材料
１６，１７ 傾斜面
１８ 窪み部
１９ 突出部
２２ ボンディングワイヤ

Claims (16)

1. 被実装体に凹部を形成し、その凹部内にチップを実装した半導体素子の実装構造であって、
   前記チップの少なくとも一端部には電極部を形成するとともに、前記被実装体の凹部の立上り壁面には、前記チップの電極部に接触導通する電極部を形成している半導体素子の実装構造。
2. 請求項１において、
   前記チップの端部と、前記被実装体の凹部の立上り壁面とには、相互に嵌り合う段部を対応して形成し、それぞれに接触導通する電極部を形成している、半導体素子の実装構造。
3. 請求項１において、
   前記チップの端部と、前記被実装体の凹部の立上り壁面とには、相互に補い合う傾斜面を形成し、それぞれに接触導通する電極部を形成している、半導体素子の実装構造。
4. 請求項１〜３のいずれかにおいて、
   前記チップの端部には複数の窪み部を形成するとともに、それら各窪み部には電極部を形成しており、
   前記被実装体の凹部の立上り壁面には、前記窪み部に嵌入する突出部を形成するとともに、これら突出部に電極部が形成しており、
   上記チップ端部の各窪み部に形成した電極部と、前記被実装体の凹部の立上り壁面の突出部に形成された電極部とは、互いに接触導通させる構造にしている、半導体素子の実装構造。
5. 請求項４において、
   前記窪み部がチップの厚さ方向に貫通している半導体素子の実装構造。
6. 請求項４において、
   前記窪み部がチップの厚さ方向に貫通していない半導体素子の実装構造。
7. 請求項４〜６のいずれかにおいて、
   前記突出部は、前記凹部の縦壁部分から横側方に突出する形状に構成されるとともに、その突出部に前記被実装体の電極部を形成してある半導体素子の実装構造。
8. 請求項４〜７のいずれかにおいて、
   前記窪み部に、前記チップの電極部に導通する導電性材料を充填させてある半導体素子の実装構造。
9. 請求項４〜８のいずれかにおいて、
   前記窪み部は、チップ側が細くなるくさび形状に形成されている半導体素子の実装構造。
10. 請求項４〜８のいずれかにおいて、
    前記窪み部は、チップ側が広くなる逆くさび形状に形成されている半導体素子の実装構造。
11. 請求項１〜１０のいずれかにおいて、
    前記チップの電極部は、前記チップから導出させたボンディングワイヤを、前記チップの端部側に屈曲させて形成している、半導体素子の実装構造。
12. 請求項１〜１１のいずれかにおいて、
    前記被実装体に形成された凹部は有底である半導体素子の実装構造。
13. 請求項１２において、
    前記チップは、その回路形成面が前記被実装体の凹部の底面に対面するようにして、前記被実装体に実装される構造としてある半導体素子の実装構造。
14. 請求項１〜１１のいずれかにおいて、
    前記被実装体は、前記チップの端部を支える支持部を有するとともに、前記被実装体の凹部は、該被実装体の厚み方向に貫通した孔部をなしている半導体素子の実装構造。
15. 請求項１４において、
    前記チップの厚みが前記被実装体の厚みにほぼ等しくなっており、前記チップが前記被実装体の表面から突出しないようにしている、半導体素子の実装構造。
16. 請求項１〜１５のいずれかにおいて、
    前記チップの端面には、前記チップの電極部と異なる外部接続用の電極部を更に形成している半導体素子の実装構造。

Images