JP5269741B2 - 電子部品用パッケージ及び検出装置 - Google Patents

電子部品用パッケージ及び検出装置 Download PDF

Info

Publication number
JP5269741B2
JP5269741B2 JP2009240077A JP2009240077A JP5269741B2 JP 5269741 B2 JP5269741 B2 JP 5269741B2 JP 2009240077 A JP2009240077 A JP 2009240077A JP 2009240077 A JP2009240077 A JP 2009240077A JP 5269741 B2 JP5269741 B2 JP 5269741B2
Authority
JP
Japan
Prior art keywords
pad
mounting
electronic component
notch
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009240077A
Other languages
English (en)
Other versions
JP2010171380A5 (ja
JP2010171380A (ja
Inventor
晶紀 白石
昌宏 春原
秀明 坂口
裕一 田口
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009240077A priority Critical patent/JP5269741B2/ja
Priority to US12/643,391 priority patent/US8564077B2/en
Publication of JP2010171380A publication Critical patent/JP2010171380A/ja
Publication of JP2010171380A5 publication Critical patent/JP2010171380A5/ja
Application granted granted Critical
Publication of JP5269741B2 publication Critical patent/JP5269741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Gyroscopes (AREA)

Description

本発明は電子部品用パッケージ及び検出装置に関する。
加速度等を検出する検出素子等の電子部品が搭載された基板状のパッケージが、その端面が実装基板側の実装面に直角に当接して実装される電子部品用パッケージについては、例えば下記特許文献１に記載されている。
特許文献１に記載されている電子部品用パッケージを構成するパッケージ本体の概略を図１０（ａ）（ｂ）に示す。図１０に示す基板状のパッケージ本体１００は、複数のセラミック板を積層して形成されたパッケージであって、電子部品としてＭＥＭＳ(Micro Electro Mechanical System)が搭載されている。
このパッケージ本体１００が垂直実装される端面１０２は、図１０（ａ）に示す様に、端面１０２と交差する第１側面１０４に形成されたリード端子１０６，１０６・・の各々から延出されたリード端子１０８が形成されている。
更に、図１０（ｂ）に示す様に、第１側面１０４に対して反対面となる第２側面１１０に形成されたリード端子１１２，１１２・・の各々からも、端面１０２にリード端子１１４が延出されている。
また、図１０に示すパッケージ本体１００のリード端子１０６，１１２が形成された側面と異なる側面には、端面１０２を実装基板の実装面に当接してパッケージ本体１００を直角に実装する際に、パッケージ本体１００の実装基板に対する固着強度を補強すべく、はんだ接続される金属層１１６，１１６が形成されている。
特開２００７−１３２６８７号公報
図１０に示すパッケージ本体１００を実装基板の実装面に直角に実装する際には、端面１０２を実装基板の実装面に当接して、端面１０２に形成されたリード端子１０８，１１４の各々を実装基板の実装面に形成された対応するパッドに当接すると共に、パッケージ本体１００の金属層１１６，１１６の各々を実装基板の対応するパッドに当接する。次いで、リード端子１０８，１１４の各々と対応する実装基板のパッド、及び金属層１１６，１１６の各々と対応する実装基板のパッドとをはんだ接続する。
しかし、図１０に示すパッケージ本体１００は、複数のセラミック板を積層し焼成して形成されたパッケージであるため、幅狭の端面１０２を平坦面に形成することは困難である。このため、実装基板の実装面に端面１０２を当接したとき、パッケージ本体１００と実装基板の実装面との角度が不確定である。
この様に、パッケージ本体１００と実装基板の実装面との角度が不確定な加速度等の検知装置では、搭載されたＭＥＭＳによる検知精度が著しく低下し、検知装置として使用できないおそれがある。
従って、パッケージ本体１００と実装基板の実装面との角度が一定角度で立設されているように特別な配慮を払う必要がある。
そこで、本発明の課題は、実装基板に実装したとき、実装基板の実装面との角度が不確定状態となるおそれのある従来の電子部品用パッケージの課題を解決し、実装基板の実装面に、実装面との角度を所定角度で確実に実装できる電子部品用パッケージ及び検知装置を提供することを目的とする。
本発明者等は、前記課題を解決すべく検討した結果、実装基板の平坦な実装面に当接する基板状のパッケージ本体の端面を平坦な切断面に形成し、且つパッケージ本体の切断面と側面との境界部に形成した切欠部の内壁面に、パッケージ本体に搭載した電子部品の電極端子と電気的に接続されたパッドを形成し、この切欠部内にはんだを充填することによって、切欠部内のパッドと実装基板の実装面に形成したパッドとを電気的に接合できると共に、パッケージ本体を実装基板の実装面に容易に所定角度で実装できることを知った。
すなわち、本発明者等は、前記課題を解決する手段として、第１側面およびこの反対面となる第２側面と前記第１および第２側面に交差する端面とを含む基板状のパッケージ本体に、電子部品が搭載された電子部品用パッケージであって、前記端面が実装基板側の平坦な実装面に当接して、前記パッケージ本体が前記実装面に対して直角に固着して実装されるように、前記端面が平坦な切断面に形成され、前記端面と前記第１側面との境界部には、第１切欠部が形成され、前記端面と前記第２側面との境界部には、第２切欠部が形成され、前記第１切欠部の内壁面には、前記第１側面との交差角が鈍角となる傾斜面が前記第１切欠部の側壁面の全てに形成され、前記第２切欠部の内壁面には、前記第２側面との交差角が鈍角となる傾斜面が前記第２切欠部の側壁面の全てに形成され、前記第１切欠部の傾斜面には、前記実装面に対する固着用の第１パッドが形成され、前記第２切欠部の傾斜面には、前記実装面に対する固着用の第２パッドが形成され、前記第１および第２パッドのうち、一方が前記電子部品と電気的に接続されている接続パッドであり、他方が前記電子部品と電気的に接続されていないダミーパッドである電子部品用パッケージを提供できる。
パッケージ本体の端面を、実装基板側の平坦な実装面に直角に当接して実装することによって、電子部品用パッケージを実装基板側の実装面に確実に直角に実装できる。
また、切欠部の内壁面に形成した傾斜面にパッドを形成することによって、パッドを容易に形成でき、電子部品の電極端子から延出された配線パターンとも容易に接続できる。
更に、パッケージ本体に、切断面と交差する第１側面との境界部に第１切欠部と、前記第１側面に対して反対面となる第２側面と切断面との境界部に第２切欠部とを形成し、前記第１切欠部と第２切欠部との一方に形成したパッドを電子部品と電気的に接続することによって、第１切欠部と第２切欠部との各々にはんだを充填したとき、各切欠部内に充填した溶融はんだの収縮に起因して発生する電子部品用パッケージの傾斜を防止できる。
かかる第１切欠部及び第２切欠部の各々の内壁面に形成した傾斜面にパッドを形成することによって、内壁面にパッドが形成された第１切欠部と同程度の溶融はんだとの濡れ性を呈する。このため、第１切欠部及び第２切欠部内に充填された溶融はんだの表面張力によるメニスカスも同程度のものが形成される。このパッドも、第２切欠部の傾斜面に形成することによって、容易に形成できる。
かかる本発明者等が提供した課題を解決する手段において、下記の好ましい態様を上げることができる。
前記第２側面には、電子部品搭載用の凹部が形成され、前記凹部内には、前記電子部品が接合される接合パッドが形成され、前記接合パッドが、前記接続パッドと電気的に接続され、前記電子部品が、前記接合パッドと接合して該接合パッドを介して前記接続パッドと電気的に接続され、前記凹部内で搭載されている。
また、前記凹部内には、該凹部の底面から突出する突出部が形成され、前記接合パッドが、前記突出部の先端面に形成され、前記電子部品が、前記突出部の先端面で搭載されて、前記凹部の底面から離間している。
また、前記第１切欠部内から前記第１側面上に引き出されるように前記第１パッドを含む第１配線が形成され、前記第２切欠部内から前記第２側面上に引き出されるように前記第２パッドを含む第２配線が形成されている。
また、前記第２配線が、前記第２切欠部内から前記第２側面上に引き出されて、更に、前記凹部の内壁面に沿って形成されている。
また、前記パッケージ本体には、前記第１側面から前記第２側面にかけて貫通するヴィアが形成され、前記ヴィアが、前記接続パッドと電気的に接続されている。
また、前記第１パッドが、前記第１切欠部の内壁面のうち、前記端面側を除いた領域の全面に形成され、前記第２パッドが、前記第２切欠部の内壁面のうち、前記端面側を除いた領域の全面に形成されている。
また、前記第１側面上には、前記第１パッドを露出して第１ソルダーレジストが形成され、前記第２側面上には、前記第２パッドを露出して第２ソルダーレジストが形成されている。
更に、本発明者等は、前記課題を解決する手段として、前記電子部品用パッケージが、前記実装面に実装されている検出装置において、前記電子部品が、検出素子であり、前記実装面には、前記パッケージ本体に対する固着用の第３および第４パッドが形成され、前記第１切欠部に充填された第１はんだによって前記第１パッドと前記第３パッドとが電気的に接続され、かつ、前記第２切欠部に充填された第２はんだによって前記第２パッドと前記第４パッドとが電気的に接続されて、前記端面が前記実装面に当接して、前記実装面に前記パッケージ本体が固着されている検出装置を提供できる。
パッケージ本体の端面を、実装基板側の平坦な実装面に直角に当接して実装することによって、電子部品用パッケージを実装基板側の実装面に確実に直角に実装でき、検出素子の検出精度の向上を図ることができる。
また、パッケージ本体の切欠部の内壁面に形成された傾斜面にパッドを形成することによって、切欠部の内壁面にパッドを容易に形成でき、検知素子の電極端子から延出された配線パターンとも容易に接続できる。
更に、パッケージ本体に、切断面と交差する第１側面との境界部に第１切欠部と、前記第１側面に対して反対面となる第２側面と切断面との境界部に第２切欠部とを形成すると共に、前記第１切欠部及び第２切欠部の一方に形成したパッドを検出素子と電気的に接続し、且つ前記切断面が実装基板側の実装面に当接して、前記実装面に対して装着したパッケージ本体を固着するように、前記第１切欠部及び第２切欠部内にはんだを充填することによって、各切欠部内に充填した溶融はんだの収縮に起因して発生するパッケージ本体の傾斜を防止できる。この第１切欠部及び第２切欠部の各々の内壁面に形成したパッドによって、第１切欠部及び第２切欠部の内壁面は溶融はんだに対して良好な濡れ性を呈する。このため、第１切欠部及び第２切欠部内に充填された溶融はんだの表面張力によって良好なメニスカスを形成できる。このパッドも、第１切欠部及び第２切欠部の各々に形成した傾斜面に形成することによって、容易に形成できる。
かかる本発明者等が提供した課題を解決する手段では、実装基板側に設けた実装面を、実装基板の一面側に配設した中継基板に形成することによって、実装基板の表面が凹凸面に形成されていても、パッケージ本体を搭載する中継基板の搭載面を平坦面に形成できる。この中継基板としては、シリコン基板又はセラミック基板によって形成することが好ましい。
本発明者等が提供した電子部品用パッケージでは、実装基板側の実装面に当接する、基板状のパッケージ本体の端面が、平坦な切断面によって形成されている。
更に、パッケージ本体の切断面と交差する第１側面との境界部に形成した切欠部の内壁面に、電子部品の電極端子と電気的に接続されたパッドが形成され、実装基板側の実装面と当接する切断面にパッドを形成することを要しない。
このため、電子部品用パッケージを形成するパッケージ本体の切断面を実装基板側の実装面に当接することによって、電子部品用パッケージを実施基板側の実装面に容易に所定角度で確実に装着できる。
また、実装基板側の実装面に所定角度で装着した電子部品用パッケージの切欠部内にはんだを充填することによって、実装基板側の実装面に装着された電子部品用パッケージを固着すると共に、実装基板側の実装面に形成したパッドとパッケージ本体に搭載した電子部品と電気的に接続されたパッドとを電気的に接続できる。
その結果、実装基板側の実装面に電子部品用パッケージを実装する際に、電子部品用パッケージを実装基板側の実装面に対して容易に所定角度で確実に装着でき、切欠部に充填するはんだによって電子部品用パッケージと実装基板とを電気的に接続し且つ固着できる。
本発明者等が提供した検知装置の一例を説明する縦断面図である。 図１に示す検知装置の中継基板を説明する断面図である。 図１に示す検知装置のセンサ用パッケージＰの斜視図である。 図３に示すセンサ用パッケージＰの縦断面図及びその部分拡大図である。 図４に示すセンサ用パッケージＰの製造工程である。 センサ用パッケージＰの切断面を実装基板に配設された中継基板に当接する直前の状態を説明する説明図である。 センサ用パッケージＰの切断面を実装基板に配設された中継基板に当接した状態を説明する説明図である。 センサ用パッケージＰの他の例を説明する部分拡大図である。 本発明者等が提供した検知装置の他の例を説明する縦断面図である。 従来のセンサ用パッケージを説明する説明図である。
本発明者等が提供した検知装置の一例を図１に示す。図１に示す検知装置では、電子部品としての加速度等を検知する検知素子が、電子部品用パッケージであるセンサ用パッケージＰに搭載されている。
かかるセンサ用パッケージＰは、実装基板１２の一面側に中継基板１４を介して搭載されている。この中継基板１４は、一面側がセンサ用パッケージＰの実装面１４ａに形成されていると共に、他面側が実装基板１２と接続される接続面に形成されている。かかる中継基板１４の実装面１４ａは、平坦な水平面に形成されている。
この様な、中継基板１４の実装面１４ａには、センサ用パッケージＰを形成する基板状のパッケージ本体１０の端面１０ｃが当接し、センサ用パッケージＰが中継基板１４の実装面１４ａに対して直角に実装（垂直実装）されている。
かかるパッケージ本体１０の端面１０ｃは、平坦な切断面に形成されており、センサ用パッケージＰは中継基板１４にはんだ１６，１６によって固着されている。
この中継基板１４は、図２に示す様に、平板状のシリコン基板１８の一面側（実装面１４ａ）に形成されたパッド２０，２０が、シリコン基板１８の一面側に形成された配線パターン２２，２２及びシリコン基板１８を貫通するヴィア２４を経由してシリコン基板１８の他面側（接続面）に形成されたパッド２６，２６に電気的に接続されている。これらの配線パターン２２，２２及びパッド２０，２０が、パッケージ本体１０との接続に必要な個所を除いてソルダーレジスト２３によって覆われている。
かかるシリコン基板１８の他面側に形成されたパッド２６，２６は、図１に示す様に、実装基板１２の表面に形成されたパッド２８，２８にはんだ３０，３０によって接続されている。
この様に、実装基板１２の一面側に中継基板１４を配設することによって、実装基板１２の表面が凹凸面に形成されていても、パッケージ本体１０を搭載する中継基板１４の実装面１４ａを平坦面に形成できる。
尚、シリコン基板１８には、シリコン基板１８の一面側に研磨を施して平坦面とした後に、パッド２０や配線パターン２２を形成することが好ましい。
図１に示すセンサ用パッケージＰの斜視図を図３に示す。図３に示すパッケージ本体１０は、略長方形状であって、平板状のシリコン基板３４によって形成されている。シリコン基板３４には、第１側面１０ａと第１側面１０ａに対向する第２側面１０ｂ（図１に示すセンサ用パッケージＰにおいて、蓋体４８が装着された面に相当）とが形成されていると共に、この第１側面１０ａ及び第２側面１０ｂと直交する端面１０ｃが形成されている。端面１０ｃは、第１側面１０ａ及び第２側面１０ｂよりも小面積である。
かかる端面１０ｃは、中継基板１４の実装面１４ａに当接する当接面であって、端面１０ｃと直交する第１側面１０ａとの境界部には、図３に示す様に、第1切欠部３２ａ，３２ａ，３２ａが形成されている。かかる第1切欠部３２ａは、第１側面１０ａと端面１０ｃとに開口され、第１切欠部３２ａの側壁面は第１側面１０ａとの交差角が鈍角となる傾斜面３２ｃ，３２ｃ，３２ｃに形成されている。
更に、図３に示す様に、第１側面１０ａに対して反対側面には、端面１０ｃと直交する第２側面１０ｂが形成されている。この第２側面１０ｂと端面１０ｃとの境界部にも、第２切欠部３２ｂ，３２ｂ，３２ｂが形成されている。この第２切欠部３２ｂは、第２側面１０ｂと端面１０ｃとに開口され、第２切欠部３２ｂの側壁面は第２側面１０ｂとの交差角が鈍角となる傾斜面３２ｃ，３２ｃ，３２ｃに形成されている。
このため、パッケージ本体１０の端面１０ｃの外周は、図３に示す様に、第１切欠部３２ａ，３２ａ，３２ａ及び第２切欠部３２ｂ，３２ｂ，３２ｂによって、凹凸形状となっているが、端面１０ｃは平坦面である。
尚、図３においては、パッケージ本体１０の形状を説明するため、配線パターン等については図示を省略した。
図３に示すセンサ用パッケージＰの縦断面図を図４（ａ）に示し、その部分拡大図を図４（ｂ）に示す。
センサ用パッケージＰを形成するパッケージ本体１０のシリコン基板３４の図３に示す第２側面１０ｂには、図４に示す様に、搭載用凹部３６が形成されている。この搭載用凹部３６の底面から突出する突出部３９の先端面は、ＭＥＭＳ等の検知素子３８が搭載される搭載面に形成されている。
かかるシリコン基板３４の第１側面１０ａ及び第２側面１０ｂの全表面には、SiO２から成る絶縁層３４ａによって被覆されている。この「全表面」には、搭載用凹部３６の内壁面、突出部３９の表面、第１切欠部３２ａ，３２ａ，３２ａ及び第２切欠部３２ｂ，３２ｂ，３２ｂの内壁面、及び後述するヴィア４０を形成するヴィア穴４１の内壁面を含む。
搭載用凹部３６の底面から突出する突出部３９の先端面には、検知素子３８の各電極端子と接続されるパッド４０ａ，４０ａが絶縁層３４ａ上に形成されている。かかるパッド４０ａ，４０ａは、シリコン基板３４を貫通するヴィア４０，４０及びシリコン基板３４の第１側面１０ａ（図３）の絶縁層３４ａ上に形成された配線パターン４２を経由して、第１切欠部３２ａの内壁面の絶縁層３４ａ上に形成されたパッド４４に電気的に接続されている。このため、パッケージ本体１０の端面１０ｃには、パッド等を形成することがなく、平坦面を保持できる。
かかるパッド４４は、端面１０ｃとの交差縁近傍を除く第１切欠部３２ａの内壁面の全面に形成することが好ましいが、少なくとも第１切欠部３２ａの傾斜面３２ｃに形成されていればよい。特に、第１切欠部３２ａの端面１０ｃに開口する開口部に対向する傾斜面３２ｃにパッド４４が形成されていることが好ましい。このパッド４４は、第１側面１０ａ上に延出されていてもよい。
パッケージ本体１０の第１側面１０ａに形成された配線パターン４２・・は、パッド４４を除いてソルダーレジスト５０によって被覆されている。このパッド４４も、その端面１０ｃとの交差縁近傍の部分は、ソルダーレジスト５０によって被覆されている。
シリコン基板３４の搭載用凹部３６内に搭載された検知素子３８は、搭載用凹部３６の開口部を覆う蓋体４８によって封止されている。この蓋体４８は、シリコン基板３４に接着剤４８ａによって貼着されている。
また、パッケージ本体１０に形成された第２切欠部３２ｂ，３２ｂ，３２ｂの各内壁面にも、図４に示す様に、銅等の金属から成るダミーパッド４６が形成されている。かかるダミーパッド４６は、端面１０ｃとの交差縁近傍を除く第２切欠部３２ｂの内壁面の全面に形成することが好ましいが、少なくとも第２切欠部３２ｂの傾斜面３２ｃに形成されていればよい。特に、第２切欠部３２ｂの端面１０ｃに開口する開口部に対向する傾斜面３２ｃにダミーパッド４６が形成されていることが好ましい。このダミーパッド４６は、第２側面１０ｂ上に延出されていてもよい。
パッケージ本体１０の第２側面１０ｂに形成されたダミーパッド４６のうち、第２側面１０ｂに形成された部分は、ソルダーレジスト５０によって被覆され、ダミーパッド４６の端面１０ｃとの交差縁近傍の部分も、ソルダーレジスト５０によって被覆されている。
尚、搭載用凹部３６内には、ＭＥＭＳ等の検知素子３８と共に、半導体素子やキャパシタ等の受動部品を同時に搭載してもよい。
かかるセンサ用パッケージＰは、図５に示す方法によって製造できる。図５では、図１に示すパッケージ本体１０の第２側面１０ｂ側を上方に向けた状態で示している。
先ず、図５（ａ）に示す様に、板状体としての平板状のシリコン板５２の両面側にケミカルエッチングを施して、シリコン板５２の一面側に、検知素子３８を搭載する複数の搭載用凹部３６，３６を所定間隔で形成し、且つシリコン基板５２の他面側で搭載用凹部３６，３６の中間部に相当する部分に第１切欠部用凹部３１ａを形成すると共に、第１切欠部用凹部３１ａに対応して搭載用凹部３６，３６の中間部に第２切欠凹部３１ｂを形成する。搭載用凹部３６，第１切欠部用凹部３１ａ及び第２切欠用凹部３１ｂの形状は、シリコン板５２の一面側又は他面側に開口される開口部が底面よりも幅広となる逆台形状である。
尚、このケミカルエッチングは、シリコン板５２の両面側の所定箇所がエッチングされるように、シリコン基板５２の両面側にエッチング用レジストによるマスクを被着して施す。
更に、図５（ｂ）に示す様に、ドライエッチングによって、各搭載用凹部３６，３６の検知素子３８を搭載する搭載面にヴィア穴４１，４１を形成する。かかるドライエッチングも、シリコン板５２の所定箇所がエッチングされるように、シリコン基板５２の両面側にエッチング用レジストによるマスクを被着して施す。
このドライエッチングの際に、ヴィア穴４１，４１を形成した部分を除く搭載用凹部３６の底面を掘り込み、ヴィア穴４１，４１を形成した部分を搭載用凹部３６の底面から突出した突出部３９に形成する。
この突出部３９に、後述する様に、検知素子３８を搭載することによって、検知素子３８を搭載用凹部３６の底面から離間状態にでき、検知素子３８による検出精度を向上できる。
かかる搭載用凹部３６，３６及びヴィア穴４１，４１を形成したシリコン板５２に熱酸化処理を施して、図５（ｃ）に示す様に、ヴィア穴４１，４１の内壁面を含むシリコン板５２の全表面にＳｉＯ２から成る絶縁層３４ａを形成する。
尚、ヴィア穴４１，４１の内壁面を含むシリコン板５２の全表面に、ＣＶＤやスパッタによってＳｉＮやＳｉＯ２から成る膜を形成して絶縁層３４ａとしてもよく、エポキシやポリイミド等の絶縁樹脂の塗布等の方法によって絶縁層３４ａを形成してもよい。
次いで、図５（ｄ）に示す様に、ヴィア穴４１，４１内に金属を充填してヴィア４０，４０を形成すると共に、ヴィア４０，４０から延出した配線パターン４２，４２を第１切欠部用凹部３１ａに向けて延出し、第１切欠部用凹部３１ａの内壁面にパッド４４を形成する。更に、第２切欠部用凹部３１ｂの内壁面にダミーパッド４６を形成する。
かかるパッド４４及びダミーパッド４６には、はんだ１６との濡れ性向上のために、ニッケルめっき層から成る下地めっき層が形成され、更にその上に金めっき層が形成されている。
また、ヴィア４０，４０の突出部３９の上端面には、搭載される検知素子３８の電極端子と接合されるパッド４０ａ，４０ａが形成されている。パッド４０ａ，４０ａ上には、検知素子３８の電極端子との接合性を向上すべく、ニッケルめっき層から成る下地めっき層が形成され、更にその上に金めっき層が形成されている。
かかるヴィア４０，４０、パッド４０ａ，４０ａ、配線パターン４２、パッド４４及びダミーパッド４６は、銅めっきによって形成できる。例えば、ヴィア穴４１，４１の内壁面を含むシリコン板５２の全表面に、無電解銅めっき或いはスパッタ等によって薄膜銅層を形成した後、感光性レジストによってパターニングを施し、次いで、薄膜銅層を給電層とする電解銅めっきを施して、ヴィア穴４１，４１内に銅を充填しつつ、パッド４０ａ，４０ａ、配線パターン４２、パッド４４及びダミーパッド４６としての銅層を形成できる。その後、感光性レジストを剥離して露出した薄膜銅層をエッチングして除去することによって、ヴィア４０，４０、パッド４０ａ，４０ａ、配線パターン４２、パッド４４及びダミーパッド４６としての銅層の間の絶縁を図ることができる。
この様にして形成したヴィア４０，４０の搭載用凹部３６側の端部には、搭載される検知素子３８の電極端子と接合されるパッド４０ａ，４０ａが形成されている。
更に、パッド４０ａ，４０ａ、パッド４４及びダミーパッド４６には、検知素子３８の電極端子との接合性やはんだ１６との濡れ性の向上を図るべく、ニッケルめっき層から成る下地めっき層を形成し、更にその上に金めっき層を形成する。
その後、シリコン板５２の他面側に形成した配線パターン４２、第１切欠部用凹部３１ａ及び第２切欠用凹部３１ｂの各底面の中央部を、ソルダーレジスト５０によって被覆する。
更に、図５（ｅ）に示す様に、搭載用凹部３６，３６の各々に検知素子３８を搭載する。この際に、検知素子３８の各電極端子は、対応するパッド４０ａ、ヴィア４０及び配線パターン４２を経由して第１切欠部用凹部３１ａの内壁面に露出するパッド４４に電気的に接続される。
検知素子３８が搭載された搭載用凹部３６，３６の各開口部には、図５（ｆ）に示す様に、蓋体４８が被着されて検知素子３８は封止される。
その後、図５（ｆ）の一点鎖線で示す位置でシリコン板５２をダイシングブレードで切断してセンサ用パッケージＰ，Ｐを得る。この際に、第１切欠部用凹部３１ａ及び第２切欠部用凹部３１ｂの各底面の中央部に形成したソルダレジスト５０の中央でシリコン板５２を切断する。
この様に、シリコン板５２を第１切欠部用凹部３１ａ及び第２切欠部用凹部３１ｂの各底面の中央部で切断して形成した切断面は平坦面であって、この切断面を端面１０ｃとする図４に示すセンサ用パッケージＰを得ることができる。
この蓋体４８としては、シリコン板やガラス板を用いることができる。かかるシリコン板やガラス板を蓋体４８として用いる場合、蓋体４８とシリコン基板３４とを、陽極接合によって接合することができる。かかる陽極接合では、接着剤を不要にでき、搭載用凹部３６を高度の気密状態とすることができる。この様な高度な気密状態は、検知素子３８の検知精度を向上する上で好ましい。
尚、図５では、搭載用凹部３６，３６の各々に搭載した検知素子３８を封止した後に切断していたが、図５（ｄ）の工程でヴィア４０，４０、パッド４０ａ，４０ａ、配線パターン４２、パッド４４及びダミーパッド４６を形成した後、シリコン板５２を切断して得た各個片のパッケージ本体１０の搭載用凹部３６に検知素子３８を搭載し、次いで搭載用凹部３６を蓋体４８によって封止してセンサー用パッケージＰを得てもよい。
得られた図４に示すセンサ用パッケージＰを実装する際には、図６に示す様に、センサ用パッケージＰを形成するパッケージ本体１０の端面１０ｃである切断面（以下、単に切断面１０ｃと称することがある）を、中継基板１４の実装面１４ａに近接する。
かかる中継基板１４のパッド２６，２６は、実装基板１２に形成されたパッド２８，２８にはんだ３０によって接合されている。このため、実装基板１２のパッド２８，２８の形成面が凹凸面であって、パッド２８，２８の表面高さに差異が存在していても、かかる差異は、はんだ３０によって吸収でき、中継基板１４の実装面１４ａを水平面となるように調整できる。
この中継基板１４の実装面１４ａに形成されたパッド２０，２０上には、はんだ１６，１６が載置されている。
かかるはんだ１６は、センサ用パッケージＰの切断面１０ｃが、中継基板１４の実装面１４ａに当接したとき、溶融されて、図７に示す様に、パッケージ本体１０の第１切欠部３２ａの内壁面に形成されたパッド４４と接触し、その表面張力によって第１切欠部３２ａ内に充填されてメニスカスを形成する。この様にして第１切欠部３２ａ内に充填されたはんだ１６は、中継基板１４のパッド２０とセンサ用パッケージＰのパッド４４とを電気的に接続すると共に、センサ用パッケージＰを中継基板１４の実装面１４ａに対して直角に固着する。
また、図７に示す様に、センサ用パッケージＰの切断面１０ｃが、中継基板１４の実装面１４ａに当接したとき、溶融されたはんだ１６が、パッケージ本体１０の第２切欠部３２ｂの内壁面に形成されたダミーパッド４６と接触し、その表面張力によって第２切欠部３２ｂ内に充填されてメニスカスを形成する。この様にして第２切欠部３２ｂ内に充填されたはんだ１６は、中継基板１４の実装面に対してセンサ用パッケージＰを直角に固着する（垂直実装）。
かかる第１切欠部３２ａ及び第２切欠部３２ｂの内壁面である傾斜面３２ｃに、パッド４４やダミーパッド４６を形成しているため、センサ用パッケージＰを中継基板１４に実装する際に、第１切欠部３２ａ及び第２切欠部３２ｂ内にはんだが充填されたとき、良好なメニスカスが形成され、センサ用パッケージＰを中継基板１４の実装面１４ａに対して正確に直角に実装できる。
このパッド４４やダミーパッド４６によってはんだ１６との濡れ性を向上でき、第１切欠部３２ａ及び第２切欠部３２ｂ内からはんだ１６が流出し、隣接するパッド４４とのショートを惹起することを防止できる。
更に、第１切欠部３２ａ及び第２切欠部３２ｂ内に充填された溶融はんだ１６が凝固するとき、その収縮力を互いに打ち消してセンサ用パッケージＰの傾斜を防止できる。
この様に、実装基板１２上に設けた中継基板１４の水平面に形成された実装面１４ａに対して、検知素子３８が搭載されたセンサ用パッケージＰを直角に装着（垂直実装）した検知装置は、自動車、携帯電話器その他の電子装置に用い、加速度、角速度、傾斜等を検出できる。特に、センサ用パッケージＰを直角に実装している検知装置は、方向性を精度よく検出できる。
また、複数のセンサ用パッケージＰ，Ｐ・・を装着できる中継基板１４を実装基板１２上に配設することによって、実装基板１２上に高密度にセンサ用パッケージＰ，Ｐ・・を装着した検知装置を提供できる。
図１〜図７に示すセンサ用パッケージＰでは、パッケージ本体１０の第１切欠部３２ａ内に検知素子３８と電気的に接続されたパッド４４を形成し、第２切欠部３２ｂ内にダミーパッド４６を形成していたが、図８に示す様に、第２切欠部３２ｂ内に形成したパッド４４とパッケージ本体１０の搭載用凹部３６の底面に搭載された検出素子３８の電極端子とを、搭載用凹部３６の内壁面に沿って第２側面１０ｂ上に引き出されるように形成した配線パターン４２によって電気的に接続してもよい。
この様に、搭載用凹部３６の内壁面に沿って形成した配線パターン４２に検出素子３８を搭載することによって、ヴィア４０，４０の形成を不要にでき、センサ用パッケージＰの構造を簡素化できる。
図８に示すセンサ用パッケージＰのパッケージ本体１０の第１切欠部３２ａ内には、ダミーパッド４６が形成されている。
尚、図１に示すセンサ用パッケージＰと図８に示すセンサ用パッケージＰとを組み合わせて、パッケージ本体１０の第１切欠部３２ａ及び第２切欠部３２ｂの両方に、検出素子３８の電極端子と電気的に接続されたパッド４４を形成してもよい。
ここまで説明したセンサ用パッケージＰのパッケージ本体１０では、第１側面１０ａと第２側面１０ｂとに第１切欠部３２ａと第２切欠部３２ｂとを対向して形成していたが、第１切欠部３２ａと第２切欠部３２ｂとに充填されたはんだ１６，１６の張力が、互いに打ち消し合うことができればよく、第１切欠部３２ａと第２切欠部３２ｂとを千鳥状に形成してもよい。更に、ダミーパッド４６が設けられた第１切欠部３２ａ，３２ａ・・とパッド４４が設けられた第２切欠部３２ｂ，３２ｂ・・との一方のみが形成されていてもよい。
また、パッケージ本体１０の搭載用凹部３６の底面に、ヴィア４０，４０から配線パターンを引き出して、この配線パターンの端部に形成したパッドに検知素子３８を搭載してもよい。
更に、実装基板１２上に中継基板１４を配設していたが、実装基板１２の実装面が水平面である場合には、センサ用パッケージＰの切断面１０ｃを実装基板１２の実装面に直接当接して実装してもよい。この場合、センサ用パッケージＰのパッド４４及びダミーパッド４６と、実装基板１２のパッド２８とがはんだによって接続される。
また、パッケージ本体１０には、シリコン基板３４を用いているが、ガラス基板又は樹脂基板を用いることができる。この場合には、絶縁層３４ａの形成は不要である。
更に、中継基板１４にも、シリコン基板１８を用いているが、セラミック基板やガラス基板を用いることができる。この場合にも、絶縁層の形成は不要である。
以上、説明してきた検知装置では、パッケージ本体１０の端面１０ｃが、中継基板１４に形成された平坦な水平面である実装面１４ａに当接し、センサ用パッケージＰが中継基板１４の実装面１４ａに対して直角に実装（垂直実装）されているが、図９に示す検知装置であってもよい。
図９に示す検知装置は、垂直状態に載置された実装基板１２の一面側に中継基板１４が設けられている。この中継基板１４に形成された平坦な垂直面である実装面１４aに、センサ用パッケージＰの端面１０ｃが当接している。このため、センサ用パッケージＰは、中継基板１４の実装面１４ａに対して直角に実装（水平実装）されているものである。
図９に示すセンサ用パッケージＰは、蓋体４８が上方となるように中継基板１４に実装されているが、センサ用パッケージＰを蓋体４８が下方となるように中継基盤１４に実装してもよい。
また、検知素子３８に代えて、半導体素子をパッケージ本体１０に搭載してもよい。この様に、半導体素子がパッケージ本体１０に搭載された半導体装置用パッケージは、パッケージ本体１０の端面１０ｃが実装基板１２の一面側に設けた中継基板１４の実装面１４ａに当接して実装される。従って、かかる半導体装置用パッケージでは、パッケージ本体１０の一面側の全面を実装面に当接して実装される従来の半導体装置用パッケージに比較して、その実装面積を小面積化でき、実装面積当たりのパッケージ本体の実装密度を向上できる。
更に、はんだ１６に代えて、エポキシ樹脂やポリイミド樹脂等の樹脂に銀や金等の金属フィラーを含有させた導電性ペーストを用いてセンサ用パッケージＰを実装してもよい。
Ｐ センサ用パッケージ
１０ パッケージ本体
１０ｃ 端面
１２ 実装基板
１４ 中継基板
１４ａ 実装面
１６，３０ はんだ
２０，２２，２６，２８，４４，５６ パッド
１８，３４ シリコン基板
２２，４２ 配線パターン
２３，５０ ソルダーレジスト
２４，４０ ヴィア
３１ａ 第１切欠部用凹部
３１ｂ 第２切欠部用凹部
３２ａ 第１切欠部
３２ｂ 第２切欠部
３４ａ 絶縁層
３６ 搭載用凹部
３８ 検知素子
３９ 突出部
４１ ヴィア穴
４６ ダミーパッド
４８ 蓋体
５２ シリコン板
Ｐ センサ用パッケージ

Claims (11)

  1. 第１側面およびこの反対面となる第２側面と前記第１および第２側面に交差する端面とを含む基板状のパッケージ本体に、電子部品が搭載された電子部品用パッケージであって、
    前記端面が実装基板側の平坦な実装面に当接して、前記パッケージ本体が前記実装面に対して直角に固着して実装されるように、前記端面が平坦な切断面に形成され、
    前記端面と前記第１側面との境界部には、第１切欠部が形成され、
    前記端面と前記第２側面との境界部には、第２切欠部が形成され、
    前記第１切欠部の内壁面には、前記第１側面との交差角が鈍角となる傾斜面が前記第１切欠部の側壁面の全てに形成され、
    前記第２切欠部の内壁面には、前記第２側面との交差角が鈍角となる傾斜面が前記第２切欠部の側壁面の全てに形成され、
    前記第１切欠部の傾斜面には、前記実装面に対する固着用の第１パッドが形成され、
    前記第２切欠部の傾斜面には、前記実装面に対する固着用の第２パッドが形成され、
    前記第１および第２パッドのうち、一方が前記電子部品と電気的に接続されている接続パッドであり、他方が前記電子部品と電気的に接続されていないダミーパッドであることを特徴とする電子部品用パッケージ。
  2. 前記第２側面には、電子部品搭載用の凹部が形成され、
    前記凹部内には、前記電子部品が接合される接合パッドが形成され、
    前記接合パッドが、前記接続パッドと電気的に接続され、
    前記電子部品が、前記接合パッドと接合して該接合パッドを介して前記接続パッドと電気的に接続され、前記凹部内で搭載されている請求項１記載の電子部品用パッケージ。
  3. 前記凹部内には、該凹部の底面から突出する突出部が形成され、
    前記接合パッドが、前記突出部の先端面に形成され、
    前記電子部品が、前記突出部の先端面で搭載されて、前記凹部の底面から離間している請求項２記載の電子部品用パッケージ。
  4. 前記第１切欠部内から前記第１側面上に引き出されるように前記第１パッドを含む第１配線が形成され、
    前記第２切欠部内から前記第２側面上に引き出されるように前記第２パッドを含む第２配線が形成されている請求項２または３記載の電子部品用パッケージ。
  5. 前記第２配線が、前記第２切欠部内から前記第２側面上に引き出されて、更に、前記凹部の内壁面に沿って形成されている請求項４記載の電子部品用パッケージ。
  6. 前記パッケージ本体には、前記第１側面から前記第２側面にかけて貫通するヴィアが形成され、
    前記ヴィアが、前記接続パッドと電気的に接続されている請求項１〜５のいずれか一項に記載の電子部品用パッケージ。
  7. 前記第１パッドが、前記第１切欠部の内壁面のうち、前記端面側を除いた領域の全面に形成され、
    前記第２パッドが、前記第２切欠部の内壁面のうち、前記端面側を除いた領域の全面に形成されている請求項１〜６のいずれか一項に記載の電子部品用パッケージ。
  8. 前記第１側面上には、前記第１パッドを露出して第１ソルダーレジストが形成され、
    前記第２側面上には、前記第２パッドを露出して第２ソルダーレジストが形成されている請求項１〜７のいずれか一項に記載の電子部品用パッケージ。
  9. 請求項１〜８のいずれか一項に記載の電子部品用パッケージが、前記実装面に実装されている検出装置において、
    前記電子部品が、検出素子であり、
    前記実装面には、前記パッケージ本体に対する固着用の第３および第４パッドが形成され、
    前記第１切欠部に充填された第１はんだによって前記第１パッドと前記第３パッドとが電気的に接続され、かつ、前記第２切欠部に充填された第２はんだによって前記第２パッドと前記第４パッドとが電気的に接続されて、前記端面が前記実装面に当接して、前記実装面に前記パッケージ本体が固着されている検出装置。
  10. 前記実装面が、実装基板の一面側に配設された中継基板に形成されている請求項９記載の検出装置。
  11. 前記中継基板が、シリコン基板又はセラミック基板によって形成されている請求項１０記載の検出装置。
JP2009240077A 2008-12-24 2009-10-19 電子部品用パッケージ及び検出装置 Active JP5269741B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009240077A JP5269741B2 (ja) 2008-12-24 2009-10-19 電子部品用パッケージ及び検出装置
US12/643,391 US8564077B2 (en) 2008-12-24 2009-12-21 Package for electronic component, manufacturing method thereof and sensing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008328343 2008-12-24
JP2008328343 2008-12-24
JP2009240077A JP5269741B2 (ja) 2008-12-24 2009-10-19 電子部品用パッケージ及び検出装置

Publications (3)

Publication Number Publication Date
JP2010171380A JP2010171380A (ja) 2010-08-05
JP2010171380A5 JP2010171380A5 (ja) 2012-08-16
JP5269741B2 true JP5269741B2 (ja) 2013-08-21

Family

ID=42264794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009240077A Active JP5269741B2 (ja) 2008-12-24 2009-10-19 電子部品用パッケージ及び検出装置

Country Status (2)

Country Link
US (1) US8564077B2 (ja)
JP (1) JP5269741B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US8435802B2 (en) 2006-05-22 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Conductor layout technique to reduce stress-induced void formations
US20120126793A1 (en) * 2010-11-18 2012-05-24 Elster Solutions, Llc Polyphase meter with full service disconnect switch
US8987840B2 (en) * 2011-02-01 2015-03-24 Honeywell International Inc. Edge-mounted sensor
WO2017163815A1 (ja) * 2016-03-22 2017-09-28 パナソニックＩｐマネジメント株式会社 センサ
CN107768323B (zh) * 2017-11-24 2023-12-05 安徽芯动联科微系统股份有限公司 抗高过载电子器件封装管壳

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55145359A (en) * 1979-04-27 1980-11-12 Fujitsu Ltd Mounting structure of semiconductor package
JPH0951199A (ja) * 1995-08-08 1997-02-18 Hitachi Ltd 半導体装置
EP0867939A3 (en) * 1997-03-26 1999-08-18 Matsushita Electronics Corporation Wiring substrate for semiconductor device with externally wired leads
JPH10321874A (ja) * 1997-05-21 1998-12-04 Nippon Seiki Co Ltd 半導体式圧力センサ及びその製造方法
US6235551B1 (en) * 1997-12-31 2001-05-22 Micron Technology, Inc. Semiconductor device including edge bond pads and methods
JP2005044966A (ja) * 2003-07-28 2005-02-17 Toshiba Corp 光半導体モジュールと光半導体装置
JP2007132687A (ja) * 2005-11-08 2007-05-31 Sensata Technologies Japan Ltd センサ用パッケージおよびこれを用いた検出装置

Also Published As

Publication number Publication date
US20100155862A1 (en) 2010-06-24
JP2010171380A (ja) 2010-08-05
US8564077B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
US10381280B2 (en) Semiconductor packages and methods for forming semiconductor package
JP5269741B2 (ja) 電子部品用パッケージ及び検出装置
CN100536128C (zh) 半导体模块及其制造方法
KR101117618B1 (ko) 관통 전극 형성 방법
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
US8508036B2 (en) Ultra-thin near-hermetic package based on rainier
JP7267767B2 (ja) 半導体装置および半導体装置の製造方法
JP5026025B2 (ja) 半導体装置
JP2023036718A (ja) Ｍｅｍｓ素子およびｍｅｍｓモジュール
JP5458517B2 (ja) 電子部品
JP2017036966A (ja) 半導体装置
JP4366666B1 (ja) 半導体装置
KR100546364B1 (ko) 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
JP2007234663A (ja) 配線基板及びそれを用いた電子装置
KR101060121B1 (ko) 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법
KR20100112699A (ko) 가스 센싱 장치 및 가스 센싱 장치의 제조 방법
JP2009260049A (ja) 電子装置の製造方法
KR100872404B1 (ko) 웨이퍼 본딩 패키징 방법
JP2006211082A (ja) 電子部品収納用パッケージおよび電子装置
KR20060043017A (ko) 회로 모듈
US10260974B2 (en) Electronic part with sensor exposed to ambient air
JP6580889B2 (ja) 半導体装置
JP5804762B2 (ja) 圧電デバイス
JP2006310821A (ja) 半導体モジュールおよびその製造方法
JP2009100398A (ja) 圧電デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130508

R150 Certificate of patent or registration of utility model

Ref document number: 5269741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150