JP2000151059A - 配線基板ユニットおよび配線基板ユニット製造方法 - Google Patents
配線基板ユニットおよび配線基板ユニット製造方法Info
- Publication number
- JP2000151059A JP2000151059A JP31769698A JP31769698A JP2000151059A JP 2000151059 A JP2000151059 A JP 2000151059A JP 31769698 A JP31769698 A JP 31769698A JP 31769698 A JP31769698 A JP 31769698A JP 2000151059 A JP2000151059 A JP 2000151059A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- anisotropic conductive
- board unit
- bonding material
- conductive bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明の課題は、フリップチップ実装設備の
簡易化を可能とし、もって設備コストおよび製造コスト
の低減を達成し得る配線基板ユニットおよび配線基板ユ
ニット製造方法を提供することにある。 【解決手段】 本発明の配線基板ユニット１は、基板ベ
ース２の実装面２ａにおける電子部品１０の実装領域
に、異方性導電ペースト(異方性導電接合材料)３を硬化
させて成るペースト硬化層(異方性導電接合材料硬化層)
３ｃを設けている。本発明に関わる配線基板ユニット製
造方法は、基板ベース２の実装面２ａにおける電子部品
１０の実装領域に異方性導電ペースト(異方性導電接合
材料)３を供給する工程と、異方性導電ペースト３を硬
化させて基板ベース２の実装面２ａにペースト硬化層
(異方性導電接合材料硬化層)３ｃを形成して配線基板ユ
ニット１を形成する工程とを含んでいる。
簡易化を可能とし、もって設備コストおよび製造コスト
の低減を達成し得る配線基板ユニットおよび配線基板ユ
ニット製造方法を提供することにある。 【解決手段】 本発明の配線基板ユニット１は、基板ベ
ース２の実装面２ａにおける電子部品１０の実装領域
に、異方性導電ペースト(異方性導電接合材料)３を硬化
させて成るペースト硬化層(異方性導電接合材料硬化層)
３ｃを設けている。本発明に関わる配線基板ユニット製
造方法は、基板ベース２の実装面２ａにおける電子部品
１０の実装領域に異方性導電ペースト(異方性導電接合
材料)３を供給する工程と、異方性導電ペースト３を硬
化させて基板ベース２の実装面２ａにペースト硬化層
(異方性導電接合材料硬化層)３ｃを形成して配線基板ユ
ニット１を形成する工程とを含んでいる。
Description
【０００１】
【発明の属する技術分野】本発明は、実装面の電極に異
方性導電接合材料を介して電子部品を実装する配線基板
ユニット、および該配線基板ユニットの製造方法に関す
る。
方性導電接合材料を介して電子部品を実装する配線基板
ユニット、および該配線基板ユニットの製造方法に関す
る。
【０００２】
【従来の技術】例えば、ベアＩＣチップ等の電子部品
を、配線基板に実装する方法の１つとして、異方性導電
接合材料を用いたフリップチップ実装方法（フリップチ
ップボンディング法）がある。このフリップチップ実装
方法では、配線基板における電子部品の実装位置に異方
性導電接合材料を仮接着したのち、この異方性導電接合
材料に電子部品を載置し、次いで電子部品を加圧しかつ
異方性導電接合材料を加熱することによって、電子部品
を配線基板に本接着している。
を、配線基板に実装する方法の１つとして、異方性導電
接合材料を用いたフリップチップ実装方法（フリップチ
ップボンディング法）がある。このフリップチップ実装
方法では、配線基板における電子部品の実装位置に異方
性導電接合材料を仮接着したのち、この異方性導電接合
材料に電子部品を載置し、次いで電子部品を加圧しかつ
異方性導電接合材料を加熱することによって、電子部品
を配線基板に本接着している。
【０００３】
【発明が解決しようとする課題】ところで、上述したフ
リップチップ実装方法では、一連の実装工程中におい
て、配線基板に対する異方性導電接合材料の仮接着(貼
付け)を行っているので、実装設備において仮接着のた
めに特化された装置を必要とし、もって設備コストおよ
び製造コストの大幅な増大を招いてしまう不都合があっ
た。
リップチップ実装方法では、一連の実装工程中におい
て、配線基板に対する異方性導電接合材料の仮接着(貼
付け)を行っているので、実装設備において仮接着のた
めに特化された装置を必要とし、もって設備コストおよ
び製造コストの大幅な増大を招いてしまう不都合があっ
た。
【０００４】本発明は上記実状に鑑みて、フリップチッ
プ実装設備の簡易化を可能とし、もって設備コストおよ
び製造コストの低減を達成し得る、配線基板ユニットお
よび配線基板ユニット製造方法の提供を目的とするもの
である。
プ実装設備の簡易化を可能とし、もって設備コストおよ
び製造コストの低減を達成し得る、配線基板ユニットお
よび配線基板ユニット製造方法の提供を目的とするもの
である。
【０００５】
【課題を解決するための手段】上記目的を達成するべ
く、本発明に関わる配線基板ユニットは、基板ベースの
実装面における電子部品の実装領域に、異方性導電接合
材料を硬化させて成る異方性導電接合材料硬化層を設け
ている。
く、本発明に関わる配線基板ユニットは、基板ベースの
実装面における電子部品の実装領域に、異方性導電接合
材料を硬化させて成る異方性導電接合材料硬化層を設け
ている。
【０００６】また、本発明に関わる配線基板ユニット製
造方法は、基板ベースの実装面における電子部品の実装
領域に異方性導電接合材料を供給する工程と、異方性導
電接合材料を硬化させて基板ベースの実装面に異方性導
電接合材料硬化層を形成して配線基板ユニットを形成す
る工程とを含んでいる。
造方法は、基板ベースの実装面における電子部品の実装
領域に異方性導電接合材料を供給する工程と、異方性導
電接合材料を硬化させて基板ベースの実装面に異方性導
電接合材料硬化層を形成して配線基板ユニットを形成す
る工程とを含んでいる。
【０００７】
【発明の実施の形態】以下、一実施例を示す図面に基づ
いて、本発明を詳細に説明する。図１および図２に示す
如く、本発明に関わる配線基板ユニット１は、その基板
ベース２の実装面２ａに、複数の電極２Ａ，２Ａ…と、
複数の電極２Ｂ，２Ｂ…と、複数の電極２Ｃ，２Ｃ…と
が形成されている。
いて、本発明を詳細に説明する。図１および図２に示す
如く、本発明に関わる配線基板ユニット１は、その基板
ベース２の実装面２ａに、複数の電極２Ａ，２Ａ…と、
複数の電極２Ｂ，２Ｂ…と、複数の電極２Ｃ，２Ｃ…と
が形成されている。
【０００８】また、図３に示す如く、本発明に関わる配
線基板ユニット１は、ベアＩＣチップ（電子部品）１
０、抵抗やコンデンサ等のチップ部品１１、および半導
体部品１２を実装することによって電子ユニット１００
を構成するものである。
線基板ユニット１は、ベアＩＣチップ（電子部品）１
０、抵抗やコンデンサ等のチップ部品１１、および半導
体部品１２を実装することによって電子ユニット１００
を構成するものである。
【０００９】ここで、ベアＩＣチップ１０は、配線基板
ユニット１における実装面２ａの電極２Ａ，２Ａ…に対
して、後述する異方性導電ペースト３によってフリップ
チップ実装される電子部品である。一方、チップ部品１
１は、電極２Ｂ，２Ｂ…にハンダ付けされる電子部品で
あり、また半導体部品１２も、電極２Ｃ，２Ｃ…にハン
ダ付けされる電子部品である。
ユニット１における実装面２ａの電極２Ａ，２Ａ…に対
して、後述する異方性導電ペースト３によってフリップ
チップ実装される電子部品である。一方、チップ部品１
１は、電極２Ｂ，２Ｂ…にハンダ付けされる電子部品で
あり、また半導体部品１２も、電極２Ｃ，２Ｃ…にハン
ダ付けされる電子部品である。
【００１０】図１および図２に示す如く、配線基板ユニ
ット１における基板ベース２の実装面２ａには、上述し
たベアＩＣチップ１０(図３参照)が実装される領域に、
異方性導電接合材料としての異方性導電ペースト３(図
５，図６参照)を硬化させて成る、ペースト硬化層(異方
性導電接合材料硬化層)３ｃが形成されており、このペ
ースト硬化層３ｃは、硬化した状態で基板ベース２の実
装面２ａに貼り付いている。
ット１における基板ベース２の実装面２ａには、上述し
たベアＩＣチップ１０(図３参照)が実装される領域に、
異方性導電接合材料としての異方性導電ペースト３(図
５，図６参照)を硬化させて成る、ペースト硬化層(異方
性導電接合材料硬化層)３ｃが形成されており、このペ
ースト硬化層３ｃは、硬化した状態で基板ベース２の実
装面２ａに貼り付いている。
【００１１】ここで、異方性導電ペースト３(図５，図
６参照)は、エポキシ樹脂のバインダーに多数個の導電
粒子を混練して成るものであり、加熱によって粘度が低
下するとともに常温において硬化する、いわゆる熱可塑
性を備えた異方性導電接合材料である。
６参照)は、エポキシ樹脂のバインダーに多数個の導電
粒子を混練して成るものであり、加熱によって粘度が低
下するとともに常温において硬化する、いわゆる熱可塑
性を備えた異方性導電接合材料である。
【００１２】また、基板ベース２に形成されたペースト
硬化層３ｃは、ベアＩＣチップ１０におけるボディー１
０ａ(図３参照)の平面形状と同一、あるいはボディー１
０ａの平面形状よりも一回り大きい形状を呈しており、
さらに、ペースト硬化層３ｃは、その厚さが１０μm 〜
２００μm の範囲に設定されている。
硬化層３ｃは、ベアＩＣチップ１０におけるボディー１
０ａ(図３参照)の平面形状と同一、あるいはボディー１
０ａの平面形状よりも一回り大きい形状を呈しており、
さらに、ペースト硬化層３ｃは、その厚さが１０μm 〜
２００μm の範囲に設定されている。
【００１３】上述した構成の配線基板ユニット１は、図
４のフローチャートに示す如く、プリプレグ(プラスチ
ック樹脂＋強化材)等の材料を用いた積層プレス工程Ｓ
１と、穴開け工程Ｓ２と、メッキ工程Ｓ３と、パターニ
ング工程Ｓ４とによって基板ベース２を製造した後、こ
の基板ベース２の所定位置に異方性導電ペースト３を供
給する工程Ｓ５、および異方性導電ペースト３を硬化さ
せてペースト硬化層３ｃを形成する工程Ｓ６を経て製造
される。
４のフローチャートに示す如く、プリプレグ(プラスチ
ック樹脂＋強化材)等の材料を用いた積層プレス工程Ｓ
１と、穴開け工程Ｓ２と、メッキ工程Ｓ３と、パターニ
ング工程Ｓ４とによって基板ベース２を製造した後、こ
の基板ベース２の所定位置に異方性導電ペースト３を供
給する工程Ｓ５、および異方性導電ペースト３を硬化さ
せてペースト硬化層３ｃを形成する工程Ｓ６を経て製造
される。
【００１４】以下では、基板ベース２に異方性導電ペー
スト３を供給する工程と、異方性導電ペースト３を硬化
させてペースト硬化層３ｃを形成する工程とを、図５を
参照しつつ詳細に説明する。
スト３を供給する工程と、異方性導電ペースト３を硬化
させてペースト硬化層３ｃを形成する工程とを、図５を
参照しつつ詳細に説明する。
【００１５】先ず、図５(ａ)に示す如く、ステージＳ上
に基板ベース２をセットし、次いで図５(ｂ)に示す如
く、基板ベース２の実装面にステンシル(メタルマスク)
Ｍをセットする。
に基板ベース２をセットし、次いで図５(ｂ)に示す如
く、基板ベース２の実装面にステンシル(メタルマスク)
Ｍをセットする。
【００１６】ここで、上記ステンシルＭは、基板ベース
２においてベアＩＣチップ１０の実装される領域にのみ
開口し、基板ベース２における他の領域を覆うように構
成されている。
２においてベアＩＣチップ１０の実装される領域にのみ
開口し、基板ベース２における他の領域を覆うように構
成されている。
【００１７】基板ベース２にステンシルＭをセットした
のち、図５(ｃ)および図５(ｄ)に示す如く、異方性導電
ペースト３を、スキージＱを用いて基板ベース２の実装
面に印刷供給する。
のち、図５(ｃ)および図５(ｄ)に示す如く、異方性導電
ペースト３を、スキージＱを用いて基板ベース２の実装
面に印刷供給する。
【００１８】次いで、基板ベース２からステンシルＭを
取り外したのち、図５(ｅ)に示す如く、クリーンフロー
炉において異方性導電ペースト３を約８０℃〜１００℃
に加熱し、こののち異方性導電ペースト３を硬化させる
ことによって、基板ベース２の実装面にペースト硬化層
３ｃが形成される。
取り外したのち、図５(ｅ)に示す如く、クリーンフロー
炉において異方性導電ペースト３を約８０℃〜１００℃
に加熱し、こののち異方性導電ペースト３を硬化させる
ことによって、基板ベース２の実装面にペースト硬化層
３ｃが形成される。
【００１９】図６は、異方性導電ペースト３の供給工程
(Ｓ５)、およびペースト硬化層３ｃを形成する工程(Ｓ
６)の他の実施例を示すもので、先ず、図６(ａ)に示す
如く、ヒータＨを備えたステージＳ上に基板ベース２を
セットし、次いで図６(ｂ)に示す如く、基板ベース２の
実装面にステンシル(メタルマスク)Ｍをセットする。
(Ｓ５)、およびペースト硬化層３ｃを形成する工程(Ｓ
６)の他の実施例を示すもので、先ず、図６(ａ)に示す
如く、ヒータＨを備えたステージＳ上に基板ベース２を
セットし、次いで図６(ｂ)に示す如く、基板ベース２の
実装面にステンシル(メタルマスク)Ｍをセットする。
【００２０】こののち、図６(ｃ)および図６(ｄ)に示す
如く、ディスペンサＤから異方性導電ペースト３を供給
して、基板ベース２の実装面に異方性導電ペースト３を
塗布する。
如く、ディスペンサＤから異方性導電ペースト３を供給
して、基板ベース２の実装面に異方性導電ペースト３を
塗布する。
【００２１】次いで、基板ベース２からステンシルＭを
取り外したのち、図６(ｅ)に示す如く、ステージＳのヒ
ータＨによって異方性導電ペースト３を約８０℃〜１０
０℃に加熱し、こののち異方性導電ペースト３を硬化さ
せることによって、基板ベース２の実装面にペースト硬
化層３ｃが形成される。
取り外したのち、図６(ｅ)に示す如く、ステージＳのヒ
ータＨによって異方性導電ペースト３を約８０℃〜１０
０℃に加熱し、こののち異方性導電ペースト３を硬化さ
せることによって、基板ベース２の実装面にペースト硬
化層３ｃが形成される。
【００２２】以下では、上述した構成の配線基板ユニッ
ト１を用いて、図３の電子ユニット１００を製造する工
程を、図７を参照しつつ詳細に説明する。
ト１を用いて、図３の電子ユニット１００を製造する工
程を、図７を参照しつつ詳細に説明する。
【００２３】先ず、準備した配線基板ユニット１をフリ
ップチップ実装設備にセットするとともに、上記配線基
板ユニット１の所定位置、すなわち基板ベース２に形成
されたペースト硬化層３ｃの上に、準備したベアＩＣチ
ップ１０を載置する。
ップチップ実装設備にセットするとともに、上記配線基
板ユニット１の所定位置、すなわち基板ベース２に形成
されたペースト硬化層３ｃの上に、準備したベアＩＣチ
ップ１０を載置する。
【００２４】次いで、Step１０において、フリップチッ
プ実装設備のヒートツールにより、ベアＩＣチップ１０
を加圧しつつ、ペースト硬化層３ｃを約１８０℃〜１９
０℃に加熱して、ベアＩＣチップ１０を配線基板ユニッ
ト１に本接着する。
プ実装設備のヒートツールにより、ベアＩＣチップ１０
を加圧しつつ、ペースト硬化層３ｃを約１８０℃〜１９
０℃に加熱して、ベアＩＣチップ１０を配線基板ユニッ
ト１に本接着する。
【００２５】かくして、配線基板ユニット１とベアＩＣ
チップ１０とが、溶融したのち硬化した異方性導電ペー
スト３ｓ(図３参照)によって、機械的かつ電気的に接合
されることとなる。
チップ１０とが、溶融したのち硬化した異方性導電ペー
スト３ｓ(図３参照)によって、機械的かつ電気的に接合
されることとなる。
【００２６】ここで、上述した如く、配線基板ユニット
１に対してベアＩＣチップ１０をフリップチップ実装す
る際、配線基板ユニット１の基板ベース２には、異方性
導電接合材料がペースト硬化層３ｃの形で既に供給され
ているため、配線基板ユニット１に対する異方性導電接
合材料の供給および仮接着を必要としない。
１に対してベアＩＣチップ１０をフリップチップ実装す
る際、配線基板ユニット１の基板ベース２には、異方性
導電接合材料がペースト硬化層３ｃの形で既に供給され
ているため、配線基板ユニット１に対する異方性導電接
合材料の供給および仮接着を必要としない。
【００２７】これにより、フリップチップ実装設備に
は、異方性導電接合材料の供給および仮接着に関わる装
置を必要とせず、もって設備コストおよび製造コストが
大幅に低減されることとなる。
は、異方性導電接合材料の供給および仮接着に関わる装
置を必要とせず、もって設備コストおよび製造コストが
大幅に低減されることとなる。
【００２８】また、配線基板ユニット１に対してベアＩ
Ｃチップ１０をフリップチップ実装する際、異方性導電
接合材料の供給および仮接着に関わる工程が省略される
ために、電子ユニット１００の製造工程が簡略化される
ことによって生産効率が向上する。
Ｃチップ１０をフリップチップ実装する際、異方性導電
接合材料の供給および仮接着に関わる工程が省略される
ために、電子ユニット１００の製造工程が簡略化される
ことによって生産効率が向上する。
【００２９】Step１０において、配線基板ユニット１に
ベアＩＣチップ１０をフリップチップ実装したのち、St
ep１１において電気検査を実施し、良品のみを次の工程
へ流す。
ベアＩＣチップ１０をフリップチップ実装したのち、St
ep１１において電気検査を実施し、良品のみを次の工程
へ流す。
【００３０】次いで、Step１２において、基板ベース２
の電極２Ｂ，２Ｂ…、電極２Ｃ，２Ｃ…に、各々ソルダ
ーペースト２０を印刷供給したのち、Step１３におい
て、電極２Ｂ，２Ｂ…、および電極２Ｃ，２Ｃ…に、そ
れぞれチップ部品１１、および半導体部品１２をマウン
トする。
の電極２Ｂ，２Ｂ…、電極２Ｃ，２Ｃ…に、各々ソルダ
ーペースト２０を印刷供給したのち、Step１３におい
て、電極２Ｂ，２Ｂ…、および電極２Ｃ，２Ｃ…に、そ
れぞれチップ部品１１、および半導体部品１２をマウン
トする。
【００３１】次いで、Step１４において、チップ部品１
１および半導体部品１２を、配線基板ユニット１にリフ
ローハンダ付けしたのち、Step１５において、ファンク
ションテストを実施することで、製品としての電子ユニ
ット１００が完成する。
１および半導体部品１２を、配線基板ユニット１にリフ
ローハンダ付けしたのち、Step１５において、ファンク
ションテストを実施することで、製品としての電子ユニ
ット１００が完成する。
【００３２】ところで、従来のフリップチップ実装方法
では、先にも述べたように、配線基板に異方性導電接合
材料を仮接着したのち、この異方性導電接合材料に電子
部品を載置し、電子部品を加圧しつつ異方性導電接合材
料を加熱することによって、電子部品を配線基板に本接
着している。
では、先にも述べたように、配線基板に異方性導電接合
材料を仮接着したのち、この異方性導電接合材料に電子
部品を載置し、電子部品を加圧しつつ異方性導電接合材
料を加熱することによって、電子部品を配線基板に本接
着している。
【００３３】このとき、異方性導電接合材料を加熱する
際、異方性導電接合材料とともに加熱されることによ
り、配線基板からは揮発成分等のガスや、吸湿した配線
基板では蒸気のガスが発生し、これらのガスは配線基板
を覆う異方性導電接合材料の内部に侵入することとな
る。
際、異方性導電接合材料とともに加熱されることによ
り、配線基板からは揮発成分等のガスや、吸湿した配線
基板では蒸気のガスが発生し、これらのガスは配線基板
を覆う異方性導電接合材料の内部に侵入することとな
る。
【００３４】しかし、異方性導電接合材料の上部にはベ
アＩＣチップが位置しているため、ガスは異方性導電接
合材料の内部から容易に逃げることができず、異方性導
電接合材料の硬化によって内部にピンホールを形成する
こととなり、配線基板とベアＩＣチップとの機械的結合
強度の低下や、電気的接続の信頼性の低下を招く不都合
があった。
アＩＣチップが位置しているため、ガスは異方性導電接
合材料の内部から容易に逃げることができず、異方性導
電接合材料の硬化によって内部にピンホールを形成する
こととなり、配線基板とベアＩＣチップとの機械的結合
強度の低下や、電気的接続の信頼性の低下を招く不都合
があった。
【００３５】これに対して、本発明に関わる配線基板ユ
ニット１においては、基板ベース２に供給した異方性導
電ペースト３を硬化させる際に、異方性導電ペースト３
の加熱と共に基板ベース２が加熱されるため、この基板
ベース２からは蒸気等のガスが発生するものの、異方性
導電ペースト３は何者にも覆われていないので、異方性
導電ペースト３に侵入したガスは、異方性導電ペースト
３から容易に抜けて行き、内部に残留してピンホールを
形成することがない。
ニット１においては、基板ベース２に供給した異方性導
電ペースト３を硬化させる際に、異方性導電ペースト３
の加熱と共に基板ベース２が加熱されるため、この基板
ベース２からは蒸気等のガスが発生するものの、異方性
導電ペースト３は何者にも覆われていないので、異方性
導電ペースト３に侵入したガスは、異方性導電ペースト
３から容易に抜けて行き、内部に残留してピンホールを
形成することがない。
【００３６】そして、配線基板ユニット１にベアＩＣチ
ップ１０をフリップチップ実装する際、ペースト硬化層
３ｃへの加熱に伴って基板ベース２も加熱されるが、先
の配線基板ユニット１の製造過程において、基板ベース
２からは既にガスが放出されているので、フリップチッ
プ実装工程において硬化した異方性導電ペースト３ｓの
内部にピンホールが形成されることはなく、もって配線
基板ユニット１とベアＩＣチップ１０との機械的結合強
度が向上し、かつ電気的接続の信頼性が向上することと
なる。
ップ１０をフリップチップ実装する際、ペースト硬化層
３ｃへの加熱に伴って基板ベース２も加熱されるが、先
の配線基板ユニット１の製造過程において、基板ベース
２からは既にガスが放出されているので、フリップチッ
プ実装工程において硬化した異方性導電ペースト３ｓの
内部にピンホールが形成されることはなく、もって配線
基板ユニット１とベアＩＣチップ１０との機械的結合強
度が向上し、かつ電気的接続の信頼性が向上することと
なる。
【００３７】なお、上述した実施例では、フリップチッ
プ実装される電子部品（ベアＩＣチップ）と、ハンダ実
装される電子部品（チップ部品、半導体パッケージ）と
を実装する配線基板を例示しているが、フリップチップ
実装される電子部品のみを搭載する配線基板にも本発明
を有効に適用し得ることは言うまでもない。
プ実装される電子部品（ベアＩＣチップ）と、ハンダ実
装される電子部品（チップ部品、半導体パッケージ）と
を実装する配線基板を例示しているが、フリップチップ
実装される電子部品のみを搭載する配線基板にも本発明
を有効に適用し得ることは言うまでもない。
【００３８】
【発明の効果】以上、詳述した如く、本発明に関わる配
線基板ユニットは、基板ベースの実装面における電子部
品の実装領域に、異方性導電接合材料を硬化させて成る
異方性導電接合材料硬化層を設けている。
線基板ユニットは、基板ベースの実装面における電子部
品の実装領域に、異方性導電接合材料を硬化させて成る
異方性導電接合材料硬化層を設けている。
【００３９】また、本発明に関わる配線基板ユニット製
造方法は、基板ベースの実装面における電子部品の実装
領域に異方性導電接合材料を供給する工程と、異方性導
電接合材料を硬化させて基板ベースの実装面に異方性導
電接合材料硬化層を形成して配線基板ユニットを形成す
る工程とを含んでいる。
造方法は、基板ベースの実装面における電子部品の実装
領域に異方性導電接合材料を供給する工程と、異方性導
電接合材料を硬化させて基板ベースの実装面に異方性導
電接合材料硬化層を形成して配線基板ユニットを形成す
る工程とを含んでいる。
【００４０】上記構成によれば、配線基板ユニットに対
して電子部品をフリップチップ実装する際、配線基板ユ
ニットの基板ベースには、異方性導電接合材料が異方性
導電接合材料硬化層の形で既に供給されているため、配
線基板ユニットに対する異方性導電接合材料の供給およ
び仮接着を必要としない。
して電子部品をフリップチップ実装する際、配線基板ユ
ニットの基板ベースには、異方性導電接合材料が異方性
導電接合材料硬化層の形で既に供給されているため、配
線基板ユニットに対する異方性導電接合材料の供給およ
び仮接着を必要としない。
【００４１】これにより、フリップチップ実装設備にお
いては、異方性導電接合材料の供給および仮接着に関わ
る装置を必要とせず、その構造が簡易なものとなるため
に、設備コストおよび製造コストが大幅に低減されるこ
ととなる。
いては、異方性導電接合材料の供給および仮接着に関わ
る装置を必要とせず、その構造が簡易なものとなるため
に、設備コストおよび製造コストが大幅に低減されるこ
ととなる。
【図１】本発明に関わる配線基板ユニットを示す全体斜
視図。
視図。
【図２】本発明に関わる配線基板ユニットを示す全体側
面図。
面図。
【図３】本発明に関わる配線基板ユニットに電子部品を
実装して成る電子ユニットを示す全体側面図。
実装して成る電子ユニットを示す全体側面図。
【図４】本発明に関わる配線基板ユニットの製造工程を
示すフローチャート。
示すフローチャート。
【図５】(ａ)〜(ｅ)は本発明に関わる配線基板ユニット
の製造工程を示す概念図。
の製造工程を示す概念図。
【図６】(ａ)〜(ｅ)は本発明に関わる配線基板ユニット
の製造工程を示す概念図。
の製造工程を示す概念図。
【図７】本発明に関わる配線基板ユニットを用いて電子
ユニットを製造する場合の製造工程を示すフローチャー
ト。
ユニットを製造する場合の製造工程を示すフローチャー
ト。
１…配線基板ユニット、 ２…基板ベース、 ２ａ…実装面、 ２Ａ…電極、 ３…異方性導電ペースト(異方性導電接合材料)、 ３ｃ…ペースト硬化層(異方性導電接合材料硬化層)、 １０…ベアＩＣチップ(電子部品)。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E319 AA03 AA07 AB05 AC02 AC15 BB16 CC61 CD16 CD29 GG15 5E336 AA04 BB01 BC34 CC31 CC52 CC53 CC58 EE08 GG30 5F044 KK01 LL09 5F047 BA23 BA34 BA52 BB13 BB16 5F061 AA01 BA03 CA12 CB07
Claims (2)
- 【請求項１】 異方性導電接合材料を介して電子部品
の実装される配線基板ユニットであって、 基板ベースの実装面における電子部品の実装領域に、異
方性導電接合材料を硬化させて成る異方性導電接合材料
硬化層を設けたことを特徴とする配線基板ユニット。 - 【請求項２】 基板ベースの実装面における電子部品
の実装領域に、異方性導電接合材料を供給する工程と、 上記異方性導電接合材料を硬化させて、基板ベースの実
装面に異方性導電接合材料硬化層を形成して配線基板ユ
ニットを形成する工程と、 を含んで成ることを特徴とする配線基板ユニット製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31769698A JP2000151059A (ja) | 1998-11-09 | 1998-11-09 | 配線基板ユニットおよび配線基板ユニット製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31769698A JP2000151059A (ja) | 1998-11-09 | 1998-11-09 | 配線基板ユニットおよび配線基板ユニット製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000151059A true JP2000151059A (ja) | 2000-05-30 |
Family
ID=18091015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31769698A Pending JP2000151059A (ja) | 1998-11-09 | 1998-11-09 | 配線基板ユニットおよび配線基板ユニット製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000151059A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008120564A1 (ja) * | 2007-03-28 | 2008-10-09 | Nec Corporation | 電子部品の実装構造、及び電子部品の実装方法 |
-
1998
- 1998-11-09 JP JP31769698A patent/JP2000151059A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008120564A1 (ja) * | 2007-03-28 | 2008-10-09 | Nec Corporation | 電子部品の実装構造、及び電子部品の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3625646B2 (ja) | フリップチップ実装方法 | |
| US5271548A (en) | Method for applying solder to and mounting components on printed circuit boards | |
| KR20010053088A (ko) | 전자 장치용 접착제 예비성형체 덮개의 제조 방법 | |
| JP2006519501A (ja) | 印刷配線板上に予め塗布済みのアンダーフィル層を有するエリアアレイデバイスアセンブリ | |
| KR20000016996A (ko) | 전기적 접속 장치 및 전기적 접속 방법 | |
| US20070164079A1 (en) | Electronic component mounting method, and circuit substrate and circuit substrate unit used in the method | |
| JP2008166488A (ja) | 電子部品の接続方法 | |
| JP2000151059A (ja) | 配線基板ユニットおよび配線基板ユニット製造方法 | |
| JPS63289824A (ja) | 集積回路装置の実装方法 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP2002368026A (ja) | 半導体装置の製造方法および製造設備 | |
| JP2002171055A (ja) | 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法 | |
| JP3072602U (ja) | フレキシブル基板の接続構造 | |
| JPH11260860A (ja) | チップ部品のプリント配線基板への搭載方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| KR100275440B1 (ko) | 전도성 필림을 이용한 회로기판의 실장 방법 및 지그 | |
| JP2000174066A (ja) | 半導体装置の実装方法 | |
| JPH09232385A (ja) | 電子部品接合方法 | |
| JPH11330154A (ja) | フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法 | |
| JPH10223685A (ja) | フリツプチツプ実装型電子部品の実装方法 | |
| JPH05166884A (ja) | 半導体電子部品 | |
| JPH04246885A (ja) | パッドグリッドアレイパッケージの基板実装方法 | |
| JP2001237534A (ja) | 電子部品実装方法及び電子部品実装用基板 |