JPH10223685A - フリツプチツプ実装型電子部品の実装方法 - Google Patents

フリツプチツプ実装型電子部品の実装方法

Info

Publication number
JPH10223685A
JPH10223685A JP2115797A JP2115797A JPH10223685A JP H10223685 A JPH10223685 A JP H10223685A JP 2115797 A JP2115797 A JP 2115797A JP 2115797 A JP2115797 A JP 2115797A JP H10223685 A JPH10223685 A JP H10223685A
Authority
JP
Japan
Prior art keywords
flip
electronic component
chip mounted
wiring board
mounted electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2115797A
Other languages
English (en)
Inventor
Hirokazu Nakayama
浩和 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2115797A priority Critical patent/JPH10223685A/ja
Publication of JPH10223685A publication Critical patent/JPH10223685A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は、フリツプチツプ実装型電子部品の実
装方法において、生産性を向上し得ると共に、フリツプ
チツプ実装型電子部品の実装部における電気的接続の信
頼性を確保し得るようにする。 【解決手段】フリツプチツプ実装型電子部品を異方性導
電部材を介してプリント配線基板上の所定位置に仮止め
し、仮止めされたフリツプチツプ実装型電子部品をプリ
ント配線基板に押し付け、フリツプチツプ実装型電子部
品を上記プリント配線基板に押し付けた状態で異方性導
電部材を加熱して硬化させる。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。
【0002】発明の属する技術分野 従来の技術(図5及び図6) 発明が解決しようとする課題(図5及び図6) 課題を解決するための手段(図2) 発明の実施の形態(図1〜図4) 発明の効果
【0003】
【発明の属する技術分野】本発明はフリツプチツプ実装
型電子部品の実装方法に関し、例えばベアチツプ集積回
路をプリント配線板と接合するものに適用して好適なも
のである。
【0004】
【従来の技術】従来、この種のフリツプチツプ実装型電
子部品の実装方法においては、フリツプチツプ実装型電
子部品に設けられた金属の突起電極とプリント配線板上
のパターン電極とを異方性導電部材を介して接合するも
のがある。この接合の際には、熱圧着ツールを用いて加
熱及び加圧して異方性導電部材を熱硬化させる方法が一
般的に知られている。
【0005】図5に示すように、実装装置1は、フリツ
プチツプ実装型電子部品2を、例えばハンドリングロボ
ツト(図示せず)に支持された熱圧着ツール3に吸着し
て保持する。熱圧着ツール3は、吸着機構、加熱機構、
加圧機構さらには上下可動機構(それぞれ図示せず)等
を有する。実装装置1は、プリント配線板4上のパター
ン電極と、フリツプチツプ実装型電子部品2に設けられ
た突起電極5とを位置合わせする。
【0006】加熱前に異方性導電膜6は、プリント配線
板4上に形成されたパターン電極上に貼り付けや塗布等
により付着される。この後、図6に示すように、実装装
置1は、熱圧着ツール3を降下して加熱及び加圧するこ
とによつて、異方性導電膜6を熱硬化させる。
【0007】これにより、フリツプチツプ実装型電子部
品2とプリント配線板4との間の電気的接続が得られ
る。
【0008】
【発明が解決しようとする課題】ところが、上述の実装
方法においては、異方性導電膜6を熱硬化させるため
に、熱圧着ツール3をプリント配線板4上に数10秒間、
加熱及び加圧した状態で保持する必要がある。このため
同一基板上に実装するフリツプチツプ実装型電子部品の
数に比例して、実装完了までに要する時間が増大して生
産性が低下するという問題があつた。
【0009】また熱圧着ツール3によつて加熱及び加圧
している期間に、余剰の異方性導電膜6が、フリツプチ
ツプ実装型電子部品2の周辺部を伝わつて、熱圧着ツー
ル3とフリツプチツプ実装型電子部品2との接触部に付
着することがあつた。このため、熱圧着ツール3を頻繁
に清掃する必要があるなど、熱圧着ツール3の維持及び
管理の手間や時間が掛かかる。従つて、その分、生産性
が低下するという問題があつた。
【0010】さらに、フリツプチツプ実装型電子部品2
と、従来より半田等をリフローして実装する部品、例え
ばモールドパツケージ部品(QFP(quad flat packag
e )、SOP等)や抵抗、コンデンサ等一般電子部品と
を同一の基板上に混載して実装する場合がある。この場
合には、このリフロー工程において、異方性導電膜6に
再度熱ストレスを加えることになる。このため、フリツ
プチツプ実装型電子部品2の実装部における電気的接続
の信頼性が低下するおそれがあるという問題があつた。
【0011】本発明は以上の点を考慮してなされたもの
で、生産性を向上し得ると共に、フリツプチツプ実装型
電子部品の実装部における電気的接続の信頼性を確保し
得るフリツプチツプ実装型電子部品の実装方法を提案し
ようとするものである。
【0012】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、フリツプチツプ実装型電子部品を
プリント配線基板上の所定位置に異方性導電部材を用い
て実装するフリツプチツプ実装型電子部品の実装方法に
おいて、フリツプチツプ実装型電子部品をプリント配線
基板上の所定位置に異方性導電部材を介して仮止めする
第1の工程と、プリント配線基板上に仮止めされたフリ
ツプチツプ実装型電子部品をプリント配線基板に押し付
ける第2の工程と、フリツプチツプ実装型電子部品をプ
リント配線基板に押し付けた状態で異方性導電部材を加
熱して硬化させる第3の工程とを設ける。
【0013】フリツプチツプ実装型電子部品を異方性導
電部材を介してプリント配線基板上の所定位置に仮止め
し、仮止めされたフリツプチツプ実装型電子部品をプリ
ント配線基板に押し付け、フリツプチツプ実装型電子部
品をプリント配線基板に押し付けた状態で異方性導電部
材を加熱して硬化させることにより、生産性が向上する
と共に、フリツプチツプ実装型電子部品の実装部におけ
る電気的接続の信頼性を確保することができる。
【0014】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【0015】図5及び図6との対応部分に同一符号を付
して示す図1において、7は全体として半導体装着装置
を示し、フリツプチツプ実装型電子部品2をプリント配
線基板としてのプリント配線板4上に装着する。フリツ
プチツプ実装型電子部品2が装着されたプリント配線板
4は、リフロー炉(図示せず)へ搬送されてフリツプチ
ツプ実装型電子部品2が実装される。このとき図2に示
すフリツプチツプ実装型電子部品の実装手順に従つて工
程が進行する。
【0016】すなわち半導体装着装置7は、ステツプS
P0より入り、ステツプSP1において位置合わせ工程
に入る。位置合わせ工程において、半導体装着装置7
は、例えばロボツトハンドでプリント配線板4を矩形の
ステージ8上に載置する。また半導体装着装置7は、角
柱形状の駆動ユニツト9の下端部に配設した装着ツール
10の下面にフリツプチツプ実装型電子部品2を真空吸
着する。半導体装着装置7は、画像処理部11の出力に
基づいて、フリツプチツプ実装型電子部品2とプリント
配線板4とを位置合わせする。
【0017】ステージ8は、真空吸着部(図示せず)を
もち、この真空吸着部で吸着してプリント配線板4をス
テージ8上に固定する。ステージ8は、例えばモータや
ボールネジ等でなる駆動部をもち、この駆動部によつて
水平面内で互いに直交するX方向及びY方向に移動す
る。これにより、プリント配線板4は、X方向及びY方
向の任意の位置に移動される。
【0018】駆動ユニツト9は、X方向及びY方向にそ
れぞれ直交するZ方向に移動する。駆動ユニツト9は、
真空吸着部、加熱部、加圧部(それぞれ図示せず)をも
つ。
【0019】異方性導電部材としての異方性導電膜6を
プリント配線板4上に付着する前に、画像処理部11
は、フリツプチツプ実装型電子部品2とプリント配線板
4との間の空間に挿入され、フリツプチツプ実装型電子
部品2及びプリント配線板4を同時に撮像する。画像処
理部11は、撮像結果に基づいて、フリツプチツプ実装
型電子部品2下面の突起電極5とプリント配線板4上の
パターン電極(図示せず)との位置を認識し、この認識
結果をステージ8に与える。
【0020】ステージ8は、この認識結果に基づいて、
X方向及びY方向に移動する。これにより、突起電極5
とパターン電極とは、正確に位置合せされる。因みに、
突起電極5は、例えばワイヤーボンデイング技術や金属
メツキを蒸着して形成される。また異方性導電膜6は、
熱硬化性異方性導電膜である。
【0021】位置合わせ工程が済むと、半導体装着装置
7はステツプSP2の第1の工程としての仮止め工程に
移る。仮止め工程においては、半導体装着装置7はまず
異方性導電膜6がプリント配線板4上のパターン電極周
辺部に付着される。続いて、駆動ユニツト9は、降下し
てフリツプチツプ実装型電子部品2の突起電極5を異方
性導電膜6を介してプリント配線板4のパターン電極に
接合する。
【0022】このとき、駆動ユニツト9内の加熱部及び
押付け部によつて、異方性導電膜6を熱硬化温度に比し
て低い所定温度で加熱すると同時に押し付けて突起電極
5とパターン電極とを仮止めする。ここでの低温加熱に
より、異方性導電膜6に含まれる接着剤成分が軟化(又
は半硬化)し、押付けにより、突起電極5とパターン電
極相互間の接合性(密着性)が高くなる。これにより、
加熱温度を低く設定することができるので、装着時に余
剰の異方性導電膜6が装着ツール10に固着することが
ないと共に、短時間で仮止めして装着できる。
【0023】次に、半導体装着装置7はステツプSP3
の第2の工程としての押付け工程に移る。図3に示すよ
うに、仮止めされたフリツプチツプ実装型電子部品2上
面には、第3の工程としてのリフロー工程に搬送する前
に矩形板形状の押付け治具12が載置される。これによ
り、フリツプチツプ実装型電子部品2及び異方性導電膜
6は、パターン面と直交する方向に押付け治具12の自
重でプリント配線板4に押し付けられる。
【0024】押付け治具12は、材質が例えばリフロー
炉内の温度に耐える金属であり、フリツプチツプ実装型
電子部品2の上面に比して僅かに狭く一体に形成されて
いる。また押付け治具12は、下面がフリツプチツプ実
装型電子部品2の上面と面接触するように形成されてい
る。押付け治具12の自重は、必要とされる押付け量に
相当する荷重をもつように設定されている。
【0025】次に、半導体装着装置7は、ステツプSP
4に移り、プリント配線板4を、押付け治具12がフリ
ツプチツプ実装型電子部品2上面に載置された状態でリ
フロー工程に搬送する。リフロー工程において、仮止め
工程で半硬化状態であつた異方性導電膜6は、押付け治
具12の自重により押し付けられた状態で、リフロー炉
内の雰囲気で加熱される。 これにより、異方性導電膜
6が完全に熱硬化して、フリツプチツプ実装型電子部品
2はプリント配線板4に完全に実装される。従つて、フ
リツプチツプ実装型電子部品2とプリント配線板4との
間の接合強度が仮止め状態のときに比して増大して、接
合部の信頼性を十分に確保することができる。
【0026】この後、フリツプチツプ実装型電子部品2
を実装したプリント配線板4がリフロー炉より搬出され
るとリフロー炉はステツプSP5に移つてフリツプチツ
プ実装型電子部品2の実装手順を終了する。
【0027】以上の構成において、複数のフリツプチツ
プ実装型電子部品2をプリント配線板4に装着する場
合、半導体装着装置7は、フリツプチツプ実装型電子部
品2を低温で仮止めするだけで済む。これにより、フリ
ツプチツプ実装型電子部品2の装着時間が一段と減少す
る。またフリツプチツプ実装型電子部品2を仮止めして
一度にリフローすることにより、フリツプチツプ実装型
電子部品2とプリント配線板4とを完全に接合するまで
の時間を一段と減少させることができる。従つて、生産
性が一段と向上すると共に、接合部の信頼性を十分に確
保することができる。
【0028】以上の構成によれば、フリツプチツプ実装
型電子部品2を異方性導電膜6を介してプリント配線板
4上の所定位置に仮止めし、仮止めされたフリツプチツ
プ実装型電子部品2をプリント配線板4に押し付け、フ
リツプチツプ実装型電子部品2をプリント配線板4に押
し付けた状態で異方性導電膜6を加熱して熱硬化させる
ことにより、生産性が向上すると共に、フリツプチツプ
実装型電子部品2の実装部における電気的接続の信頼性
を確保することができる。
【0029】なお上述の実施例においては、1つのフリ
ツプチツプ実装型電子部品2を1つのプリント配線板4
に実装する場合について述べたが、本発明はこれに限ら
ず、複数のフリツプチツプ実装型電子部品をプリント配
線基板上に実装する場合にも適用できる。この場合にも
上述と同様の効果を得ることが出来る。
【0030】例えば図4に示すように、押付け治具13
は、材質が金属であり、矩形板状に形成されている。押
付け治具13は、厚さ方向に貫通する複数の円形の貫通
穴14が格子状に配列して設けられている。押付け治具
13は、下面に押付けブロツク15が取り付けられるよ
うになされていると共に、上面に押付け調整ブロツク1
6が取り付けられるようになされている。
【0031】押付けブロツク15は、材質が金属であ
り、円柱形状に形成されている。押付けブロツク15
は、上端面が押付け治具13の下面より貫通穴14に挿
通され、プリント配線板17の上に押付け治具13を載
置すると、フリツプチツプ実装型電子部品2の上面と押
付けブロツク15の下端面とが面接触する。押付け調整
ブロツク16は、押付けブロツク15と同様に材質が金
属であり、円柱形状に形成されている。押付け調整ブロ
ツク16は、下端面が押付け治具13の上面側より押付
けブロツク15上端面に取り付けられる。
【0032】これにより、フリツプチツプ実装型電子部
品2と異方性導電膜6への押付け量を調整することがで
きる。
【0033】因みに、押付けブロツク及び押付け調整ブ
ロツクを角柱形状に形成しても良く、この場合は、貫通
孔形状を矩形に形成することになる。また貫通穴14に
代えて貫通ねじを設けても良い。この場合は、押付けブ
ロツク15の上端部と、押付け調整ブロツク16の下端
部とに雄ねじを形成すれば良い。
【0034】プリント配線板17上には、複数のフリツ
プチツプ実装型電子部品2が装着されている。押付け治
具13には、複数の貫通穴14が格子状に配列して設け
られていることにより、プリント配線板17の面内の任
意の位置に装着されているフリツプチツプ実装型電子部
品2を押し付けることができる。またフリツプチツプ実
装型電子部品2と同数の押付けブロツク15を押付け治
具13に取り付けることによつて、プリント配線板17
上の全部のフリツプチツプ実装型電子部品2を1回のリ
フローで実装することができる。
【0035】プリント配線板17上には、半田などを用
いて実装するモールドパツケージ部品や一般電子部品
と、フリツプチツプ実装型電子部品2とを混載して同時
にリフローすることができる。これにより、実装時間を
全体として一段と短くすることができる。従つて、実装
効率が向上すると共に、異方性導電膜6への熱ストレス
が軽減されて、電気的接続部の信頼性が一段と高くな
る。
【0036】また上述の実施例においては、異方性導電
膜6を使用する場合について述べたが、本発明はこれに
限らず、任意の異方性導電部材、例えば異方性導電接着
剤を使用する場合にも適用し得る。
【0037】さらに上述の実施例においては、押付け治
具12の材質が金属である場合について述べたが、本発
明はこれに限らず、リフロー炉内の温度に耐える任意の
材質であれば良い。
【0038】さらに上述の実施例においては、押付け治
具12を一体に形成する場合について述べたが、本発明
はこれに限らず、プリント配線基板の厚さ方向や面方向
に複数に分離するように形成する場合にも適用できる。
これにより、フリツプチツプ実装型電子部品の上に複数
の押付け治具を積層したり、並べて配列して必要な押付
け量を得ることができる。
【0039】さらに上述の実施例においては、押付け治
具12を載置してフリツプチツプ実装型電子部品2を押
し付ける場合について述べたが、本発明はこれに限ら
ず、任意の方法で押し付ける場合にも適用できる。
【0040】
【発明の効果】上述のように本発明によれば、フリツプ
チツプ実装型電子部品を異方性導電部材を介してプリン
ト配線基板上の所定位置に仮止めし、仮止めされたフリ
ツプチツプ実装型電子部品をプリント配線基板に押し付
け、フリツプチツプ実装型電子部品を上記プリント配線
基板に押し付けた状態で異方性導電部材を加熱して硬化
させることにより、生産性が向上すると共に、フリツプ
チツプ実装型電子部品の実装部における電気的接続の信
頼性を確保し得るフリツプチツプ実装型電子部品の実装
方法を実現できる。
【図面の簡単な説明】
【図1】本発明によるフリツプチツプ実装型電子部品の
実装方法の一実施例を示す斜視図である。
【図2】フリツプチツプ実装型電子部品の実装手順を示
すフローチヤートである。
【図3】押付け治具の載置状態を示す斜視図である。
【図4】他の実施例の押付け治具を示す斜視図である。
【図5】従来の実装装置を示す略線的正面図である。
【図6】従来の実装方法による加熱及び押付け状態を示
す略線図である。
【符号の説明】
1……実装装置、2……フリツプチツプ実装型電子部
品、3……熱圧着ツール、4……異方性導電膜、5、1
7……プリント配線板、6……突起電極、7……半導体
装着装置、8……ステージ、9……駆動ユニツト、10
……装着ツール、11……画像処理部、12、13……
押付け治具、14……貫通穴、15……押付けブロツ
ク、16……押付け調整ブロツク。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】フリツプチツプ実装型電子部品をプリント
    配線基板上の所定位置に異方性導電部材を用いて実装す
    るフリツプチツプ実装型電子部品の実装方法において、 上記フリツプチツプ実装型電子部品を上記プリント配線
    基板上の所定位置に上記異方性導電部材を介して仮止め
    する第1の工程と、 上記プリント配線基板上に仮止めされた上記フリツプチ
    ツプ実装型電子部品を上記プリント配線基板に押し付け
    る第2の工程と、 上記フリツプチツプ実装型電子部品を上記プリント配線
    基板に押し付けた状態で上記異方性導電部材を加熱して
    硬化させる第3の工程とを具えることを特徴とするフリ
    ツプチツプ実装型電子部品の実装方法。
  2. 【請求項2】上記異方性導電部材は、 上記第1の工程において、熱硬化しない所定温度で加熱
    して軟化させることを特徴とする請求項1に記載のフリ
    ツプチツプ実装型電子部品の実装方法。
  3. 【請求項3】上記第2の工程では、 フリツプチツプ実装型電子部品上に耐熱ブロツクを載置
    して押し付けることを特徴とする請求項1に記載のフリ
    ツプチツプ実装型電子部品の実装方法。
JP2115797A 1997-02-04 1997-02-04 フリツプチツプ実装型電子部品の実装方法 Pending JPH10223685A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2115797A JPH10223685A (ja) 1997-02-04 1997-02-04 フリツプチツプ実装型電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2115797A JPH10223685A (ja) 1997-02-04 1997-02-04 フリツプチツプ実装型電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH10223685A true JPH10223685A (ja) 1998-08-21

Family

ID=12047087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2115797A Pending JPH10223685A (ja) 1997-02-04 1997-02-04 フリツプチツプ実装型電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH10223685A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041208A1 (fr) * 1999-11-30 2001-06-07 Toray Engineering Co., Ltd. Dispositif de montage d'une puce

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041208A1 (fr) * 1999-11-30 2001-06-07 Toray Engineering Co., Ltd. Dispositif de montage d'une puce
JP4610150B2 (ja) * 1999-11-30 2011-01-12 東レエンジニアリング株式会社 チップ実装装置

Similar Documents

Publication Publication Date Title
JP4809761B2 (ja) エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
US5308429A (en) System for bonding a heatsink to a semiconductor chip package
US7060528B2 (en) Method for mounting a semiconductor element to an interposer by compression bonding
JP2001298052A (ja) 接着剤を用いた半導体素子のフリップチップアセンブリ方法
JPH11191569A (ja) フリップチップ実装方法および半導体装置
US5605547A (en) Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
JPH1056259A (ja) 電子部品実装方法
EP1430532A2 (en) Encapsulation of pin solder for maintaining accuracy in pin position
JP2003197853A (ja) 半導体装置の製造方法および製造装置
US20080222885A1 (en) Method for manufacturing hybrid printed circuit board
JP2003209201A (ja) 半導体ユニット、半導体ユニット製造方法及び半導体装置
JPH10223685A (ja) フリツプチツプ実装型電子部品の実装方法
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JP2002299809A (ja) 電子部品の実装方法および実装装置
JPH09219579A (ja) 電子部品の接続方法及び接続装置
JP3348830B2 (ja) はんだバンプボンディング装置およびはんだバンプボンディング方法
JP2009004462A (ja) 半導体装置の実装方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH11186455A (ja) 突起電極の形成方法
JP2000150576A (ja) 電子回路装置およびその製造方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JP2602389B2 (ja) 部品実装方法
JP2000174066A (ja) 半導体装置の実装方法
JP2000151059A (ja) 配線基板ユニットおよび配線基板ユニット製造方法