JP2000148662A

JP2000148662A - マイクロコンピュータ

Info

Publication number: JP2000148662A
Application number: JP10321052A
Authority: JP
Inventors: Hideki Azuma; 秀樹我妻
Original assignee: Hitachi Ltd; Hitachi Yonezawa Electronics Co Ltd
Current assignee: Hitachi Ltd; Renesas Semiconductor Package and Test Solutions Co Ltd
Priority date: 1998-11-11
Filing date: 1998-11-11
Publication date: 2000-05-30

Abstract

(57)【要約】【課題】送り側と受け側とのデータ形式に対応させ
て、高速で、かつプログラマブルなＤＭＡ転送を実現で
きるマイクロコンピュータを提供する。【解決手段】シングルチップマイクロコンピュータで
あって、ＤＭＡコントローラの制御によるマイクロコン
ピュータの内部と外部、内部におけるデータ転送におい
て、バイトサイズデータを転送元のメモリ領域から転送
して転送先のメモリ領域に集計する場合は、転送元アド
レスのデータにはアドレス更新値として“＋２”を設
け、一方、転送先アドレスのデータには“＋１”を設け
ることにより、転送元の先頭アドレス“１”をアクセス
した場合には、この先頭アドレス“１”のデータを転送
先のアドレス“１”に対応するメモリ領域に格納し、そ
の後、自動的に転送元の“＋２”のアドレスをアクセス
していき、このアドレスのデータを転送先の“＋１”の
アドレスに対応するメモリ領域に順番に格納する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータのＤＭＡ（Direct Memory Access）技術に関し、特
にマイクロコンピュータのソフトウェアの開発におい
て、高速で、かつプログラマブルなＤＭＡ転送の実現に
好適なマイクロコンピュータに適用して有効な技術に関
する。

【０００２】

【従来の技術】たとえば、本発明者が検討した技術とし
て、マイクロコンピュータにおいては、高速なデータ転
送のために、中央処理装置によるソフトウェアの介在な
しに、メモリと入出力間、あるいはメモリとメモリ間で
データを直接転送するＤＭＡ機能を有する技術などが考
えられる。

【０００３】なお、このようなＤＭＡ機能を有するマイ
クロコンピュータに関する技術としては、たとえば平成
６年３月３０日、株式会社昭晃堂発行の「Ｂ−７計算
機システム工学」に記載される技術などが挙げられる。

【０００４】

【発明が解決しようとする課題】ところで、前記のよう
なマイクロコンピュータのＤＭＡ機能においては、たと
えば特定領域内のデータを別領域に指定サイズ分高速に
転送を行うことができるが、送り側と受け側でデータ形
式が違う場合、不要なデータも転送されるため、転送完
了後にデータ加工が必要になり、システム全体のスルー
プットが低減されることが考えられる。

【０００５】そこで、本発明の目的は、送り側と受け側
でデータ形式が異なるＤＭＡ転送に着目し、このデータ
形式に対応させて、高速で、かつプログラマブルなＤＭ
Ａ転送を実現することができるマイクロコンピュータを
提供するものである。

【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【０００８】すなわち、本発明によるマイクロコンピュ
ータは、ＤＭＡ機能に関するものであり、このＤＭＡ機
能に、転送元アドレスの次のアドレス、転送先アドレス
の次のアドレスをそれぞれ設定するためのアドレス更新
値を設けるものである。

【０００９】この構成において、転送元アドレスに付加
されるアドレス更新値と、転送先アドレスに付加される
アドレス更新値とをそれぞれのデータ形式に対応させて
変え、またこのアドレス更新値は、データのサイズに対
応して設定するようにしたものである。

【００１０】よって、前記マイクロコンピュータによれ
ば、高速で、かつプログラマブルなＤＭＡ転送が可能に
なる。この結果、ＤＭＡ機能を使用したシステム全体の
スループットを向上させることができる。すなわち、必
要なデータのみを転送することができるため、メモリ容
量の増加を防止でき、かつ転送完了後のデータ加工処理
が不要となるためである。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は本発明の一実施の形
態であるマイクロコンピュータを示す機能ブロック図、
図２〜図７は本実施の形態のマイクロコンピュータにお
いて、データ形式に対応したＤＭＡ転送を示す説明図で
ある。

【００１２】まず、図１により、本実施の形態のマイク
ロコンピュータの構成の一例を説明する。

【００１３】本実施の形態のマイクロコンピュータは、
たとえばシングルチップマイクロコンピュータとされ、
中央処理装置ＣＰＵ、クロック発振器ＣＰＧ、バスコン
トローラＢＳＣ、データトランスファコントローラＤＴ
Ｃ、ＤＭＡコントローラＤＭＡＣ、割り込みコントロー
ラＩＮＴＣ、リードオンリメモリＲＯＭ、ランダムアク
セスメモリＲＡＭ、タイマパルスユニットＴＰＵ、プロ
グラマブルパルスジェネレータＰＰＧ、ウォッチドッグ
タイマＷＤＴ、タイマＴ、シリアルコミュニケーション
インタフェースＳＣＩ、Ｄ／Ａ変換器Ｄ／ＡＣ、Ａ／Ｄ
変換器Ａ／ＤＣ、入出力ポートＩ／ＯＰなどの通常の構
成からなり、公知の半導体製造技術により１個の半導体
チップ上に形成されている。

【００１４】以上のように構成されるマイクロコンピュ
ータにおいて、中央処理装置ＣＰＵ、バスコントローラ
ＢＳＣ、データトランスファコントローラＤＴＣ、ＤＭ
ＡコントローラＤＭＡＣ、リードオンリメモリＲＯＭ、
ランダムアクセスメモリＲＡＭなどの内部回路の相互間
は内部アドレスバスおよび内部データバスにより接続さ
れ、またバスコントローラＢＳＣ、割り込みコントロー
ラＩＮＴＣ、タイマパルスユニットＴＰＵ、プログラマ
ブルパルスジェネレータＰＰＧ、ウォッチドッグタイマ
ＷＤＴ、タイマＴ、シリアルコミュニケーションインタ
フェースＳＣＩ、Ｄ／Ａ変換器Ｄ／ＡＣ、Ａ／Ｄ変換器
Ａ／ＤＣなどの内部回路と入出力ポートＩ／ＯＰとの間
は周辺アドレスバスおよび周辺データバスにより接続さ
れ、さらに特定の内部回路と入出力ポートＩ／ＯＰとは
制御信号線により接続されている。これらの内部回路の
動作は、中央処理装置ＣＰＵをはじめ、バスコントロー
ラＢＳＣ、データトランスファコントローラＤＴＣ、Ｄ
ＭＡコントローラＤＭＡＣ、割り込みコントローラＩＮ
ＴＣなどにより制御される。

【００１５】特に、本実施の形態においては、ＤＭＡコ
ントローラＤＭＡＣの制御によるマイクロコンピュータ
の内部と外部とのデータ転送、内部におけるデータ転送
が特徴となっている。たとえば、マイクロコンピュータ
の内部のリードオンリメモリＲＯＭ、ランダムアクセス
メモリＲＡＭなどから外部のランダムアクセスメモリな
どへのデータ転送、マイクロコンピュータの内部のリー
ドオンリメモリＲＯＭなどからランダムアクセスメモリ
ＲＡＭなどへのデータ転送が考えられる。

【００１６】通常、ＤＭＡ転送では、転送元アドレス、
転送先アドレス、最終アドレスまたは転送回数、データ
サイズなどがソフトウェア的に設定されるが、本実施の
形態においては、転送元、転送先の各データ形式に対応
させて、転送元アドレス、転送先アドレスのデータにそ
れぞれ次のアドレスを設定するためのアドレス更新値が
付加されている点が特徴となっている。図２〜図７（図
２〜図４：データの集計例）、図５〜図７：データの配
布例）を用いて、データ形式に対応したＤＭＡ転送例を
順に説明する。それぞれの図において、(a) は転送元、
(b) は転送先の各メモリ領域を示す。

【００１７】図２は、バイトサイズデータ（１ｂｙｔｅ
＝８ｂｉｔ）を、転送元のメモリ領域から転送して転送
先のメモリ領域に集計する場合である。たとえば、転送
元のメモリ領域には、先頭のアドレス“１”に対応する
バイトサイズのデータ（１）、アドレス“２”に対応す
るデータ（２）、アドレス“３”に対応するデータ
（３）、・・・、最終のアドレス“ｎ”に対応するデー
タ（ｎ）がそれぞれ格納されており、これらのデータの
うち、転送先には、アドレス“１”、“３”、“５”、
・・・のアドレスに対応するデータのみを転送するもの
とする。

【００１８】この場合に、転送元の各アドレスのデータ
には、次のアドレスを設定するアドレス更新値として
“＋２”を設け、一方、転送先の各アドレスのデータに
は、次のアドレスを設定するアドレス更新値として“＋
１”を設ける。これにより、転送元の先頭アドレス
“１”をアクセスした場合には、この先頭アドレス
“１”のデータを転送先のアドレス“１”に対応するメ
モリ領域に格納し、その後、自動的にアドレス（１＋
２）＝“３”がアクセスされて、このアドレス“３”の
データが転送先のアドレス（１＋１）＝“２”に対応す
るメモリ領域に格納される。以降同様に、自動的に転送
元の“＋２”のアドレスをアクセスしていき、このアド
レスのデータを転送先の“＋１”のアドレスに対応する
メモリ領域に順番に格納することができる。この際に、
転送先のメモリ領域は転送元に比べて１／２の容量で足
りることになる。

【００１９】図３は、ロングワードサイズデータ（１ｌ
ｏｎｇｗｏｒｄ＝３２ｂｉｔ）を、転送元のメモリ領域
から転送して転送先のメモリ領域に集計する場合であ
る。たとえば、転送元のメモリ領域には、先頭のアドレ
ス“１”に対応するロングワードサイズのデータ
（１）、アドレス“２”に対応するデータ（２）、アド
レス“３”に対応するデータ（３）、・・・、最終のア
ドレス“ｎ”に対応するデータ（ｎ）がそれぞれ格納さ
れており、これらのデータのうち、転送先には、アドレ
ス“１”、“３”、“５”、・・・のアドレスに対応す
るデータのみを転送するものとする。

【００２０】この場合に、転送元の各アドレスのデータ
には、次のアドレスを設定するアドレス更新値として
“＋２”を設け、一方、転送先の各アドレスのデータに
は、次のアドレスを設定するアドレス更新値として“＋
１”を設ける。これにより、転送元の先頭アドレス
“１”をアクセスした場合には、この先頭アドレス
“１”のデータを転送先のアドレス“１”に対応するメ
モリ領域に格納し、その後、自動的にアドレス（１＋
２）＝“３”がアクセスされて、このアドレス“３”の
データが転送先のアドレス（１＋１）＝“２”に対応す
るメモリ領域に格納される。以降同様に、自動的に転送
元の“＋２”のアドレスをアクセスしていき、このアド
レスのデータを転送先の“＋１”のアドレスに対応する
メモリ領域に順番に格納することができる。この際に、
転送先のメモリ領域は転送元に比べて１／２の容量で足
りることになる。

【００２１】図４は、バイトサイズデータ（１ｂｙｔｅ
＝８ｂｉｔ）を、転送元のメモリ領域から転送して転送
先のメモリ領域に集計する場合である。たとえば、転送
元のメモリ領域には、先頭のアドレス“１”に対応する
バイトサイズのデータ（１）、アドレス“２”に対応す
るデータ（２）、アドレス“３”に対応するデータ
（３）、・・・、最終のアドレス“ｎ”に対応するデー
タ（ｎ）がそれぞれ格納されており、これらのデータの
うち、転送先には、アドレス“１”、“９”、“１
７”、・・・のアドレスに対応するデータのみを転送す
るものとする。

【００２２】この場合に、転送元の各アドレスのデータ
には、次のアドレスを設定するアドレス更新値として
“＋８”を設け、一方、転送先の各アドレスのデータに
は、次のアドレスを設定するアドレス更新値として“＋
１”を設ける。これにより、転送元の先頭アドレス
“１”をアクセスした場合には、この先頭アドレス
“１”のデータを転送先のアドレス“１”に対応するメ
モリ領域に格納し、その後、自動的にアドレス（１＋
８）＝“９”がアクセスされて、このアドレス“９”の
データが転送先のアドレス（１＋１）＝“２”に対応す
るメモリ領域に格納される。以降同様に、自動的に転送
元の“＋８”のアドレスをアクセスしていき、このアド
レスのデータを転送先の“＋１”のアドレスに対応する
メモリ領域に順番に格納することができる。この際に、
転送先のメモリ領域は転送元に比べて１／８の容量で足
りることになる。

【００２３】図５は、バイトサイズデータ（１ｂｙｔｅ
＝８ｂｉｔ）を、転送元のメモリ領域から転送して転送
先のメモリ領域に配布する場合である。たとえば、転送
元のメモリ領域には、先頭のアドレス“１”に対応する
バイトサイズのデータ（１）、アドレス“２”に対応す
るデータ（２）、アドレス“３”に対応するデータ
（３）、・・・、最終のアドレス“ｎ”に対応するデー
タ（ｎ）がそれぞれ格納されており、これらのデータ
を、転送先のアドレス“１”、“３”、“５”、・・・
のアドレスのみにデータを転送するものとする。

【００２４】この場合に、転送元の各アドレスのデータ
には、次のアドレスを設定するアドレス更新値として
“＋１”を設け、一方、転送先の各アドレスのデータに
は、次のアドレスを設定するアドレス更新値として“＋
２”を設ける。これにより、転送元の先頭アドレス
“１”をアクセスした場合には、この先頭アドレス
“１”のデータを転送先のアドレス“１”に対応するメ
モリ領域に格納し、その後、自動的にアドレス（１＋
１）＝“２”がアクセスされて、このアドレス“２”の
データが転送先のアドレス（１＋２）＝“３”に対応す
るメモリ領域に格納される。以降同様に、自動的に転送
元の“＋１”のアドレスをアクセスしていき、このアド
レスのデータを転送先の“＋２”のアドレスに対応する
メモリ領域に格納することができる。この際に、転送先
のメモリ領域は転送元に比べて２倍の容量が必要とな
る。

【００２５】図６は、ロングワードサイズデータ（１ｌ
ｏｎｇｗｏｒｄ＝３２ｂｉｔ）を、転送元のメモリ領域
から転送して転送先のメモリ領域に配布する場合であ
る。たとえば、転送元のメモリ領域には、先頭のアドレ
ス“１”に対応するロングワードサイズのデータ
（１）、アドレス“２”に対応するデータ（２）、アド
レス“３”に対応するデータ（３）、・・・、最終のア
ドレス“ｎ”に対応するデータ（ｎ）がそれぞれ格納さ
れており、これらのデータを、転送先のアドレス
“１”、“３”、“５”、・・・のアドレスのみにデー
タを転送するものとする。

【００２６】この場合に、転送元の各アドレスのデータ
には、次のアドレスを設定するアドレス更新値として
“＋１”を設け、一方、転送先の各アドレスのデータに
は、次のアドレスを設定するアドレス更新値として“＋
２”を設ける。これにより、転送元の先頭アドレス
“１”をアクセスした場合には、この先頭アドレス
“１”のデータを転送先のアドレス“１”に対応するメ
モリ領域に格納し、その後、自動的にアドレス（１＋
１）＝“２”がアクセスされて、このアドレス“２”の
データが転送先のアドレス（１＋２）＝“３”に対応す
るメモリ領域に格納される。以降同様に、自動的に転送
元の“＋１”のアドレスをアクセスしていき、このアド
レスのデータを転送先の“＋２”のアドレスに対応する
メモリ領域に格納することができる。この際に、転送先
のメモリ領域は転送元に比べて２倍の容量が必要とな
る。

【００２７】図７は、バイトサイズデータ（１ｂｙｔｅ
＝８ｂｉｔ）を、転送元のメモリ領域から転送して転送
先のメモリ領域に配布する場合である。たとえば、転送
元のメモリ領域には、先頭のアドレス“１”に対応する
バイトサイズのデータ（１）、アドレス“２”に対応す
るデータ（２）、アドレス“３”に対応するデータ
（３）、・・・、最終のアドレス“ｎ”に対応するデー
タ（ｎ）がそれぞれ格納されており、これらのデータ
を、転送先のアドレス“１”、“９”、“１７”、・・
・のアドレスのみにデータを転送するものとする。

【００２８】この場合に、転送元の各アドレスのデータ
には、次のアドレスを設定するアドレス更新値として
“＋１”を設け、一方、転送先の各アドレスのデータに
は、次のアドレスを設定するアドレス更新値として“＋
８”を設ける。これにより、転送元の先頭アドレス
“１”をアクセスした場合には、この先頭アドレス
“１”のデータを転送先のアドレス“１”に対応するメ
モリ領域に格納し、その後、自動的にアドレス（１＋
１）＝“２”がアクセスされて、このアドレス“２”の
データが転送先のアドレス（１＋８）＝“９”に対応す
るメモリ領域に格納される。以降同様に、自動的に転送
元の“＋１”のアドレスをアクセスしていき、このアド
レスのデータを転送先の“＋８”のアドレスに対応する
メモリ領域に格納することができる。この際に、転送先
のメモリ領域は転送元に比べて８倍の容量が必要とな
る。

【００２９】以上のようにして、バイトサイズデータ、
ロングワードサイズデータなどのデータ形式に対応させ
て、ソフトウェア的に設定する転送元、転送先の各アド
レスのデータに次のアドレスを設定するための任意の異
なるアドレス更新値をそれぞれ設けることで、中央処理
装置ＣＰＵの介在なしに、ＤＭＡコントローラＤＭＡＣ
の制御によるマイクロコンピュータの内部と外部とのＤ
ＭＡデータ転送、内部におけるＤＭＡデータ転送を高速
で、かつプログラマブルに実現することができる。

【００３０】通常、ＤＭＡ転送後に、転送されたデータ
から必要なデータを抽出する際、データを抽出するため
に別のメモリ領域が必要になるが、本実施の形態におい
ては必要なデータのみを転送することができるため、メ
モリ容量の増加を防止することができる。また、ＤＭＡ
転送後に、転送されたデータから必要なデータを抽出す
る処理が必要になり、システム全体のスループットが低
減するが、本実施の形態においては必要なデータのみ転
送されることから、転送完了後、即座にデータが利用で
き、データ加工処理が不要となるため、システム全体の
スループットを向上することができる。

【００３１】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。

【００３２】たとえば、前記実施の形態においては、バ
イトサイズデータ、ロングワードサイズデータについて
説明したが、データサイズの制限はなく、ワードサイズ
データなどの他の如何なるデータサイズに対しても適用
することができる。また、アドレス更新値についても任
意の値を設定することができ、転送元のメモリ領域の特
定アドレスに格納されているデータを転送先のメモリ領
域の特定アドレスに格納することができる。

【００３３】また、本発明の技術は、特に動作周波数が
高いマイクロコンピュータに効果的であるが、従来、動
作周波数が低いために無理と思われていたマイクロコン
ピュータなどに付加して適用することも可能である。さ
らに、シングルチップマイクロコンピュータに限定され
ず、他のマイクロコンピュータについても適用可能であ
ることはいうまでもない。

【００３４】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００３５】本発明によれば、ＤＭＡ機能に、転送元ア
ドレス、転送先アドレスの次のアドレスをそれぞれ設定
するためのアドレス更新値を設けることで、必要なデー
タのみを転送することができるので、メモリ容量の増加
を防止することができ、かつ転送完了後のデータ加工処
理が不要となるため、システム全体のスループットを向
上させることが可能となる。

【００３６】この結果、ＤＭＡ機能を有するマイクロコ
ンピュータにおいて、高速で、かつプログラマブルなＤ
ＭＡ転送を実現することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態であるマイクロコンピュ
ータを示す機能ブロック図である。

【図２】(a),(b) は本発明の一実施の形態のマイクロコ
ンピュータにおいて、データ形式（バイトサイズデータ
の集計）に対応したＤＭＡ転送を示す説明図である。

【図３】(a),(b) は本発明の一実施の形態のマイクロコ
ンピュータにおいて、データ形式（ロングワードサイズ
データの集計）に対応したＤＭＡ転送を示す説明図であ
る。

【図４】(a),(b) は本発明の一実施の形態のマイクロコ
ンピュータにおいて、データ形式（バイトサイズデータ
の他の集計）に対応したＤＭＡ転送を示す説明図であ
る。

【図５】(a),(b) は本発明の一実施の形態のマイクロコ
ンピュータにおいて、データ形式（バイトサイズデータ
の配布）に対応したＤＭＡ転送を示す説明図である。

【図６】(a),(b) は本発明の一実施の形態のマイクロコ
ンピュータにおいて、データ形式（ロングワードサイズ
データの集計）に対応したＤＭＡ転送を示す説明図であ
る。

【図７】(a),(b) は本発明の一実施の形態のマイクロコ
ンピュータにおいて、データ形式（バイトサイズデータ
の他の配布）に対応したＤＭＡ転送を示す説明図であ
る。

【符号の説明】

ＣＰＵ中央処理装置ＣＰＧクロック発振器ＢＳＣバスコントローラＤＴＣデータトランスファコントローラＤＭＡＣＤＭＡコントローラＩＮＴＣ割り込みコントローラＲＯＭリードオンリメモリＲＡＭランダムアクセスメモリＴＰＵタイマパルスユニットＰＰＧプログラマブルパルスジェネレータＷＤＴウォッチドッグタイマＴタイマＳＣＩシリアルコミュニケーションインタフェースＤ／ＡＣＤ／Ａ変換器Ａ／ＤＣＡ／Ｄ変換器Ｉ／ＯＰ入出力ポート

Claims

【特許請求の範囲】

【請求項１】転送元アドレスおよび転送先アドレスを
設定し、前記転送元アドレスのメモリ領域に格納されて
いるデータを転送して前記転送先アドレスのメモリ領域
に格納するＤＭＡ機能を有するマイクロコンピュータで
あって、前記転送元アドレスおよび前記転送先アドレス
のデータにそれぞれ付加され、前記転送元アドレスおよ
び前記転送先アドレスの次のアドレスをそれぞれ設定す
るためのアドレス更新値を有することを特徴とするマイ
クロコンピュータ。
【請求項２】請求項１記載のマイクロコンピュータで
あって、前記転送元アドレスのデータに付加されるアド
レス更新値と、前記転送先アドレスのデータに付加され
るアドレス更新値とをそれぞれのデータ形式に対応させ
て変えることを特徴とするマイクロコンピュータ。
【請求項３】請求項２記載のマイクロコンピュータで
あって、前記アドレス更新値は、前記データのサイズに
対応して設定することを特徴とするマイクロコンピュー
タ。