JP2000138194A - 半導体基板の研磨方法および張り合わせ半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】半導体基板の被研磨層の表面粗度を向上させる
ことができる半導体基板の研磨方法およびたとえば、Ｓ
ＯＩ基板の張り合わせ面の表面粗度を向上させることが
でき、張り合わせ面間に気泡が発生するという不利益を
解消することができる張り合わせ法による張り合わせ半
導体基板の製造方法を提供する。 【解決手段】回転する定盤に保持された半導体基板と回
転する定盤に保持された研磨パッドとを研磨剤を介在さ
せて当接させ、半導体基板と研磨パッドとを相対移動さ
せて半導体基板の表面の平坦化を行う半導体基板の研磨
方法であって、半導体基板１の被研磨層であるポリシリ
コン膜３に関連してポリシリコン膜３の表面粗度を最小
化する硬度の研磨パッドを選択して研磨する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえば、ＳＯＩ
基板の張り合わせ面の研磨加工に適用される半導体基板
の研磨方法および前記研磨方法が適用された張り合わせ
半導体基板の製造方法に関する。

【０００２】

【従来の技術】半導体デバイスの大規模化、高集積化お
よび動作速度の高速化によって、半導体デバイスの著し
い機能向上が達成されている。この半導体デバイスの機
能の向上に伴って、半導体デバイスの消費電力も増大し
ており、半導体デバイスの低消費電力化が課題になって
いる。半導体デバイスのＳＯＩ(Silicon On Insulator)
構造は、絶縁性の基板上にシリコン薄膜を形成し、完全
な素子分離構造を実現する構造である。このＳＯＩ構造
によれば、上記の半導体デバイスの低消費電力化に対す
る有効な手段である低寄生容量化および低電源電圧化さ
れた半導体デバイスを作製可能であることから、ＳＯＩ
構造は近年再び注目されている。ＳＯＩ構造を有するＳ
ＯＩ基板の製造プロセスについても種々の方法が開発さ
れており、このうち張り合わせ法は活性層（ＳＯＩ層）
の結晶性が最も良く、研究、開発が積極的に行われてい
る。

【０００３】

【発明が解決しようとする課題】張り合わせ法によるＳ
ＯＩ基板の製造プロセスでは、張り合わせ基板の張り合
わせ面を、たとえば、ＣＭＰ（Chemical Mechanical Po
lishing;化学的機械研磨）技術を用いて研磨加工し、基
板の張り合わせ面を平坦化する。基板の研磨加工は、た
とえば、図３に示すように、回転する定盤３０４に基板
Ｗを保持し、回転する定盤３０３に保持された研磨パッ
ド３０２上に研磨剤であるスラリーを供給しながら回転
する基板Ｗを研磨パッド３０２に対してＺ軸方向に押し
付けながら、定盤３０４をＸ軸方向に往復移動させて基
板Ｗ表面を研磨する。研磨パッド３０２は、たとえば、
ポリウレタン等の材料からなりシート状やブロック状に
形成されている。張り合わせ法によるＳＯＩ基板の製造
プロセスでは、張り合わせ面の形成材料は、良好な密着
結合性が必要であることから、たとえば、一方に単結晶
シリコン、他方にポリシリコンを用いている。従来にお
いては、ポリシリコン層の研磨加工に用いる研磨パッド
は、単結晶シリコン層の研磨加工に用いる研磨パッドと
同じ比較的軟質のものを使用していた。

【０００４】たとえば、図４（ａ）に示すように、シリ
コン基板１０１上に、たとえば、酸化シリコンからなる
絶縁層１０２を形成し、この絶縁層１０２上にポリシリ
コンを、たとえば、ＣＶＤ(Chemical Vapor Depositio
n) 法によって堆積させる。このとき、絶縁層１０２上
に形成されたポリシリコン層１０３の表面粗度は大き
い。このため、ポリシリコン層１０３のＣＭＰ法による
研磨加工を行って、ポリシリコン層１０３を平坦化す
る。ポリシリコン層１０３の研磨加工に上記の比較的軟
質の研磨パッドを用いると、研磨パッドが膜厚のばらつ
きに沿って密着するため研磨量は略均一になるが、ポリ
シリコン層１０３の十分な平坦性が得られず、ポリシリ
コン層１０３の表面粗度Ｒrms をたとえば０．５ｎｍ以
下にすることが難しい。なお、表面粗度Ｒrms は自乗平
均(Root Mean Square)である。ポリシリコン層１０３の
表面粗度Ｒrms が小さくないと、ポリシリコン層１０３
と単結晶シリコン層とを張り合わせた際に、ポリシリコ
ン層１０３と単結晶シリコン層との境界に気泡が発生し
やすくなる。この気泡の発生を抑制するためには、ポリ
シリコン層１０３の表面粗度Ｒrmsを、たとえば、０．
５ｎｍ以下、好ましくは、０．２ｎｍ以下にする必要が
あった。

【０００５】本発明は、上記の問題に鑑みてなされたも
のであって、半導体基板の被研磨層の表面粗度を向上さ
せることができる半導体基板の研磨方法および、たとえ
ば、ＳＯＩ基板の張り合わせ面の表面粗度を向上させる
ことができ、張り合わせ面間に気泡が発生するという不
利益を解消することができる張り合わせ法による張り合
わせ半導体基板の製造方法を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】本発明は、回転する定盤
に保持された半導体基板と回転する定盤に保持された研
磨パッドとを研磨剤を介在させて当接させ、前記半導体
基板と前記研磨パッドとを相対移動させて前記半導体基
板の表面の平坦化を行う半導体基板の研磨方法であっ
て、前記半導体基板の被研磨層の種類に関連して前記被
研磨層の表面粗度を最小化する硬度の研磨パッドを選択
して研磨する。

【０００７】本発明では、半導体基板の被研磨層の研磨
後の表面粗度が研磨パッドの種類に関係していることに
着目して、半導体基板の被研磨層に応じた最適な硬度の
研磨パッドを選択し、この研磨パッドによって半導体基
板の被研磨層の化学的機械研磨を行うことで、被研磨層
の表面粗度を向上させることができる。

【０００８】前記被研磨層は、ポリシリコンからなる。

【０００９】前記研磨パッドは、ポリウレタンを主体と
して構成されている。

【００１０】前記研磨パッドの構造は独立発泡構造であ
る。

【００１１】本発明は、半導体基板上に絶縁層を介して
ポリシリコン層を形成する工程と、前記ポリシリコン層
の表面粗度を最小化する硬度の研磨パッドを選択して研
磨する工程と、前記研磨加工されたポリシリコン層に保
持基板を張り合わせる工程と、前記半導体基板の裏面を
研削または研磨する工程とを有する。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。研磨パッドの選択方法 図１は、本発明の一実施形態に係る半導体基板の研磨方
法を説明するための図であって、研磨パッドの硬度と表
面粗度との関係を示す図である。図１に示す各研磨パッ
ドの表面粗度の測定条件を以下に説明する。各研磨パッ
ドによって研磨する被研磨対象膜は、ポリシリコン膜で
ある。このポリシリコン膜は、たとえば、６００〜７０
０ｎｍ程度の膜厚の酸化シリコン膜上に、５μｍ程度の
厚さで堆積されている条件のものである。

【００１３】図１に示す表面粗度Ｒrms は、測定領域
は、研磨加工後のポリシリコン膜の任意の領域内の表面
粗度を複数測定し、これらの表面粗度を平均した平均表
面粗度である。測定領域は、縦２００×横２００μｍの
範囲とした。また、表面粗度の測定には、光の干渉を利
用した測定装置を用いている。

【００１４】研磨パッドＡは、不織布にポリウレタンを
含浸させたものである。研磨パッドＡの硬度は、アスカ
ーＣ規格で８２である。研磨パッドＢは、独立気泡構造
を有するポリウレタンからなる厚さ１ｍｍ程度のシート
状のものである。研磨パッドＢの硬度は、ＪＩＳＡ規格
で８５である。研磨パッドＣは、独立気泡構造を有する
ポリウレタンからなる厚さ１ｍｍ程度のシート状のもの
である。研磨パッドＣの硬度は、アスカーＣ規格で９５
である。なお、硬度の測定は、決められた形の押針をス
プリングの力で試料の表面に押し付けて変形を与え、試
料の抵抗力とスプリングの力がバランスした状態での押
針の押し込み深さを基に測定する。ＪＩＳ、アスカーＣ
等の規格では、数種類の硬度計が規定してあり、それぞ
れについて、押針の形状、スプリングにより押針に与え
られる力などが規定されている。なお、ＪＩＳ規格およ
びアスカーＣ規格による硬度は標準化されており、規格
が異なっても硬度による比較が可能である。

【００１５】研磨加工に使用した研磨剤は、平均粒子径
が４０ｎｍ以下のコロイダルシリカ(Colloidal Silica)
を使用した。研磨パッドのポリシリコン膜に対する研磨
圧力は、１００〜２００ｇｆ／ｃｍ ² とした。ポリシリ
コン膜が形成された基板を保持する定盤の回転数は、３
０〜６０ｒｐｍとした。

【００１６】上記の条件で測定された研磨加工後のポリ
シリコン膜の表面粗度Ｒrms は、図１に示すように、研
磨パッドＡによる場合には約０．７ｎｍであり、研磨パ
ッドＢによる場合には約０．５ｎｍであり、研磨パッド
Ｃによる場合には約１．３ｎｍである。図１の結果か
ら、表面粗度Ｒrms と研磨パッドの硬度とに関連して、
研磨パッドＡと研磨パッドＢとの関係では、硬度が大き
いほうが表面粗度Ｒrms が小さくなっている。また、材
質が同じである研磨パッドＢと研磨パッドＣとの関係で
は、硬度が大きい研磨パッドＣのほうが表面粗度Ｒrms
が大きくなっている。このことから、単に研磨パッドの
硬度が大きければ表面粗度Ｒrms の値が小さくなるので
はなく、ポリシリコン膜の表面粗度Ｒrms を最小化する
硬度の研磨パッドが存在することがわかる。本実施形態
では、表面粗度Ｒrms と研磨パッドの硬度との関係よ
り、研磨パッドＢを最適な硬度の研磨パッドとして選択
する。

【００１７】以上のように、本実施形態によれば、研磨
パッドの硬度と被研磨膜の表面粗度Ｒrms との相関に着
目し、研磨加工を行う膜の種類に応じた研磨パッドを選
択することにより、被研磨膜の表面粗度Ｒrms を最小化
し、被研磨膜の表面の平坦性を向上させることができ
る。

【００１８】次に、上記の方法によって選択された研磨
パッドＢを用いて、張り合わせ法によるＳＯＩ基板の製
造方法について説明する。なお、図２は、本実施形態に
係る製造方法の各プロセスを説明するための図である。
まず、図２（ａ）に示すように、たとえば、単結晶シリ
コンからなるシリコン基板１上に、絶縁膜２を形成す
る。薄膜化した後のシリコン基板１の裏面には、後の工
程で各種半導体回路が形成される。絶縁膜２は、たとえ
ば、酸化シリコン（ＳｉＯ₂ ）から形成され、シリコン
基板１の表面を熱酸化およびＣＶＤ(Chemical Vapor De
position) により形成することができる。絶縁膜２の膜
厚は、たとえば、６００〜７００ｎｍに形成される。

【００１９】次いで、絶縁膜２上に、たとえば、ポリシ
リコンからなるポリシリコン膜３を形成する。ポリシリ
コン膜３は、たとえば、ＣＶＤ法によってポリシリコン
を絶縁膜２上に堆積させる。ポリシリコン膜３の膜厚
は、たとえば、５．０μｍ程度であるが、図２（ａ）に
示すように、膜厚のばらつきが存在し、表面粗度も大き
い状態となっている。

【００２０】次いで、上記のポリシリコン膜３を上記し
た研磨パッドＢによって研磨加工し平坦化する。研磨加
工の加工条件は、上記した条件と同様の条件で行う。こ
の研磨加工により、ポリシリコン膜３の表面粗度Ｒrms
を所定の値以下にすることができ、図２（ｂ）に示すよ
うに平坦化される。本実施形態では、表面粗度Ｒrms の
値は、０．５ｎｍ以下であり、好ましくは、０．２ｎｍ
以下である。

【００２１】次いで、図２（ｃ）に示すように、研磨加
工されたポリシリコン膜３に、たとえば、単結晶シリコ
ンからなる保持基板４を張り合わせる。ポリシリコン膜
３に保持基板４を張り合わせた後に、基板に所定の熱処
理を施す。熱処理の条件としては、基板を、たとえば、
１１００℃で３０分間加熱保持する。これにより、ポリ
シリコン膜３に保持基板４が結合し、保持基板４がポリ
シリコン膜３、絶縁膜２、シリコン基板１を保持する保
持基板の機能を果たす。本実施形態では、上記の方法で
選択した研磨パッドＢによってポリシリコン膜３が研磨
加工されているため、ポリシリコン膜３の表面粗度Ｒrm
s が小さくなっており、ポリシリコン膜３の表面粗さに
起因したポリシリコン膜３と保持基板４との間の気泡の
発生が抑制される。

【００２２】次いで、図２（ｄ）に示すように、シリコ
ン基板１の裏面を、たとえば、研削加工およびＣＭＰ法
での研磨加工により、シリコン基板１を所定の厚さに加
工する。以上のような工程を経て、ＳＯＩ構造を有する
ＳＯＩ基板が得られる。

【００２３】

【発明の効果】本発明によれば、半導体基板の被研磨層
の種類に応じて最適な硬度の研磨パッドを選択すること
により、半導体基板の被研磨層の表面粗度を小さくする
ことができ、半導体装置の性能および半導体装置の歩留
りを向上させることができる。また、本発明によれば、
素子分離等をあらかじめパターニングした基板の張り合
わせ面の研磨加工の際に、表面粗度を小さくすることが
できると同時に、パターニングにより生じた被研磨層の
凹凸をも平坦にすることができるので、半導体装置の製
造プロセスを簡素化できる。また、本発明によれば、張
り合わせ法によりＳＯＩ基板を製造する際に、基板の張
り合わせ面の表面粗度を小さくすることができるので、
張り合わせ面間に表面粗さに起因した気泡が発生しにく
くなり、ＳＯＩ構造を有する半導体装置の性能を向上さ
せることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る半導体基板の研磨方
法を説明するための図であって、研磨パッドの硬度と被
研磨層の表面粗度との関係を示す図である。

【図２】本発明に係る半導体基板製造方法の各プロセス
を説明するための図である。

【図３】化学的機械研磨法による研磨加工方法の一例を
説明するための図である。

【図４】ポリシリコン層を軟質の研磨パッドによって研
磨加工した場合に生じる不利益を説明するための説明図
である。

【符号の説明】

１…シリコン基板、２…絶縁膜、３…ポリシリコン膜、
４…保持基板。

Claims (5)

【特許請求の範囲】
1. 【請求項１】回転する定盤に保持された半導体基板と回
   転する定盤に保持された研磨パッドとを研磨剤を介在さ
   せて当接させ、前記半導体基板と前記研磨パッドとを相
   対移動させて前記半導体基板の表面の平坦化を行う半導
   体基板の研磨方法であって、 前記半導体基板の被研磨層の種類に関連して前記被研磨
   層の表面粗度を最小化する硬度の研磨パッドを選択して
   研磨する半導体基板の研磨方法。
2. 【請求項２】前記被研磨層は、ポリシリコンからなる請
   求項１に記載の半導体基板の研磨方法。
3. 【請求項３】前記研磨パッドは、ポリウレタンを主体と
   して構成されている請求項１に記載の半導体基板の研磨
   方法。
4. 【請求項４】前記研磨パッドの構造は独立発泡構造であ
   る請求項１に記載の半導体基板の研磨方法。
5. 【請求項５】半導体基板上に絶縁層を介してポリシリコ
   ン層を形成する工程と、 前記ポリシリコン層の表面粗度を最小化する硬度の研磨
   パッドを選択して研磨する研磨する工程と、 前記研磨加工されたポリシリコン層に保持基板を張り合
   わせる工程と、 前記半導体基板の裏面を研削または研磨する工程とを有
   する張り合わせ半導体基板の製造方法。