JPH0997776A

JPH0997776A - 半導体基板の製造方法

Info

Publication number: JPH0997776A
Application number: JP25264295A
Authority: JP
Inventors: Makoto Hashimoto; 誠橋本; Motoaki Nakamura; 元昭中村; Muneharu Shimanoe; 宗治島ノ江
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-09-29
Filing date: 1995-09-29
Publication date: 1997-04-08

Abstract

(57)【要約】【課題】特に選択研磨工程における研磨速度の面内均
一性を向上し、これによってＳＯＩ基板におけるＳＯＩ
膜厚の精度向上を図り得る、半導体基板の製造方法の提
供が望まれている。【解決手段】表面に段差を有する第一のシリコン基板
１の、段差を有する面に絶縁膜２を形成し、第一のシリ
コン基板１の絶縁膜２を形成した面側に、直接的あるい
は間接的に第二のシリコン基板６を貼り合わせ、第一の
シリコン基板１の、絶縁膜２を形成した面と反対側の面
を研削し、研削した面を化学的研磨法によって研磨する
半導体基板の製造方法である。研削した後、化学的研磨
工程に先立って研削面を、研磨砥粒を用いた化学的機械
的研磨法で研磨する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の製造
方法に係り、詳しくはシリコン基板どうしを貼り合わせ
てＳＯＩ（Silicon on insyulator ）基板を形成する、
半導体基板の製造方法に関する。

【０００２】

【従来の技術】酸化膜等からなる絶縁膜上に配設された
単結晶シリコン層にトランジスタを形成するＳＯＩ技術
は、優れた耐放射線特性、ラッチアップ特性を有し、シ
ョートチャンネル効果抑制にも適していることなどか
ら、その研究が進められている。特に、ウエハ貼り合わ
せ技術を用いたＳＯＩ基板の製造方法は、きわめて欠陥
の少ないＳＯＩ層が得られることなどから、近年最も注
目されている技術の一つである。

【０００３】このようなウエハ貼り合わせ技術を用いて
薄膜ＳＯＩ基板を得る方法としては、例えば図２（ａ）
〜（ｄ）に示すような、酸化膜研磨ストッパを用いた選
択研磨法が知られている。この方法ではまず、図２
（ａ）に示すように予め段差を形成した第一のシリコン
基板１の、段差形成面にＳｉＯ₂からなる絶縁膜２を形
成し、次に図２（ｂ）に示すように該絶縁膜２上の凸面
部にポリシリコン膜からなるバックゲートパターン３を
形成し、さらに該バックゲートパターン３を覆ってＳｉ
Ｏ₂からなる酸化膜４、ポリシリコン膜５を順次形成す
る。続いて、外側に面するポリシリコン膜５の表面を化
学的機械的研磨法等により研磨し、これを平坦化する。

【０００４】次いで、ポリシリコン膜５の平坦化した面
にて、該第一のシリコン基板１とこれとは別に用意した
第二のシリコン基板６とを貼り合わせる。次いで、第一
のシリコン基板１の裏面、すなわち第二のシリコン基板
６に貼り合わせた側の面と反対側の面を、図２（ｃ）に
示すように該基板１のシリコン厚が１０μｍ程度になる
まで研削する。なお、この図２（ｃ）および図２（ｄ）
では、図２（ｂ）において第一のシリコン基板１が下に
あったのを上にしている。

【０００５】その後、エチレンジアミン水溶液を研磨液
として用いた化学的研磨法（以下、選択研磨法と称す
る）により、図２（ｄ）に示すように絶縁膜２が露出し
た状態となるまで研磨し、これにより当初に形成した段
差にほぼ等しい膜厚を有するＳＯＩ膜７を有する、ＳＯ
Ｉ基板８を得る。ここで、この選択研磨法としては、エ
チレンジアミン水溶液を研磨液として用い、このエチレ
ンジアミン水溶液とシリコンとの反応生成物を研磨布で
拭き取るといった方法が採られる。このような選択研磨
法によれば、絶縁膜２が露出した時点で研磨速度が著し
く減少し、すなわち絶縁膜２が研磨停止層として機能す
ることにより、前述したように当初に形成した段差にほ
ぼ等しい膜厚を有するＳＯＩ膜７が得られる。

【０００６】

【発明が解決しようとする課題】ところで、近年ではデ
バイスの微細化が益々進み、ゲート長０．１μｍのデバ
イスを視野にいれた開発が進められるようになってい
る。その結果、ＳＯＩ基板においてもそのＳＯＩ膜厚に
ついて、３０±４ｎｍ程度というようにきわめて高精度
な範囲でのコントロールが要求されるようになってきて
いる。また、近時、デバイスの微細化とは別にウエハサ
イズの大型化も進み、これに伴って例えば前述したＳＯ
Ｉ基板の製造方法のごとく、選択研磨法においてその選
択性（研磨時における絶縁膜２が露出する前後での研磨
速度比）にのみ頼ってＳＯＩ膜厚をコントロールするの
では、要求されるＳＯＩ膜厚精度が達成し得なくなって
きている。このような背景から、今後要求される膜厚精
度の確保のためには、研削精度や、選択研磨における研
磨速度の面内均一性向上といった、各工程毎での精度向
上が必須となっているのである。

【０００７】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、特に選択研磨工程におけ
る研磨速度の面内均一性を向上し、これによってＳＯＩ
基板におけるＳＯＩ膜厚の精度向上を図り得る、半導体
基板の製造方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明者は、前記目的を
達成すべく鋭意研究を重ねた結果、以下のような知見を
得た。選択研磨（化学的研磨）のような砥粒を用いない
純粋に化学的な研磨法にあっては、その研磨速度は研磨
対象面のモホロジーに大きく影響される。具体的には、
研磨布の弾性でカバーできないほど大きな凹凸が研磨対
象面に存在していると、その研磨速度が著しく減少す
る。しかして、前述したようなＳＯＩ基板の製造方法で
は、シリコン基板を研削すると、研削砥粒による傷、す
なわち凹凸がその研削面に無数形成されてしまう。した
がって、この傷が形成された箇所では、その研磨速度が
遅くなってしまうのである。

【０００９】しかしながら、この選択研磨を続けている
と、ゆっくりではあるものの次第に表面の凹凸が均され
てくる。そして、この凹凸が研磨布の弾性でカバーでき
る程度に小さくなると、その研磨速度が急激に増加して
速くなる。参考として、化学的機械的研磨法により意識
的にウエハ（シリコン基板）の一部に研削傷（研削によ
る凹凸）を残し、その状態で選択研磨を行ったときの、
研磨速度面内分布を図３（ａ）、（ｂ）に示す。ここ
で、図３（ａ）は研削傷を残した箇所Ｋの分布を示す
図、図３（ｂ）は研磨速度が０．２μｍ／ｍｉｎを下回
った箇所Ｓの分布を示す図である。なお、選択（化学
的）研磨法による通常の研磨速度は１μｍ／ｍｉｎであ
る。また、研磨速度については、研磨前後のウエハの厚
みを光学的手法によって各箇所毎に測定し、研磨された
厚みを研磨時間で割ることによって求めた。図３
（ａ）、（ｂ）より、研削傷を残した箇所Ｋでは研磨速
度がほとんど０．２未満と、通常の研磨速度より著しく
遅くなっていることが分かる。

【００１０】以上のことから、研削後、ウエハ（シリコ
ン基板）の研削面内において凹凸がばらついている場
合、図４（ａ）〜（ｃ）に示すような現象が起こると推
定される。図４（ａ）〜（ｃ）においてＡ部とＢ部とは
ウエハ（シリコン基板）の同一面を形成し、Ａ部は凹凸
の少ない部分、Ｂ部は凹凸の大きな部分を示している。
また、これらの図においてハッチング部分は、凹凸を形
成してなる凹凸部９を示している。さらに、図４（ａ）
は研削後でかつ選択研磨前の状態を示し、図４（ｂ）は
研削後、選択研磨を開始してＡ部における凹凸部９の研
磨が終了した時点での状態を示し、図４（ｃ）は選択研
磨を開始してＢ部における凹凸部９の研磨も終了した時
点での状態を示している。なお、これらの図において
は、単純化のため研磨停止層（図示略）までのシリコン
厚ｄが、Ａ部およびＢ部の双方にて同一としている。

【００１１】図４（ｂ）に示すように、Ａ部では凹凸部
９が比較的早い時間Ｔ１で均されるのに対し、Ｂ部では
図４（ｃ）に示すように凹凸が均されるまでに時間Ｔ２
がかかる。この、時間Ｔ１から時間Ｔ２までに至る間、
Ａ部では選択研磨によるシリコン厚の減少が続いてい
る。この結果、図４（ｃ）に示すように見掛け上選択研
磨速度のばらつきが大きくなってしまう。

【００１２】本発明者は、このような知見のもとにさら
に研究を重ねた結果、本発明を完成したのである。すな
わち、本発明の半導体基板の製造方法では、表面に段差
を有する第一のシリコン基板の、前記段差を有する面に
絶縁膜を形成する絶縁膜形成工程と、該第一のシリコン
基板の絶縁膜を形成した面側に、直接的あるいは間接的
に第二のシリコン基板を貼り合わせる貼り合わせ工程
と、前記第一のシリコン基板の、前記絶縁膜を形成した
面と反対側の面を研削する研削工程と、該研削工程にて
研削した面を化学的研磨法によって研磨する化学的研磨
工程と、を備え、前記研削工程の後、前記化学的研磨工
程に先立って前記研削工程にて研削した面を研磨砥粒を
用いた化学的機械的研磨法で研磨する化学的機械的研磨
工程を有することを前記課題の解決手段とした。

【００１３】本発明の半導体基板の製造方法によれば、
研削工程の後、該研削工程にて研削した面を、研磨砥粒
を用いた化学的機械的研磨法で研磨することから、研削
に伴って形成された研削傷（研削による凹凸）が研削面
から除去される。したがって、この後に行う化学的研磨
工程では、その研磨速度が処理面内においてより均一に
なる。

【００１４】

【発明の実施の形態】以下、本発明の半導体基板の製造
方法を、その実施形態例により詳しく説明する。本実施
形態例が図２（ａ）〜（ｄ）に示した従来の製造方法と
異なるところは、第一のシリコン基板１の裏面、すなわ
ち絶縁膜２を形成した側の面と反対の側の面を研削する
工程と、この研削面を化学的研磨法（選択研磨法）によ
って研磨する工程との間に、化学的機械的研磨法（ＣＭ
Ｐ法）によって研磨する工程を加えた点にある。

【００１５】すなわち、本実施形態例では、図２（ｂ）
に示したように第一のシリコン基板１と第二のシリコン
基板６とを、絶縁膜２、バックゲートパターン３、酸化
膜４、ポリシリコン膜５を介して貼り合わせた後、第一
のシリコン基板１の裏面を、例えばダイヤモンドを砥粒
とするグラインダーによって研削する。このような研削
を行うと、前述したようにその研削面には、研削砥粒に
よる傷、すなわち凹凸が無数形成される。

【００１６】次いで、この研削面を化学的機械的研磨法
（ＣＭＰ法）によって研磨し、研削によって形成された
研削傷（研削による凹凸）を除去する。研削傷が除去で
きたかどうかの判定は、ウエハのぬれ性を観察すること
で容易に行うことができる。すなわち、該化学的機械的
研磨を施したウエハを純水でぬらし、全面の疎水性が確
認されればもはや選択研磨に影響するほどの凹凸が残っ
ていないと判断されるのである。

【００１７】この化学的機械的研磨法としては、従来公
知の手法、例えばｐＨ１０．０〜ｐＨ１０．５程度の弱
アルカリ性のアンモニア水を研磨液として用い、粒径が
２０〜３０ｎｍ程度のＳｉＯ₂を砥粒としたスラリーと
研磨布によって研磨するといった手法が採られる。ここ
で、この化学的機械的研磨工程においては、該工程があ
くまで研削傷をなくすことを目的としていることから、
当然研磨面をあらさないようにしなければならず、した
がってその研磨圧力については比較的小さくする必要が
あり、具体的には１４０ｇ／ｃｍ²程度かあるいはそれ
以下で行うのが好ましい。同様に、研磨面をあらさない
ようにする目的から、研磨布については後の化学的研磨
（選択研磨）工程に用いる研磨布より軟らかいものを用
いるのが望ましい。また、この化学的機械的研磨法によ
る研磨量としては、形成するＳＯＩ膜の厚さによっても
異なるものの、通常は０．５μｍ程度で十分である。

【００１８】その後、従来と同様にして前記研磨面を選
択（化学的）研磨する。なお、この選択研磨法は、研磨
に伴い研磨停止層として機能する絶縁膜２が露出した
際、研磨速度が著しく遅くなることを利用する手法であ
ることから、用いる研磨布としては、研磨速度の変化が
十分に現れるように比較的硬質のもの、少なくとも前記
化学的機械的研磨法で用いた研磨布より硬い材質のもの
が用いられる。

【００１９】このようなＳＯＩ基板（半導体基板）の製
造方法にあっては、研削工程の後、該研削工程にて研削
した面を、研磨砥粒を用いた化学的機械的研磨法で研磨
することから、研削に伴って形成された研削傷（研削に
よる凹凸）を研削面から除去することができ、したがっ
てこの後に行う選択（化学的）研磨工程での研磨速度
を、処理面内においてより均一にすることができる。

【００２０】（実験例）前述した、研削工程後、化学的
機械的研磨工程を行い、さらに選択（化学的）研磨工程
を行う製造方法により、図２（ｂ）の状態にある貼り合
わせシリコン基板の、絶縁膜２を形成した側のシリコン
基板（第一のシリコン基板１）の研削・研磨を、二つの
試料Ａ、Ｂについてそれぞれに行った。研削については
適宜厚さ分行い、次いで化学的機械的研磨法により０．
４μｍの厚さ分研磨し、その後選択（化学的）研磨によ
って図２（ｄ）に示すように絶縁膜２が露出する位置ま
で研磨した。

【００２１】各試料毎に、選択（化学的）研磨法による
研磨速度の、試料面内における分布を調べた。得られた
結果を、試料Ａについて図１（ａ）に、また試料Ｂにつ
いて図（ｂ）に示す。なお、研磨速度については、図３
に示した参考例の場合と同様に、研磨前後の試料の厚み
を光学的手法によって各箇所毎に測定し、研磨された厚
みを研磨時間で割ることによって求めた。また、図１
（ａ）、（ｂ）において縦軸は度数、すなわち多数に分
割された試料面内箇所のうち該当する研磨速度であった
箇所の合計数である。図１（ａ）、（ｂ）に示したよう
に、本発明の製造方法では、両方の試料共に、試料面内
における研磨速度の分布の幅が小さく、したがって選択
（化学的）研磨法による研磨速度が試料面内において十
分な均一性を有しており、また再現性もあることが確認
された。

【００２２】なお、前記実施形態例では、図２に示した
ように第一のシリコン基板１と第二のシリコン基板６と
を、バックゲートパターン３、酸化膜４、ポリシリコン
膜５を介して間接的に貼り合わせたが、本発明はこれに
限定されることなく、例えば第二のシリコン基板を第一
のシリコン基板１に形成した絶縁膜２の段差形状に合わ
して同様の段差形状に形成しておき、この第二のシリコ
ン基板の段差面と第一のシリコン基板１の段差面（絶縁
膜２の面）とを直接当接し貼り合わせるようにしてもよ
い。

【００２３】

【発明の効果】以上説明したように本発明の半導体基板
の製造方法は、研削工程の後、該研削工程にて研削した
面を、研磨砥粒を用いた化学的機械的研磨法で研磨する
ことにより、研削に伴って形成された研削傷（研削によ
る凹凸）を研削面から除去するようにした方法であるか
ら、この後に行う選択（化学的）研磨工程での研磨速度
を、処理面内においてより均一にすることができる。し
たがって、例えば本製造方法をＳＯＩ基板の製造に適用
した場合、ＳＯＩ膜厚の精度向上を図ることができる。

【図面の簡単な説明】

【図１】（ａ）、（ｂ）は、化学的機械的研磨法で研磨
した後、選択（化学的）研磨法によって研磨したときの
研磨速度の、被研磨試料面内における分布を調べた結果
を示す図である。

【図２】（ａ）〜（ｄ）は本発明に係る図であり、薄膜
ＳＯＩ基板を得る方法を工程順に説明するための図であ
る。

【図３】化学的機械的研磨法により意識的にウエハの一
部に研削傷を残し、その状態で選択研磨を行ったとき
の、研磨速度面内分布を示す図であり、（ａ）は研削傷
を残した箇所Ｋの分布を示す図、（ｂ）は研磨速度が
０．２μｍ／ｍｉｎを下回った箇所Ｓの分布を示す図で
ある。

【図４】（ａ）〜（ｃ）は、研削後、ウエハ（シリコン
基板）の研削面内において凹凸がばらついている場合
に、従来の製造方法で起こると推定される現象の説明図
である。

【符号の説明】

１第一のシリコン基板２絶縁膜６第二のシリコン基板７ＳＯＩ膜８ＳＯＩ基板

Claims

【特許請求の範囲】

【請求項１】表面に段差を有する第一のシリコン基板
の、前記段差を有する面に絶縁膜を形成する絶縁膜形成
工程と、該第一のシリコン基板の絶縁膜を形成した面側に、直接
的あるいは間接的に第二のシリコン基板を貼り合わせる
貼り合わせ工程と、前記第一のシリコン基板の、前記絶縁膜を形成した面と
反対側の面を研削する研削工程と、該研削工程にて研削した面を化学的研磨法によって研磨
する化学的研磨工程と、を備えた半導体基板の製造方法
において、前記研削工程の後、前記化学的研磨工程に先立って前記
研削工程にて研削した面を研磨砥粒を用いた化学的機械
的研磨法で研磨する化学的機械的研磨工程を有すること
を特徴とする半導体基板の製造方法。