JP2000068509A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】不純物イオン注入の際にマスクとなるレジスト
膜の露光マージンを小さくすることなく、イオン注入に
おけるレジスト膜の影の領域を狭めて、トランジスタの
ソース・ドレイン領域を形成することができる半導体装
置の製造方法を提供する。 【解決手段】半導体基板１０上にゲート絶縁膜２０を形
成し、ゲート絶縁膜２０の上層にゲート電極３２を形成
する。次に、半導体基板１０上にレジスト膜Ｒを形成す
る。次に、ゲート電極３２の両側部を開口するようにレ
ジスト膜をパターン露光し、レジスト膜を現像し、レジ
スト膜を薄膜化する、あるいは、パターン開口部の上方
程広がる順テーパ状にレジスト膜をパターン加工する。
次に、レジスト膜をマスクとして半導体基板１０に不純
物Ｄをイオン注入する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にＭＯＳ電界効果トランジスタなどにおけ
る半導体基板に形成された導電性不純物の拡散層を有す
る半導体装置の製造方法に関する。

【０００２】

【従来の技術】ＭＯＳ電界効果トランジスタ（ＭＯＳＦ
ＥＴ）は、半導体装置に広く用いられるトランジスタで
あり、チャネル形成領域と、ゲート絶縁膜、ゲート電極
およびソース・ドレイン領域などから構成される。ソー
ス・ドレイン領域としては、例えば半導体基板に導電性
不純物を拡散して形成されたＬＤＤ（Lightly Doped Dr
ain ）構造の拡散層など、様々な構造が開発されてい
る。

【０００３】上記のＭＯＳＦＥＴにおけるソース・ドレ
イン拡散層などの不純物拡散層を半導体基板などに形成
する方法としては、導電性不純物のイオンをイオン注入
する方法が広く用いられている。イオン注入により上記
のＭＯＳＦＥＴのソース・ドレイン拡散層（あるいはＬ
ＤＤ構造のソース・ドレイン拡散層を構成するＬＤＤ拡
散層）を形成する方法について、図面を参照して説明す
る。まず、図９（ａ）に示すように、シリコン半導体基
板１０上に、例えば熱酸化法によりゲート絶縁膜２０を
形成し、次に、例えばＣＶＤ（Chemical Vapor Deposit
ion ）法によりポリシリコンおよびタングステンシリサ
イドを順に積層させ、フォトリソグラフィー工程により
レジスト膜をパターン形成し、ＲＩＥ（反応性イオンエ
ッチング）などのエッチングによりパターン加工して、
ポリシリコンの下層ゲート電極３０およびタングステン
シリサイドの上層ゲート電極３１からなるポリサイド構
造のゲート電極３２を形成する。

【０００４】次に、図９（ｂ）に示すように、ソース・
ドレイン拡散層を形成するため、ソース・ドレイン拡散
層の形成領域を開口するレジスト膜Ｒをフォトリソグラ
フィー工程により形成し、レジスト膜Ｒをマスクとして
導電性不純物Ｄをイオン注入する。ここで、導電性不純
物イオンは、意図しないチャネリングにより半導体基板
１０中の設定値よりも深い領域よりも導入してしまうの
を防止するため、半導体基板１０の法線に対して若干ず
らして入射させる。この不純物イオンの入射角度は、通
常半導体基板１０の表面に対する法線と不純物イオンの
入射方向の線のなす角度θで表示するが、図面上、レジ
スト膜Ｒのパターン開口部の内壁が半導体基板１０の表
面に対して垂直に形成されているため、不純物イオンの
入射方向の線とレジスト膜Ｒのパターン開口部の内壁面
とのなす角度が上記入射角度θとなる。この入射角度θ
は、例えば３〜１０°程度の角度であり、典型的には７
°に設定する。

【０００５】上記の不純物イオンの注入において、レジ
スト膜Ｒの膜厚Ｔに対して、上記のように不純物イオン
を入射角度θをもって入射させるとすると、レジスト膜
Ｒの内壁面からＴｔａｎθの領域は、レジスト膜Ｒの影
の領域Ｘ（Ｘ＝Ｔｔａｎθ）となって不純物イオンが入
射されない領域となってしまう。不純物イオンが入射さ
れない領域においては、設定値よりも導電性不純物濃度
が低いために抵抗値が高くなったりするので、この部分
でコンタクトをとる場合にコンタクト抵抗の上昇などを
招くことになる。

【０００６】上記の問題点を改善するため、半導体基板
１０を回転しながら上記の不純物イオンの注入を行う方
法が広く用いられている。図９（ｃ）は図９（ｂ）に示
す状態から半導体基板１０を丁度１８０℃回転させた状
態を示しており、図面上左側のレジスト膜Ｒ部分の内壁
近傍にレジスト膜Ｒの影の領域Ｘ（Ｘ＝Ｔｔａｎθ）が
できていることを示している。

【０００７】上記の問題点をさらに改善するためには、
レジスト膜Ｒの膜厚を薄く形成することも効果的であ
る。図１０（ａ）はレジスト膜Ｒの膜厚Ｔに対してレジ
スト膜Ｒの影の領域ＸがＸ＝Ｔｔａｎθとなることを示
しており、また、図１０（ｂ）はレジスト膜の膜厚Ｔ’
（Ｔ’＜Ｔ）とすると、レジスト膜Ｒの影の領域ＸはＸ
＝Ｔ’ｔａｎθ＜Ｔｔａｎθとなって、レジスト膜Ｒの
影の領域Ｘを狭めることができることを示している。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
目的のためにレジスト膜の膜厚を薄く成膜し、フォトリ
ソグラフィー工程において露光および現像によりパター
ン加工を行う場合、レジスト膜を露光するときの露光マ
ージンが低下してしまうという問題が生じる。図１０
（ｃ）に示すように、膜厚Ｔのレジスト膜のパターン開
口部において、十分に感光させて完全に現像液に溶解す
るようになるのに必要な露光量の閾値はＥｔｈであり、
目標のレジスト膜線幅を得るための露光量がＥｘｐであ
るとすると、その露光量差ΔＥが露光マージンとなっ
て、レジスト膜の膜厚や露光量が設定量から多少ずれて
も目標の線幅を得ることができ、パターン開口部領域に
レジスト膜が残ってしまうことはなかった。しかし、レ
ジスト膜を薄膜化して膜厚Ｔ’として成膜した場合、膜
厚Ｔ’のレジスト膜に対して必要な露光量の閾値Ｅｔ
ｈ’と、目標のレジスト膜線幅を得るための露光量Ｅｘ
ｐ’とが近い値となって、露光マージンとなる両者の露
光量差ΔＥ’が小さくなってしまう。

【０００９】上記のようにレジスト膜Ｒを露光するとき
の露光マージンが小さい場合、レジスト膜の膜厚や露光
量が多少でもずれてしまうと、目標とする線幅が得られ
ない、あるいは、パターン開口部領域の露光が不十分と
なってパターン開口部領域にレジスト膜が残ってしまう
などの問題が発生することになる。

【００１０】本発明は上記の問題点に鑑みてなされたも
のであり、従って、本発明の目的は、不純物イオン注入
の際にマスクとなるレジスト膜の露光マージンを小さく
することなく、イオン注入におけるレジスト膜の影の領
域を狭めて、トランジスタのソース・ドレイン領域を形
成することができる半導体装置の製造方法を提供するこ
とである。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、半導体基板上に
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上
層にゲート電極を形成する工程と、前記半導体基板上に
レジスト膜を形成する工程と、前記ゲート電極の両側部
を開口するように前記レジスト膜をパターン露光する工
程と、前記レジスト膜を現像する工程と、前記レジスト
膜を薄膜化する工程と、前記レジスト膜をマスクとして
前記半導体基板に不純物をイオン注入する工程とを有す
る。

【００１２】上記の本発明の半導体装置の製造方法は、
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜の
上層にゲート電極を形成する。次に、半導体基板上にレ
ジスト膜を形成し、ゲート電極の両側部を開口するよう
にレジスト膜をパターン露光し、レジスト膜を現像す
る。次に、レジスト膜を薄膜化する。次に、レジスト膜
をマスクとして半導体基板に不純物をイオン注入する。

【００１３】上記の本発明の半導体装置の製造方法によ
れば、トランジスタのソース・ドレイン領域を形成する
ときのイオン注入のマスクとなるレジスト膜を露光およ
び現像によりパターン加工した後に、レジスト膜を薄膜
化するので、レジスト膜の露光においては従来どおり露
光マージンを十分にとって露光し、さらにイオン注入に
おけるレジスト膜の影の領域を狭めることが可能であ
る。

【００１４】上記の本発明の半導体装置の製造方法は、
好適には、前記レジスト膜を薄膜化する工程において
は、レジスト膜現像液に浸漬することにより前記レジス
ト膜の一部を溶解して薄膜化する。これにより、レジス
ト膜を容易に薄膜化することが可能である。また、この
場合、薄膜化工程を、レジスト膜の現像工程と連続して
行うことが可能であり、製造工程を増やさずに実現可能
である。

【００１５】上記の本発明の半導体装置の製造方法は、
好適には、前記レジスト膜を薄膜化する工程において
は、アッシング法により前記レジスト膜の一部を除去し
て薄膜化し、さらに好適には、前記アッシング法が酸素
プラズマアッシングである。これにより、容易にレジス
ト膜を薄膜化することが可能である。

【００１６】上記の本発明の半導体装置の製造方法は、
好適には、前記不純物をイオン注入する工程において
は、前記不純物を前記半導体基板に対する法線に対して
角度を付けてイオン注入する。これにより、不純物を意
図しないチャネリングにより半導体基板中の設定値より
も深い領域よりも導入してしまうのを防止することがで
きる。

【００１７】上記の本発明の半導体装置の製造方法は、
さらに好適には、前記不純物をイオン注入する工程にお
いては、前記半導体基板を回転させながらイオン注入す
る。これにより、レジスト膜の影の領域に不純物イオン
が入射されないという問題点を改善することができる。

【００１８】また、上記の目的を達成するため、本発明
の半導体装置の製造方法は、半導体基板上にゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜の上層にゲート
電極を形成する工程と、前記半導体基板上にレジスト膜
を形成する工程と、前記ゲート電極の両側部を開口し、
当該パターン開口部の上方程広がる順テーパ状に前記レ
ジスト膜をパターン加工する工程と、前記レジスト膜を
マスクとして前記半導体基板に不純物をイオン注入する
工程とを有する。

【００１９】上記の本発明の半導体装置の製造方法は、
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜の
上層にゲート電極を形成する。次に、半導体基板上にレ
ジスト膜を形成し、ゲート電極の両側部を開口し、当該
パターン開口部の上方程広がる順テーパ状に前記レジス
ト膜をパターン加工する。次に、レジスト膜をマスクと
して半導体基板に不純物をイオン注入する。

【００２０】上記の本発明の半導体装置の製造方法によ
れば、トランジスタのソース・ドレイン領域を形成する
ときのイオン注入のマスクとなるレジスト膜を、ゲート
電極の両側部を開口し、当該パターン開口部の上方程広
がる順テーパ状にパターン加工するので、レジスト膜の
露光においては従来どおり露光マージンを十分にとって
露光することが可能であり、さらにイオン注入における
レジスト膜の影の領域を狭めることが可能である。

【００２１】上記の本発明の半導体装置の製造方法は、
好適には、前記レジスト膜をパターン加工する工程が、
前記レジスト膜をパターン露光する工程と、前記レジス
ト膜を現像する工程とを含み、前記レジスト膜をパター
ン露光する工程においては、前記レジスト膜のパターン
開口部が上方程広がる順テーパ状となるように、露光の
焦点深度を調節し、さらに好適には、前記レジスト膜を
パターン露光する工程においては、露光の焦点深度を合
焦位置からプラス側へずらしてパターン露光を行う。こ
れにより、容易にゲート電極の両側部を開口し、当該パ
ターン開口部の上方程広がる順テーパ状に前記レジスト
膜をパターン加工することが可能となる。

【００２２】上記の本発明の半導体装置の製造方法は、
好適には、前記レジスト膜をパターン加工する工程が、
前記レジスト膜をパターン露光する工程と、前記レジス
ト膜を現像する工程と、前記レジスト膜の焼きしめ工程
とを含み、前記焼きしめ工程においては、前記レジスト
膜のパターン開口部が上方程広がる順テーパ状となるよ
うに、焼きしめ温度を調節する。これにより、容易にゲ
ート電極の両側部を開口し、当該パターン開口部の上方
程広がる順テーパ状に前記レジスト膜をパターン加工す
ることが可能となる。

【００２３】上記の本発明の半導体装置の製造方法は、
好適には、前記不純物をイオン注入する工程において
は、前記不純物を前記半導体基板に対する法線に対して
角度を付けてイオン注入する。これにより、不純物を意
図しないチャネリングにより半導体基板中の設定値より
も深い領域よりも導入してしまうのを防止することがで
きる。

【００２４】上記の本発明の半導体装置の製造方法は、
さらに好適には、前記不純物をイオン注入する工程にお
いては、前記半導体基板を回転させながらイオン注入す
る。これにより、レジスト膜の影の領域に不純物イオン
が入射されないという問題点を改善することができる。

【００２５】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照して説明する。

【００２６】第１実施形態 本実施形態にかかる半導体装置の製造方法について説明
する。まず、図１（ａ）に示すように、シリコン半導体
基板１０上に、例えば熱酸化法によりゲート絶縁膜２０
を形成し、次に、例えばＣＶＤ（Chemical Vapor Depos
ition ）法によりポリシリコンおよびタングステンシリ
サイドを順に積層させ、フォトリソグラフィー工程によ
りレジスト膜をパターン形成し、ＲＩＥ（反応性イオン
エッチング）などのエッチングによりパターン加工し
て、ポリシリコンの下層ゲート電極３０およびタングス
テンシリサイドの上層ゲート電極３１からなるポリサイ
ド構造のゲート電極３２を形成する。

【００２７】次に、図１（ｂ）に示すように、ソース・
ドレイン拡散層（あるいはＬＤＤ（Lightly Doped Drai
n ）拡散層）を形成するための不純物イオン注入のマス
クとなるレジスト膜Ｒを形成する。レジスト膜Ｒの形成
は、半導体基板１０上に全面に感光性有機膜であるレジ
スト膜を膜厚Ｔとして塗布し、ゲート電極３２の両側部
を開口するようにレジスト膜をパターン露光した後、所
定時間現像液に浸漬してレジスト膜を現像して行う。

【００２８】次に、図１（ｃ）に示すように、例えば、
前工程のレジスト膜の現像工程に引き続いてレジスト膜
現像液に浸漬することにより、レジスト膜の表面からそ
の一部を膜厚ΔＴ分溶解して、膜厚Ｔ’に薄膜化された
レジスト膜Ｒ’とする。このとき、レジスト膜のパター
ン開口部領域の内壁表面からもレジスト膜がΔＷ分溶出
してしまうので、この開口部の拡大を見込んで、上記の
レジスト膜のパターン露光寸法および露光量を設定する
必要がある。

【００２９】上記のレジスト膜の膜厚をＴ’に薄膜化す
る方法としては、レジスト膜現像液に浸漬する方法の
他、酸素プラズマアッシング処理などのアッシング処理
によりレジスト膜の表面からその一部を除去して薄膜化
する方法を用いることができる。このとき、上記と同様
に、レジスト膜のパターン開口部領域の内壁表面からも
レジスト膜がΔＷ分除去されてしまうので、この開口部
の拡大を見込んで、上記のレジスト膜のパターン露光寸
法および露光量を設定する必要がある。

【００３０】次に、図２（ｄ）に示すように、レジスト
膜Ｒ’をマスクとして導電性不純物Ｄをイオン注入す
る。ここで、導電性不純物イオンは、意図しないチャネ
リングにより半導体基板１０中の設定値よりも深い領域
よりも導入してしまうのを防止するため、半導体基板１
０の法線に対して若干ずらして入射させる。この不純物
イオンの入射角度（半導体基板１０の表面に対する法線
と不純物イオンの入射方向の線のなす角度）θは、レジ
スト膜Ｒ’のパターン開口部の内壁が半導体基板１０の
表面に対してほぼ垂直に形成されているため、不純物イ
オンの入射方向の線とレジスト膜Ｒ’のパターン開口部
の内壁面とのなす角度が上記入射角度θとなり、例えば
３〜１０°程度の角度であり、典型的には７°に設定す
る。

【００３１】また、上記の不純物イオンの注入において
は、半導体基板１０を回転しながらイオン注入する。図
２（ｅ）は図２（ｄ）に示す状態から半導体基板１０を
丁度１８０℃回転させた状態を示しており、図面上左側
のレジスト膜Ｒ’部分の内壁近傍にレジスト膜Ｒ’の影
の領域Ｘができていることを示している。

【００３２】上記のイオン注入工程の後、例えばアニー
ル処理により注入した不純物を活性化して、トランジス
タのソース・ドレイン拡散層を形成することができ、半
導体基板１０上にＭＯＳＦＥＴを形成することができ
る。また、上記のイオン注入工程の後、ゲート電極の両
側部にサイドウォール絶縁膜を形成し、さらに上記のイ
オン注入工程よりも高濃度に導電性不純物をイオン注入
することで、ＬＤＤ構造のＭＯＳＦＥＴを形成すること
も可能である。この場合、２回目のイオン注入工程にお
いても、上記と同様に、イオン注入のマスクとなるレジ
スト膜を薄膜化して行うことが好ましい。以降の工程と
しては、例えばトランジスタを被覆して全面にＢＰＳＧ
（ホウ素およびリンを含有する酸化シリコン）などによ
り層間絶縁膜を形成し、ソース・ドレイン拡散層に達す
るコンタクトホールの開口および上層配線などの形成な
どにより、所望の半導体装置を形成することができる。

【００３３】上記の本実施形態の半導体装置の製造方法
によれば、トランジスタのソース・ドレイン領域を形成
するときのイオン注入のマスクとなるレジスト膜を露光
および現像によりパターン加工した後に、レジスト膜を
薄膜化するので、レジスト膜の露光においては従来どお
り露光マージンを十分にとって露光し、さらにイオン注
入におけるレジスト膜の影の領域について、薄膜化前の
レジスト膜の膜厚をＴ、薄膜後のレジスト膜の膜厚を
Ｔ’（Ｔ’＜Ｔ）とすると、薄膜化によりレジスト膜
Ｒ’の影の領域ＸはＸ＝Ｔ’ｔａｎθ＜Ｔｔａｎθとな
って狭めることが可能である。

【００３４】第２実施形態 本実施形態にかかる半導体装置の製造方法について説明
する。まず、図３（ａ）に示すように、シリコン半導体
基板１０上に、例えば熱酸化法によりゲート絶縁膜２０
を形成し、次に、例えばＣＶＤ法によりポリシリコンお
よびタングステンシリサイドを順に積層させ、フォトリ
ソグラフィー工程によりレジスト膜をパターン形成し、
ＲＩＥなどのエッチングによりパターン加工して、ポリ
シリコンの下層ゲート電極３０およびタングステンシリ
サイドの上層ゲート電極３１からなるポリサイド構造の
ゲート電極３２を形成する。

【００３５】次に、図３（ｂ）に示すように、ソース・
ドレイン拡散層（あるいはＬＤＤ拡散層）を形成するた
めの不純物イオン注入のマスクとなるレジスト膜Ｒを形
成する。レジスト膜Ｒの形成は、半導体基板１０上に全
面に感光性有機膜であるレジスト膜を膜厚Ｔとして塗布
し、ゲート電極３２の両側部を開口するようにレジスト
膜をパターン露光した後、所定時間現像液に浸漬してレ
ジスト膜を現像して行う。

【００３６】ここで、上記のレジスト膜Ｒの形成におい
ては、例えば、レジスト膜をパターン露光する工程にお
いて、露光の焦点深度を合焦位置からプラス側へ０．４
μｍずらしてパターン露光を行うことにより、レジスト
膜Ｒのパターン開口部Ｉが上方程広がる順テーパ状とな
るように加工する。

【００３７】また、例えば、レジスト膜の露光および現
像工程を通常通りに行ってレジスト膜をパターン加工し
た後に、例えば１１０℃のベーク温度にてレジスト膜の
焼きしめを行い、熱変形により、レジスト膜Ｒのパター
ン開口部Ｉが上方程広がる順テーパ状となるように加工
する方法を用いることも可能である。

【００３８】次に、図４（ｃ）に示すように、パターン
開口部Ｉが上方程広がる順テーパ状となるように加工さ
れたレジスト膜Ｒをマスクとして導電性不純物Ｄをイオ
ン注入する。ここで、導電性不純物イオンは、意図しな
いチャネリングにより半導体基板１０中の設定値よりも
深い領域よりも導入してしまうのを防止するため、半導
体基板１０の法線に対して若干ずらして入射させる。こ
の不純物イオンの入射角度（半導体基板１０の表面に対
する法線と不純物イオンの入射方向の線のなす角度）θ
は、例えば３〜１０°程度の角度であり、典型的には７
°に設定する。

【００３９】また、上記の不純物イオンの注入において
は、半導体基板１０を回転しながらイオン注入する。図
４（ｄ）は図４（ｃ）に示す状態から半導体基板１０を
丁度１８０℃回転させた状態を示しており、図面上左側
のレジスト膜Ｒ部分の内壁近傍にレジスト膜Ｒの影の領
域Ｘができていることを示している。

【００４０】上記のイオン注入工程の後、例えばアニー
ル処理により注入した不純物を活性化して、トランジス
タのソース・ドレイン拡散層を形成することができ、半
導体基板１０上にＭＯＳＦＥＴを形成することができ
る。また、上記のイオン注入工程の後、ゲート電極の両
側部にサイドウォール絶縁膜を形成し、さらに上記のイ
オン注入工程よりも高濃度に導電性不純物をイオン注入
することで、ＬＤＤ構造のＭＯＳＦＥＴを形成すること
も可能である。この場合、２回目のイオン注入工程にお
いても、上記と同様に、イオン注入のマスクとなるレジ
スト膜としてパターン開口部Ｉが上方程広がる順テーパ
状となるように加工することが好ましい。以降の工程と
しては、例えばトランジスタを被覆して全面にＢＰＳＧ
などにより層間絶縁膜を形成し、ソース・ドレイン拡散
層に達するコンタクトホールの開口および上層配線など
の形成などにより、所望の半導体装置を形成することが
できる。

【００４１】上記の本実施形態の半導体装置の製造方法
によれば、トランジスタのソース・ドレイン領域を形成
するときのイオン注入のマスクとなるレジスト膜を露光
および現像によりパターン加工するときに、露光の焦点
深度あるいはレジスト膜の焼きしめ温度を調節して、パ
ターン開口部Ｉが上方程広がる順テーパ状となるように
加工するので、レジスト膜の露光においては従来どおり
露光マージンを十分にとって露光し、さらにイオン注入
におけるレジスト膜の影の領域について、パターン開口
部Ｉが上方程広がる順テーパ状とした分、レジスト膜の
影の領域を狭めることが可能である。

【００４２】（実施例１）上記の実施形態において、膜
厚１．１９μｍのレジスト膜をパターン露光するときの
焦点深度を変えたときのレジスト膜の形状と、このよう
にして形成されたレジスト膜をマスクとして、基板の表
面に対する法線に対して７°の角度をもって不純物をイ
オン注入したときのレジスト膜の影の領域の幅を調べ
た。

【００４３】図５（ａ）は、上記の露光における焦点深
度を合焦位置から−０．２μｍずらしたときに形成され
るレジスト膜の形状を示しており、また、図５（ｂ）は
焦点深度を合焦位置としたとき、図５（ｃ）は焦点深度
を合焦位置から＋０．２μｍずらしたとき、図６（ｄ）
は焦点深度を合焦位置から＋０．４μｍずらしたとき、
図６（ｅ）は焦点深度を合焦位置から＋０．６μｍずら
したときに形成されるそれぞれのレジスト膜の形状を示
している。

【００４４】また、上記のようにレジスト膜をパターン
露光するときの焦点深度を変えた結果、基板の表面に対
する法線に対して７°の角度をもって不純物をイオン注
入したときのレジスト膜の影の領域は図６（ｆ）に示す
ように変化し、レジスト膜の露光の焦点深度を調節して
パターン開口部Ｉが上方程広がる順テーパ状となるよう
に加工したことにより、レジスト膜の影の領域を狭める
ことが可能であることがわかった。

【００４５】（実施例２）上記の実施形態において、膜
厚１．１９μｍのレジスト膜をパターン加工するときに
レジスト膜の焼きしめ温度を変えたときのレジスト膜の
形状と、このようにして形成されたレジスト膜をマスク
として、基板の表面に対する法線に対して７°の角度を
もって不純物をイオン注入したときのレジスト膜の影の
領域の幅を調べた。

【００４６】図７（ａ）は、上記のレジスト膜の焼きし
め温度を９０℃としたときに形成されるレジスト膜の形
状を示しており、また、図７（ｂ）は焼きしめ温度を１
００℃としたとき、図８（ｃ）は焼きしめ温度を１１０
℃としたとき、図８（ｄ）は焼きしめ温度を１２０℃と
したときに形成されるそれぞれのレジスト膜の形状を示
している。

【００４７】また、上記のようにレジスト膜をパターン
加工するときのレジスト膜の焼きしめ温度を変えた結
果、基板の表面に対する法線に対して７°の角度をもっ
て不純物をイオン注入したときのレジスト膜の影の領域
は図８（ｅ）に示すように変化し、レジスト膜の焼きし
め温度を調節してパターン開口部Ｉが上方程広がる順テ
ーパ状となるように加工したことにより、レジスト膜の
影の領域を狭めることが可能であることがわかった。

【００４８】本発明は上記の実施形態に限定されない。
例えば、ソース・ドレイン拡散層を形成するためのイオ
ン注入のマスクとなるレジスト膜について、説明した
が、ＬＤＤ構造のソース・ドレイン拡散層におけるＬＤ
Ｄ拡散層を形成するためのレジスト膜であってもかまわ
ない。トランジスタを構成するゲート電極はポリサイド
構造に限らず、単層構成、ポリサイド以外の多層構成と
することができる。半導体基板としては、絶縁性基板上
に半導体層が設けられたＳＯＩ（Silicon On Insulato
r）構造の基板を用いることも可能である。その他、本
発明の要旨を逸脱しない範囲で種々の変更が可能であ
る。

【００４９】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、トランジスタのソース・ドレイン領域を形成すると
きのイオン注入のマスクとなるレジスト膜を露光および
現像によりパターン加工した後に、レジスト膜を薄膜化
する、あるいは、パターン加工するときに、露光の焦点
深度あるいはレジスト膜の焼きしめ温度を調節して、パ
ターン開口部が上方程広がる順テーパ状となるように加
工するので、レジスト膜の露光においては従来どおり露
光マージンを十分にとって露光し、さらにイオン注入に
おけるレジスト膜の影の領域を狭めることが可能であ
る。

【図面の簡単な説明】

【図１】図１は本発明の第１実施形態にかかる半導体装
置の製造方法の製造工程を示す断面図であり、（ａ）は
ゲート電極の形成工程まで、（ｂ）はレジスト膜の形成
工程まで、（ｃ）はレジスト膜の薄膜化工程までを示
す。

【図２】図２は図１の続きの工程を示す断面図であり、
（ｄ）および（ｅ）は不純物イオンを注入する工程まで
を示す。

【図３】図３は本発明の第２実施形態にかかる半導体装
置の製造方法の製造工程を示す断面図であり、（ａ）は
ゲート電極の形成工程まで、（ｂ）はレジスト膜の形成
工程までを示す。

【図４】図４は図３の続きの工程を示す断面図であり、
（ｃ）および（ｄ）は不純物イオンを注入する工程まで
を示す。

【図５】図５は実施例１にかかるレジスト膜のパターン
露光の焦点深度を変化させたときのレジスト膜形状を示
す断面図であり、（ａ）は合焦位置から−０．２μｍず
らしたとき、（ｂ）は合焦位置、（ｃ）は合焦位置から
＋０．２μｍずらしたときのレジスト膜形状である。

【図６】図６は図５の続きの図であり、（ｄ）は合焦位
置から＋０．４μｍずらしたとき、（ｅ）は合焦位置か
ら＋０．６μｍずらしたときのレジスト膜形状である。
図６（ｆ）はレジスト膜の影の領域の幅の焦点深度依存
性を示す。

【図７】図７は実施例２にかかるレジスト膜の焼きしめ
温度を変化させたときのレジスト膜形状を示す断面図で
あり、（ａ）は焼きしめ温度が９０℃のとき、（ｂ）は
焼きしめ温度が１００℃のときである。

【図８】図８は図７の続きの図であり、（ｃ）は焼きし
め温度が１１０℃のとき、（ｄ）は焼きしめ温度が１２
０℃のときのレジスト膜形状である。図８（ｅ）はレジ
スト膜の影の領域の幅の焼きしめ（ベーク）温度依存性
を示す。

【図９】図９は従来例にかかる半導体装置の製造方法の
製造工程を示す断面図であり、（ａ）はゲート電極の形
成工程まで、（ｂ）および（ｃ）は不純物イオンを注入
する工程までを示す。

【図１０】図１０（ａ）はレジスト膜の膜厚Ｔのときの
イオン注入におけるレジスト膜の影の領域について説明
する断面図であり、図１０（ｂ）はレジスト膜の膜厚
Ｔ’（＜Ｔ）のときのイオン注入におけるレジスト膜の
影の領域について説明する断面図であり、図１０（ｃ）
はレジスト膜の膜厚がＴおよびＴ’のときの露光量のマ
ージンについて説明する図である。

【符号の説明】

１０…半導体基板、２０…ゲート絶縁膜、３０…下層ゲ
ート電極、３１…上層ゲート電極、３２…ゲート電極、
Ｒ，Ｒ’…レジスト膜、Ｉ…レジスト膜の内壁、Ｄ…不
純物。

Claims (12)

【特許請求の範囲】
1. 【請求項１】半導体基板上にゲート絶縁膜を形成する工
   程と、 前記ゲート絶縁膜の上層にゲート電極を形成する工程
   と、 前記半導体基板上にレジスト膜を形成する工程と、 前記ゲート電極の両側部を開口するように前記レジスト
   膜をパターン露光する工程と、 前記レジスト膜を現像する工程と、 前記レジスト膜を薄膜化する工程と、 前記レジスト膜をマスクとして前記半導体基板に不純物
   をイオン注入する工程とを有する半導体装置の製造方
   法。
2. 【請求項２】前記レジスト膜を薄膜化する工程において
   は、レジスト膜現像液に浸漬することにより前記レジス
   ト膜の一部を溶解して薄膜化する請求項１記載の半導体
   装置の製造方法。
3. 【請求項３】前記レジスト膜を薄膜化する工程において
   は、アッシング法により前記レジスト膜の一部を除去し
   て薄膜化する請求項１記載の半導体装置の製造方法。
4. 【請求項４】前記アッシング法が酸素プラズマアッシン
   グである請求項３記載の半導体装置の製造方法。
5. 【請求項５】前記不純物をイオン注入する工程において
   は、前記不純物を前記半導体基板に対する法線に対して
   角度を付けてイオン注入する請求項１記載の半導体装置
   の製造方法。
6. 【請求項６】前記不純物をイオン注入する工程において
   は、前記半導体基板を回転させながらイオン注入する請
   求項５記載の半導体装置の製造方法。
7. 【請求項７】半導体基板上にゲート絶縁膜を形成する工
   程と、 前記ゲート絶縁膜の上層にゲート電極を形成する工程
   と、 前記半導体基板上にレジスト膜を形成する工程と、 前記ゲート電極の両側部を開口し、当該パターン開口部
   の上方程広がる順テーパ状に前記レジスト膜をパターン
   加工する工程と、 前記レジスト膜をマスクとして前記半導体基板に不純物
   をイオン注入する工程とを有する半導体装置の製造方
   法。
8. 【請求項８】前記レジスト膜をパターン加工する工程
   が、前記レジスト膜をパターン露光する工程と、前記レ
   ジスト膜を現像する工程とを含み、 前記レジスト膜をパターン露光する工程においては、前
   記レジスト膜のパターン開口部が上方程広がる順テーパ
   状となるように、露光の焦点深度を調節する請求項７記
   載の半導体装置の製造方法。
9. 【請求項９】前記レジスト膜をパターン露光する工程に
   おいては、露光の焦点深度を合焦位置からプラス側へず
   らしてパターン露光を行う請求項８記載の半導体装置の
   製造方法。
10. 【請求項１０】前記レジスト膜をパターン加工する工程
    が、前記レジスト膜をパターン露光する工程と、前記レ
    ジスト膜を現像する工程と、前記レジスト膜の焼きしめ
    工程とを含み、 前記焼きしめ工程においては、前記レジスト膜のパター
    ン開口部が上方程広がる順テーパ状となるように、焼き
    しめ温度を調節する請求項７記載の半導体装置の製造方
    法。
11. 【請求項１１】前記不純物をイオン注入する工程におい
    ては、前記不純物を前記半導体基板に対する法線に対し
    て角度を付けてイオン注入する請求項７記載の半導体装
    置の製造方法。
12. 【請求項１２】前記不純物をイオン注入する工程におい
    ては、前記半導体基板を回転させながらイオン注入する
    請求項１１記載の半導体装置の製造方法。