JP2000068291A - 電界効果型トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 相補型回路を構成するｐチャネル型電界効果
型トランジスタを製造する場合、チャネル層としてのゲ
ルマニウムを主成分とする半導体層の正孔移動度を増加
させる。 【解決手段】 開示される電界効果型トランジスタは、
ゲルマニウム基板１上にバッファ層としてのゲルマニウ
ム層２を介して、チャネル層としてのシリコン・ゲルマ
ニウム（組成比Ｓｉ：０．２、Ｇｅ：０．８）層３及び
同シリコン・ゲルマニウム層３上にキャップ層としての
シリコン・ゲルマニウム（組成比Ｓｉ：０．４、Ｇｅ：
０．６）層４が形成され、同シリコン・ゲルマニウム層
４にｐ型不純物が導入されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電界効果型トラ
ンジスタ（Field Effect Transistor）及びその製造方
法に係り、詳しくは、高速性に優れたｐチャネル型電界
効果型トランジスタ及びその製造方法に関する。

【０００２】

【従来の技術】電界効果型トランジスタはソース・ドレ
イン間のチャネル層を流れるドレイン電流を、ソース・
ゲート間に加えるゲート電圧によって制御する電圧駆動
型のトランジスタであり、電流駆動型のバイポーラ型ト
ランジスタに比較して、高い入力インピーダンスが得ら
れるという利点を有している。同トランジスタは、従来
から、単体として用いられる他に、ｐチャネル型電界効
果型トランジスタとｎチャネル型電界効果型トランジス
タとを組み合わせて相補型回路を構成して、ＬＳＩの論
理ゲートなどとして広く採用されることが多くなってき
ている。

【０００３】同トランジスタの代表的なものとしては、
半導体基板上に酸化膜などの絶縁膜を介してゲート金属
を形成したＭＩＳ（Metal Insulator Semiconductor）
型が広く用いられており、特に半導体基板材料としてシ
リコンを用いたものは、標準化されたシリコンプロセス
を利用することにより、低コストで大量生産できるとい
う大きな利点を有している。

【０００４】ここで、上述のような相補型回路の高速化
を図ることが望まれているが、これには、ｐチャネル型
電界効果型トランジスタ及びｎチャネル型電界効果型ト
ランジスタの両者を高速動作させることが条件となる
が、各々のトランジスタの動作速度は、正孔又は電子か
らなるキャリアの移動度により決定される。半導体材料
として広く用いられているシリコンの場合、正孔移動度
は略４８０ｃｍ^２／Ｖsec、電子移動度は略１,３５０ｃ
ｍ^２／Ｖsecである。しかしながら、同シリコンを用い
た電界効果型トランジスタは両移動度のうち、小さな値
の正孔移動度に基づいたｐチャネル型電界効果型トラン
ジスタにより動作速度が制約されてしまうので、大きな
値の電子移動度によるｎチャネル型電界効果型トランジ
スタの高速性を生かすことができない。

【０００５】また、特にＭＩＳ型電界効果型トランジス
タでは、ｐチャネル型の場合、キャリアである正孔はシ
リコン基板と酸化膜との界面近傍を走行するので、その
界面に存在する界面準位の散乱を大きく受けるため、正
孔移動度は上述の値よりさらに小さくなる。

【０００６】一方、シリコンより正孔及び電子移動度の
大きい半導体材料としてゲルマニウム（正孔移動度：略
１,９００ｃｍ^２／Ｖsec、電子移動度：略３,６００ｃ
ｍ^２／Ｖsec）が知られている。同ゲルマニウムの正孔
移動度はシリコンのそれと比べて略４倍であり、同ゲル
マニウムにより電界効果型トランジスタを製造した場
合、原理的に動作速度をシリコンの場合の略４倍に向上
させることが可能となる。したがって、その利点を生か
してｐチャネル型電界効果型トランジスタを製造するこ
とにより、さらに相補型回路の動作速度を向上させるこ
とが期待されている。

【０００７】以上のような観点から、ゲルマニウムを主
成分とする半導体層をチャネル層として用いてｐチャネ
ル型電界効果型トランジスタが、例えば特開平８−１８
６２４９号公報に開示されている。同公報には、シリコ
ン・ゲルマニウム基板上に、ゲルマニウム組成比が増加
するグレーテッドシリコン・ゲルマニウム層、シリコン
・ゲルマニウム合金（ゲルマニウムの組成比が９０％以
上）からなるゲルマニウムを主成分とする半導体層及び
ゲルマニウム組成比が減少するグレーテッドシリコン・
ゲルマニウム層を順次に設けて、同ゲルマニウムを主成
分とする半導体層をチャネル層とするｐチャネル型電界
効果型トランジスタを製造することが記載されている。
ここで、上述のゲルマニウム組成比が増加するグレーテ
ッドシリコン・ゲルマニウム層は、ゲルマニウムを主成
分とする半導体層とゲルマニウム組成が減少するグレー
テッドシリコン・ゲルマニウム層との間の、格子不整合
を緩和するバッファ層として作用させるために設けてい
る。

【０００８】

【発明が解決しようとする課題】ところで、上記公報記
載の従来の電界効果型トランジスタでは、チャネル層と
してのゲルマニウムを主成分とする半導体層がゲルマニ
ウム組成比が増加するグレーテッドシリコン・ゲルマニ
ウム層を介してシリコン・ゲルマニウム基板上に設けら
れているので、同チャネル層がシリコン・ゲルマニウム
基板の影響を受けて正孔移動度が小さくなる、という問
題がある。すなわち、上述のゲルマニウム組成比が増加
するグレーテッドシリコン・ゲルマニウム層及びチャネ
ル層としてのシリコン・ゲルマニウム層の両層は、シリ
コン・ゲルマニウム基板上に設けられているので、格子
定数は同シリコン・ゲルマニウム基板よりもともに小さ
くなる。それゆえ、両層は同シリコン・ゲルマニウム基
板により圧縮歪みを受けるようになるので、結果的にチ
ャネル層としてのゲルマニウムを主成分とする半導体層
も圧縮歪みを受けることになって、その正孔移動度が小
さくなる。

【０００９】また、チャネル層としてのゲルマニウムを
主成分とする半導体層がシリコン・ゲルマニウム合金か
らなる場合には、図１９のエネルギーバンドで示すよう
に、同チャネル層は圧縮歪みを受けるので正孔移動度は
小さくなる。同図で、符号５１は半導体基板のエネルギ
ーバンド、５２はチャネル層のエネルギーバンド、５３
はチャネル層に蓄積される正孔、５４はキャップ層のエ
ネルギーバンド、５５はゲート電極のエネルギーバンド
を示している。さらに、チャネル層がシリコン・ゲルマ
ニウム合金からなる場合は、同チャネル層が合金散乱な
どの影響を受け易いので、さらに正孔移動度が小さくな
るおそれがある。

【００１０】この発明は、上述の事情に鑑みてなされた
もので、相補型回路を構成するｐチャネル型電界効果型
トランジスタを製造する場合、チャネル層としてのゲル
マニウムを主成分とする半導体層の正孔移動度を増加さ
せることができるようにした電界効果型トランジスタ及
びその製造方法を提供することを目的としている。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体基板上に成膜された
半導体層にヘテロ接合が形成される電界効果型トランジ
スタであって、上記半導体層は、上記半導体基板上にバ
ッファ層を介して成膜された第１のシリコン・ゲルマニ
ウム層からなるチャネル層と、該チャネル層上に成膜さ
れて該チャネル層よりもシリコンの組成比が高い第２の
シリコン・ゲルマニウム層からなるキャップ層とからな
り、該キャップ層にｐ型不純物が導入されていることを
特徴としている。

【００１２】請求項２記載の発明は、半導体基板上に成
膜された半導体層にヘテロ接合が形成される電界効果型
トランジスタであって、上記半導体層は、上記半導体基
板上にバッファ層を介して成膜されたシリコン・スズ層
からなる格子緩和層と、該格子緩和層上に成膜されて純
ゲルマニウム層からなるチャネル層と、該チャネル層上
に成膜されて該チャネル層よりも格子定数が小さく、か
つバンドキャップの大きいシリコン・ゲルマニウム層か
らなるキャップ層とからなり、該キャップ層にｐ型不純
物が導入されていることを特徴としている。

【００１３】請求項３記載の発明は、請求項１又は２記
載の電界効果型トランジスタに係り、上記キャップ層に
直接にゲート電極が形成される一方、該ゲート電極の両
側の上記チャネル層にソース電極及びドレイン電極が形
成されていることを特徴としている。

【００１４】請求項４記載の発明は、請求項１又は２記
載の電界効果型トランジスタに係り、上記キャップ層に
絶縁型ゲート電極が形成される一方、該絶縁型ゲート電
極の両側の前記チャネル層にソース電極及びドレイン電
極が形成されていることを特徴としている。

【００１５】請求項５記載の発明は、請求項１、３又は
４記載の電界効果型トランジスタに係り、上記第１のシ
リコン・ゲルマニウム層が０．１〜０．３のシリコン組
成比を有してなる一方、上記第２のシリコン・ゲルマニ
ウム層が０．３〜０．５のシリコン組成比を有してなる
ことを特徴としている。

【００１６】請求項６記載の発明は、請求項２、３又は
４記載の電界効果型トランジスタに係り、上記シリコン
・スズ層が０．６〜０．８のシリコン組成比を有してな
る一方、上記シリコン・ゲルマニウム層が０．３〜０．
５のシリコン組成比を有してなることを特徴としてい
る。

【００１７】請求項７記載の発明は、請求項１乃至６の
いずれか１に記載の電界効果型トランジスタに係り、上
記半導体基板及びバッファ層は、ともにゲルマニウムか
らなることを特徴としている。

【００１８】請求項８記載の発明は、電界効果型トラン
ジスタを製造するための方法に係り、半導体基板上にバ
ッファ層を介してチャネル層としての第１のシリコン・
ゲルマニウム層及び該第１のシリコン・ゲルマニウム層
よりもシリコンの組成比が高いキャップ層としての第２
のシリコン・ゲルマニウム層を順次に成膜するシリコン
・ゲルマニウム層成膜工程と、上記第２のシリコン・ゲ
ルマニウム層に対してｐ型不純物を導入するｐ型不純物
導入工程と、上記第２のシリコン・ゲルマニウム層及び
上記第１のシリコン・ゲルマニウム層にソースオーミッ
ク接続用のｐ型高濃度領域及びドレインオーミック接続
用のｐ型高濃度領域を形成するｐ型高濃度領域形成工程
とを含むことを特徴としている。

【００１９】請求項９記載の発明は、電界効果型トラン
ジスタを製造するための方法に係り、半導体基板上にバ
ッファ層を介して格子緩和層としてのシリコン・スズ
層、チャネル層としての純ゲルマニウム層及び該純ゲル
マニウム層よりも格子定数が小さく、かつバンドキャッ
プの大きいキャップ層としてのシリコン・ゲルマニウム
層を順次に成膜する半導体層成膜工程と、上記シリコン
・ゲルマニウム層に対してｐ型不純物を導入するｐ型不
純物導入工程と、上記シリコン・ゲルマニウム層及び上
記純ゲルマニウム層にソースオーミック接続用のｐ型高
濃度領域及びドレインオーミック接続用のｐ型高濃度領
域を形成するｐ型高濃度領域形成工程とを含むことを特
徴としている。

【００２０】請求項１０記載の発明は、請求項８又は９
記載の電界効果型トランジスタを製造するための方法に
係り、上記ｐ型高濃度領域形成工程の後に、該両ｐ型高
濃度領域の略中央部の上記キャップ層にショットキーバ
リアからなるゲート電極を形成するゲート電極形成工程
を含むことを特徴としている。

【００２１】請求項１１記載の発明は、請求項８又は９
記載の電界効果型トランジスタを製造するための方法に
係り、上記ｐ型高濃度領域形成工程の後に、該両ｐ型高
濃度領域の略中央部の前記キャップ層に絶縁型ゲート電
極を形成するゲート電極形成工程を含むことを特徴とし
ている。

【００２２】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１の実施例 図１は、この発明の第１実施例である電界効果型トラン
ジスタの構成を示す断面図、図２は同電界効果型トラン
ジスタのエネルギーバンドを示す図、また、図３
（ａ）、（ｂ）及び図４（ａ）、（ｂ）は、同電界効果
型トランジスタの製造方法を工程順に示す工程図であ
る。この例の電界効果型トランジスタは、図１に示すよ
うに、例えば結晶方位が（１００）のゲルマニウム基板
１上に、バッファ層としての膜厚が略５００ｎｍのゲル
マニウム層２が形成され、同ゲルマニウム層２を介して
膜厚が略１０ｎｍのチャネル層としてのシリコン・ゲル
マニウム（組成比Ｓｉ：０．２、Ｇｅ：０．８）層３及
び同シリコン・ゲルマニウム層３上に膜厚が略２０ｎｍ
のキャップ層としてのシリコン・ゲルマニウム（組成比
Ｓｉ：０．４、Ｇｅ：０．６）層４が形成されている。
これにより、バッファ層としてのゲルマニウム層２とチ
ャネル層としてのシリコン・ゲルマニウム層３との間、
同シリコン・ゲルマニウム層３とキャップ層としてのシ
リコン・ゲルマニウム層４との間には各々ヘテロ接合が
形成されている。

【００２３】ここで、キャップ層としてのシリコン・ゲ
ルマニウム層４は、後述するように、チャネル層として
のシリコン・ゲルマニウム層３に正孔５を蓄積するため
に形成されており、これはシリコン・ゲルマニウム層４
の少なくとも一部に硼素などのｐ型不純物を導入するこ
とによりｐ型化されている。

【００２４】キャップ層としてのシリコン・ゲルマニウ
ム層４の略中央部には、ゲート電極６が形成されてい
る。同ゲート電極６は、例えばチタン膜７、白金膜８及
び金膜９が各々１００ｎｍの膜厚に堆積されて形成され
ている。これによって、ショッキーバリアからなるゲー
ト電極が構成される。ゲート電極６の両側のシリコン・
ゲルマニウム層３、４の位置には、各々ソース及びドレ
イン電極をオーミック接続するための高濃度領域となる
ｐ^＋領域１１、１２が形成されている。そして、各ｐ^＋
領域１１、１２には、アルミニウムなどからなるソース
電極１３及びドレイン電極１４が形成されている。１５
は酸化膜などからなる表面保護用の絶縁膜である。これ
により、ショッキーバリアゲート型電界効果型トランジ
スタが構成されている。

【００２５】ここで、図５に示すように、チャネル層及
びキャップ層を構成するシリコン・ゲルマニウム層は、
シリコンの組成比（横軸）が大きくなるほど、格子定数
は小さくなる。また、図６に示すように、シリコンの組
成比（横軸）が大きくなるほど、エネルギーバンドキャ
ップ（以下、バンドキャップとも称する）は大きくな
る。なお、同図で、Ａは圧縮された状態における特性、
Ｂは格子緩和された状態における特性を示している。

【００２６】したがって、チャネル層となるシリコン・
ゲルマニウム層３は、この直下のゲルマニウム層２より
も格子定数が小さいため、同ゲルマニウム層２によって
引っ張り歪みを受ける。また、同ゲルマニウム層２より
もシリコン・ゲルマニウム層３のバンドキャップが大き
いため、ゲルマニウム層２とシリコン・ゲルマニウム層
３との間のヘテロ接合においては、エネルギーバンドで
価電子帯上端及び伝導帯下端にヘテロ接合特有の不連続
が生じる。さらに、キャップ層となるシリコン・ゲルマ
ニウム層４がこの直下のチャネル層となるシリコン・ゲ
ルマニウム層３よりも格子定数が小さいため、同シリコ
ン・ゲルマニウム層３はさらに引っ張り歪みを受けるよ
うになる。また、同シリコン・ゲルマニウム層層３より
もキャップ層となるシリコン・ゲルマニウム層４のバン
ドキャップが大きいため、両シリコン・ゲルマニウム層
３、４間のヘテロ接合においては、上述した場合と同様
に、エネルギーバンドで価電子帯上端及び伝導帯下端に
ヘテロ接合特有の不連続が生じる。

【００２７】そして、上述したようにキャップ層となる
シリコン・ゲルマニウム層４はｐ型化されているので、
図２に示すように、ヘテロ接合のシリコン・ゲルマニウ
ム層３のエネルギーバンド２３の価電子帯上端にはキャ
リアとしての正孔５が蓄積される。なお、２２はゲルマ
ニウム層２のエネルギーバンド、２４はシリコン・ゲル
マニウム層４のエネルギーバンド、２５はゲート電極６
のエネルギーバンドを示している。同ゲート電極５のレ
ベルは、電界効果型トランジスタの動作時のゲート電圧
の変化に応じて上下する。

【００２８】一般に、格子緩和したシリコン層、ゲルマ
ニウム層又はシリコン・ゲルマニウム層では、重い正孔
と軽い正孔は縮退しているが、圧縮歪みを加えた状態で
は、軽い正孔が重い正孔に比べてエネルギー的に下に下
がる。一方、各層に引っ張り歪みを加えた状態では、軽
い正孔が重い正孔に比べてエネルギー的に上に上がる。
したがって、この例のように、引っ張り歪みを加えた
シリコン・ゲルマニウム層４をチャネル層とすることに
より、上述のように縮退している場合及び圧縮歪みを加
えた場合に比べて、正孔移動度は増加するようになる。

【００２９】このように、この例の電界効果型トランジ
スタの構成によれば、ゲート電極６に加えるゲート電圧
を変化させることにより、上述のように蓄積されている
正孔５を変調することが可能となり、引っ張り歪みを受
けたシリコン・ゲルマニウム層３をチャネル層として用
いることによって、同シリコン・ゲルマニウム層３には
軽い正孔がキャリアとして蓄積されるので、正孔移動度
を増加させることができるようになる。それゆえ、高速
性に優れたｐチャネル型電界効果型トランジスタが得ら
れる。

【００３０】次に、図３（ａ）、（ｂ）及び図４
（ａ）、（ｂ）を参照して、同電界効果型トランジスタ
の製造方法について工程順に説明する。まず、図３
（ａ）に示すように、例えば結晶方位が（１００）のゲ
ルマニウム基板１を用いて、エピタキシャル法により、
膜厚が略５００ｎｍのバッファ層としてのゲルマニウム
層２、膜厚が略１０ｎｍのチャネル層としてのシリコン
・ゲルマニウム（組成比Ｓｉ：０．２、Ｇｅ：０．８）
層３及び同シリコン・ゲルマニウム層３上に膜厚が略２
０ｎｍのキャップ層としてのシリコン・ゲルマニウム
（組成比Ｓｉ：０．４、Ｇｅ：０．６）層４を順次に成
長させる。

【００３１】同シリコン・ゲルマニウム層４の成長時
に、同時にｐ型不純物源として硼素をドーピングして、
同シリコン・ゲルマニウム層４をｐ型化する。この場
合、硼素のドーピングはシリコン・ゲルマニウム層４に
対してのみ行って、チャネル層としてのシリコン・ゲル
マニウム層３には行わないようにする。これによって、
図３（ｂ）に示すように、シリコン・ゲルマニウム層３
にはキャリアとしての正孔５が蓄積される。なお、硼素
をシリコン・ゲルマニウム層４の成長と同時にドーピン
グする代わりに、予め同シリコン・ゲルマニウム層４を
成長させた後に、同シリコン・ゲルマニウム層４に硼素
をイオン打ち込みして導入するようにしても良い。次
に、図４（ａ）に示すように、シリコン・ゲルマニウム
層４上にフォトレジスト膜１７を塗布した後所望の形状
にパターニングして、同フォトレジスト膜１７をマスク
として、ｐ型不純物源として二弗化硼素（ＢＦ2）を用
いて、キャップ層としてのシリコン・ゲルマニウム層４
及びチャネル層としてのシリコン・ゲルマニウム層３よ
りも深くイオン打ち込みして、ソースオーミック接続用
のｐ^＋領域１１及びドレインオーミック接続用のｐ^＋領
域１２を形成する。

【００３２】次に、図４（ｂ）に示すように、フォトレ
ジスト膜１７を除去した後、キャップ層としてのシリコ
ン・ゲルマニウム層４の略中央部に、ショットキーバリ
アからなるゲート電極６を形成する。これには、以下の
ようなリフトオフ法を利用して行う。まず、ＣＶＤ(Che
mical Vapor Deposition)法などにより、酸化膜などの
絶縁膜１５を全面に成膜した後、同絶縁膜１５のゲート
電極６を形成すべき位置を除いてレジスト膜で覆う。続
いて、蒸着法、ＣＶＤ法などにより例えばチタン膜７、
白金膜８及び金膜９を各々１００ｎｍの膜厚に順次に堆
積した後、レジスト膜を除去することにより同時に同レ
ジスト膜上の各膜７、８、９も除去されて所望のパター
ンのゲート電極６が形成される。なお、リフトオフ法に
代えて、予め絶縁膜１５の全面に各膜７、８、９を堆積
した後、フォトリソグラフィ法によって各膜８、９、１
０の不要部を除去することにより、所望のパターンのゲ
ート電極６を形成するようにしても良い。

【００３３】次に、各ｐ^＋領域１１、１２の表面の絶縁
膜１５に、上述のリフトオフ法により、ソース電極１３
及びドレイン電極１４を形成することにより、この例の
電界効果型トランジスタが製造される。

【００３４】このように、この例の電界効果型トランジ
スタの製造方法によれば、ゲルマニウム基板１上にバッ
ファ層としてのゲルマニウム層２を介して、チャネル層
としてのシリコン・ゲルマニウム（組成比Ｓｉ：０．
２、Ｇｅ：０．８）層３及び同シリコン・ゲルマニウム
層３上にキャップ層としてのシリコン・ゲルマニウム
（組成比Ｓｉ：０．４、Ｇｅ：０．６）層４が形成され
ているので、チャネル層としてのシリコン・ゲルマニウ
ム層３に引っ張り歪みが加わるようになる。したがっ
て、相補型回路を構成するｐチャネル型電界効果型トラ
ンジスタを製造する場合、チャネル層としてのゲルマニ
ウムを主成分とする半導体層の正孔移動度を増加させる
ことができるようになる。

【００３５】◇第２の実施例 図７は、この発明の第２実施例である電界効果型トラン
ジスタの構成を示す断面図、図８は同電界効果型トラン
ジスタのエネルギーバンドを示す図である。同電界効果
型トランジスタが、第１実施例のそれと大きく異なると
ころは、ゲート電極として絶縁型ゲート電極を形成する
ようにした点である。すなわち、図７に示すように、ソ
ース電極１３とドレイン電極１４との間の略中央部の、
キャップ層としてのシリコン・ゲルマニウム層４上に
は、ＣＶＤ法又はスパッタ法などにより堆積された酸化
膜からなるゲート絶縁膜１８を介してアルミニウムなど
からなるゲート電極６が形成されている。この例の場
合、エネルギーバンドは図８に示すようになる。２８は
ゲート絶縁膜１８のエネルギーバンドである。

【００３６】この例の電界効果型トランジスタを製造す
るには、図３（ｂ）の工程の直後に、ＣＶＤ法又はスパ
ッタ法などにより酸化膜を堆積した後、図４（ｂ）の工
程において同酸化膜上にゲート電極６を形成するように
すれば良い。これ以外は、上述した第１実施例と略同じ
であるので、図７において、図１の構成部分と対応する
部分には同一の番号を付してその説明を省略する。

【００３７】このように、この例の構成によっても、上
述した第１実施例において述べたと略同様の効果を得る
ことができる。加えて、この例の構成によれば、絶縁型
ゲート構造を有しているので、ゲート耐圧を向上させる
ことができる。また、キャリアである正孔はゲート絶縁
膜との界面近傍を走行しないので、その界面に存在する
界面準位の散乱を受けにくくなる。

【００３８】◇第３の実施例 図９は、この発明の第３実施例である電界効果型トラン
ジスタの構成を示す断面図、図１０は同電界効果型トラ
ンジスタのエネルギーバンドを示す図である。同電界効
果型トランジスタが、第２実施例のそれと大きく異なる
ところは、絶縁型ゲート電極を予め成膜した多結晶シリ
コン膜を熱酸化して形成した絶縁膜上に形成するように
した点である。すなわち、図９に示すように、キャップ
層としてのシリコン・ゲルマニウム層４上には、エピタ
キシャル法などにより予め膜厚が略１０ｎｍの単結晶シ
リコン膜１９が成膜されて、同シリコン膜１９が熱酸化
により形成された酸化膜からなるゲート絶縁膜２０を介
してゲート電極６が形成されている。この例の場合、エ
ネルギーバンドは図１０に示すようになる。２９及び３
０は各々単結晶シリコン膜１９及びゲート絶縁膜２０の
エネルギーバンドである。この例の電界効果型トランジ
スタを製造するには、図３（ｂ）の工程の直後に、エピ
タキシャル法などにより単結晶シリコン膜１９を成膜し
て同シリコン膜１９を熱酸化して酸化膜を形成した後、
図４（ｂ）の工程において同酸化膜上にゲート電極６を
形成するようにすれば良い。なお、単結晶シリコン膜１
９に代えて多結晶シリコン膜を用いることもできる。

【００３９】このように、この例の構成によっても、上
述した第２実施例において述べたと略同様の効果を得る
ことができる。加えて、この例の構成によれば、第２実
施例よりもゲート絶縁膜との界面に存在する界面準位密
度が低くなるので、その界面に存在する界面準位の散乱
を受けにくくなるため、高ドレイン電流密度動作時の特
性劣化を防止できる。

【００４０】◇第４の実施例 図１１は、この発明の第４実施例である電界効果型トラ
ンジスタの構成を示す断面図、また、図１２は、同電界
効果型トランジスタのエネルギーバンドを示す図であ
る。この例の電界効果型トランジスタの構成が、上述の
第１実施例のそれと大きく異なるところは、チャネル層
として純ゲルマニウム層を用いるようにした点である。
すなわち、この例の電界効果型トランジスタは、図１１
に示すように、例えば結晶方位が（１００）のゲルマニ
ウム基板１上に、バッファ層としての膜厚が略５００ｎ
ｍのゲルマニウム層２が形成され、同ゲルマニウム層２
を介して膜厚が略１μｍの格子緩和層としてのシリコン
・スズ（組成比Ｓｉ：０．７、Ｓｎ：０．３）層１６、
同シリコン・スズ層１６上に膜厚が略１０ｎｍのチャネ
ル層としての純ゲルマニウム層１０及び同純ゲルマニウ
ム層１０上に膜厚が略２０ｎｍのキャップ層としてのシ
リコン・ゲルマニウム（組成Ｓｉ：０．４、Ｇｅ：０．
６）層４が形成されている。これにより、バッファ層と
してのゲルマニウム層２と格子緩和層としてのシリコン
・スズ層１６との間、同シリコン・スズ層１６とチャネ
ル層としての純ゲルマニウム層１０との間、同純ゲルマ
ニウム層１０とキャップ層としてのシリコン・ゲルマニ
ウム層４との間には各々ヘテロ接合が形成されている。

【００４１】キャップ層としてのシリコン・ゲルマニウ
ム層４の少なくとも一部には硼素などのｐ型不純物が導
入されてｐ型化されており、これによって、チャネル層
としての純ゲルマニウム層１０に正孔５が蓄積されるよ
うになっている。

【００４２】ここで、図１３に示すように、格子緩和層
を構成するシリコン・スズ層１６は、シリコンの組成比
ｘが大きくなるほど、格子定数は小さくなる。また、図
１４に示すように、シリコンの組成比ｘが大きくなるほ
ど、バンドキャップは大きくなる。

【００４３】したがって、チャネル層となる純ゲルマニ
ウム層１０は、この直下のシリコン・スズ層１６よりも
格子定数が小さいため、同シリコン・スズ層１６によっ
て引っ張り歪みを受ける。また、同ゲルマニウム層１０
よりもシリコン・ゲルマニウム層４のバンドキャップが
大きいため、純ゲルマニウム層１０のエネルギーバンド
４０は、図１２に示すように、シリコン・スズ層１６の
エネルギーバンド３６とシリコン・ゲルマニウム層４の
エネルギーバンド２４との間に挟まれた井戸層となる。
そして、上述したようにキャップ層となるシリコン・ゲ
ルマニウム層４はｐ型化されているので、図１１に示す
ように、チャネル層としての純ゲルマニウム層１０には
キャリアとしての正孔５が蓄積される。

【００４４】このように、この例の電界効果型トランジ
スタの構成によれば、ゲート電極６に加えるゲート電圧
を変化させることにより、上述のように蓄積されている
正孔５を変調することが可能となり、引っ張り歪みを受
けた純ゲルマニウム層１０をチャネル層として用いるこ
とによって、同ゲルマニウム層１０には軽い正孔がキャ
リアとして蓄積されるので、正孔移動度を増加させるこ
とができる。それゆえ、高速性に優れたｐチャネル型電
界効果型トランジスタが得られる。

【００４５】この例の電界効果型トランジスタを製造す
るには、図３（ａ）の工程において、バッファ層として
のゲルマニウム層２上に、膜厚が略１μｍの格子緩和層
としてのシリコン・スズ（組成比Ｓｉ：０．７、Ｓｎ：
０．３）層１６、膜厚が略１０ｎｍのチャネル層として
の純ゲルマニウム層１０及び膜厚が略２０ｎｍのキャッ
プ層としてのシリコン・ゲルマニウム（組成比Ｓｉ：
０．４、Ｇｅ：０．６）層４を順次に成長させる。そし
て、図３（ｂ）〜図４（ｂ）と略同様な工程を実施すれ
ば良い。

【００４６】このように、この例の電界効果型トランジ
スタの製造方法によれば、ゲルマニウム基板１上にバッ
ファ層としてのゲルマニウム層２を介して、格子緩和層
としてのシリコン・スズ（組成比Ｓｉ：０．７、Ｓｎ：
０．３）層１６、同シリコン・スズ層１６上にチャネル
層としての純ゲルマニウム層１０及び同純ゲルマニウム
層１０上にキャップ層としてのシリコン・ゲルマニウム
（組成比Ｓｉ：０．４、Ｇｅ：０．６）層４が形成され
ているので、チャネル層としての純ゲルマニウム層１０
に引っ張り歪みが加わるようになる。それゆえ、上述の
第１実施例において述べたと略同様の効果を得ることが
できる。加えて、この例によれば、純ゲルマニウム層を
チャネル層として用いるので、合金散乱がないため、さ
らに正孔移動度を大きくできる。

【００４７】◇第５の実施例 図１５は、この発明の第５実施例である電界効果型トラ
ンジスタの構成を示す断面図、また、図１６は、同電界
効果型トランジスタのエネルギーバンドを示す図であ
る。この例の電界効果型トランジスタの構成が、上述の
第４実施例のそれと大きく異なるところは、ゲート電極
として絶縁型ゲート電極を形成するようにした点であ
る。すなわち、図１５に示すように、ソース電極１３と
ドレイン電極１４との間の略中央部の、キャップ層とし
てのシリコン・ゲルマニウム層４上には、ＣＶＤ法又は
スパッタ法などにより堆積された酸化膜からなるゲート
絶縁膜１８を介してアルミニウムなどからなるゲート電
極６が形成されている。この例の場合、エネルギーバン
ドは図１６に示すようになる。この例の電界効果型トラ
ンジスタを製造するには、図３（ｂ）の工程の直後に、
ＣＶＤ法又はスパッタ法などにより酸化膜を堆積した
後、図４（ｂ）の工程において同酸化膜上にゲート電極
６を形成するようにすれば良い。

【００４８】このように、この例の構成によっても、第
４実施例において述べたと略同様の効果を得ることがで
きる。加えて、この例によれば、絶縁型ゲート構造を有
しているので、ゲート耐圧を向上させることができる。
また、キャリアである正孔はゲート絶縁膜との界面近傍
を走行しないので、その界面に存在する界面準位の散乱
を受けにくい。

【００４９】◇第６の実施例 図１７は、この発明の第６実施例である電界効果型トラ
ンジスタの構成を示す断面図、また、図１８は、同電界
効果型トランジスタのエネルギーバンドを示す図であ
る。この例の電界効果型トランジスタの構成が、第５実
施例のそれと大きく異なるところは、絶縁型ゲート電極
を予め成膜した多結晶シリコン膜を熱酸化して形成した
絶縁膜上に形成するようにした点である。すなわち、図
１７に示すように、キャップ層としてのシリコン・ゲル
マニウム層４上には、エピタキシャル法などにより予め
膜厚が略１０ｎｍの単結晶シリコン膜１９が成膜され
て、同シリコン膜１９が熱酸化により形成された酸化膜
からなるゲート絶縁膜２０を介してゲート電極６が形成
されている。この例の場合、エネルギーバンドは図１８
に示すようになる。この例の電界効果型トランジスタを
製造するには、図３（ｂ）の工程の直後に、エピタキシ
ャル法などにより単結晶シリコン膜１９を成膜して同シ
リコン膜を熱酸化して酸化膜を形成した後、図４（ｂ）
の工程において同酸化膜上にゲート電極６を形成するよ
うにすれば良い。なお、単結晶シリコン膜１９に代えて
多結晶シリコン膜を用いることもできる。

【００５０】このように、この例の構成によっても、第
５実施例において述べたのと略同様の効果を得ることが
できる。加えて、この例によれば、第５実施例よりもゲ
ート絶縁膜との界面に存在する界面準位密度が低くなる
ので、その界面に存在する界面準位の散乱を受けにくく
なるため、高ドレイン電流密度動作時の特性劣化を防止
できる。

【００５１】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、上述の
実施例では、チャネル層としてのシリコン・ゲルマニウ
ム層には、シリコンの組成比が０．２の合金を用いた
が、これに限らず、この出願に係る発明者の実験によれ
ば、シリコンの組成比が０．１〜０．３の範囲なら、上
述した実施例の場合と略同様の効果を得ることができ
る。しかしながら、チャネル層としてのシリコン・ゲル
マニウム層のシリコン組成比が、０．１〜０．３の範囲
外であっても、この発明範囲に含まれる。チャネル層を
構成するシリコンの組成比０．１〜０．３なる範囲は、
好適な範囲を述べたに過ぎない。

【００５２】同様に、上述の実施例においては、キャッ
プ層としてのシリコン・ゲルマニウム層には、シリコン
の組成比が０．４の合金を用いたが、これに限らず、こ
の発明者の実験によれば、シリコンの組成比が０．３〜
０．５の範囲なら、上述した実施例の場合と略同様の効
果を得ることができる。しかしながら、キャップ層とし
てのシリコン・ゲルマニウム層のシリコン組成比が０．
３〜０．５の範囲外であっても、この発明範囲に含まれ
る。要するに、チャネル層に対してキャップ層の方が、
シリコンの比率が大きくなる関係が維持されれば良い。
また、チャネル層としてのシリコン・ゲルマニウム層又
は純ゲルマニウム層の膜厚は、格子緩和しない最大膜厚
値以下に選ばれていれば良い。

【００５３】また、上述の実施例では、格子緩和層とし
てのシリコン・スズ層には、シリコンの組成比が０．４
の合金を用いたが、これに限らず、この発明者の実験に
よれば、シリコンの組成比が０．６〜０．８の範囲な
ら、上述した実施例の場合と略同様の効果を得ることが
できる。しかしながら、格子緩和層としてのシリコン・
スズ層のシリコンの組成比が０．６〜０．８の範囲外で
あっても、この発明範囲に含まれる。また、キャップ層
に導入するｐ型不純物は硼素に限ることはない。また、
ショットキーバリア型ゲート電極又は絶縁型ゲート電極
を形成する金属は、各実施例で示した例に限らず、通常
の電界効果型トランジスタの電極材料として用いられて
いるものなら適用できる。また、基板又はバッファ層と
してはゲルマニウムに限らず、シリコン・ゲルマニウム
合金などの他の半導体材料を用いることが可能である。

【００５４】

【発明の効果】以上説明したように、この発明の電界効
果型トランジスタ及びその製造方法によれば、半導体基
板上にバッファ層を介して、チャネル層としてのシリコ
ン・ゲルマニウム層及び同シリコン・ゲルマニウム層上
にキャップ層としてのシリコン・ゲルマニウム層が形成
されているので、チャネル層としてのシリコン・ゲルマ
ニウム層に引っ張り歪みが加わるようになる。また、半
導体基板上にバッファ層を介して、格子緩和層としての
シリコン・スズ層、同シリコン・スズ層上にチャネル層
としての純ゲルマニウム層及び同純ゲルマニウム層上に
キャップ層としてのシリコン・ゲルマニウム層が形成さ
れているので、上述の場合と略同様に、チャネル層とし
ての純ゲルマニウム層に引っ張り歪みが加わるようにな
る。したがって、相補型回路を構成するｐチャネル型電
界効果型トランジスタを製造する場合、チャネル層とし
てのゲルマニウムを主成分とする半導体層の正孔移動度
を増加させることができるようになる。

【図面の簡単な説明】

【図１】この発明の第１の実施例である電界効果型トラ
ンジスタの構成を示す断面図である。

【図２】同電界効果型トランジスタのエネルギーバンド
を示す図である。

【図３】同電界効果型トランジスタの製造方法を工程順
に示す工程図である。

【図４】同電界効果型トランジスタの製造方法を工程順
に示す工程図である。

【図５】シリコン・ゲルマニウム合金における組成比と
格子定数との関係を示す図である。

【図６】シリコン・ゲルマニウム合金における組成比と
バンドキャップとの関係を示す図である。

【図７】この発明の第２の実施例である電界効果型トラ
ンジスタの構成を示す断面図である。

【図８】同電界効果型トランジスタのエネルギーバンド
を示す図である。

【図９】この発明の第３の実施例である電界効果型トラ
ンジスタの構成を示す断面図である。

【図１０】同電界効果型トランジスタのエネルギーバン
ドを示す図である。

【図１１】この発明の第４の実施例である電界効果型ト
ランジスタの構成を示す断面図である。

【図１２】同電界効果型トランジスタのエネルギーバン
ドを示す図である。

【図１３】シリコン・スズ合金における組成比と格子定
数との関係を示す図である。

【図１４】シリコン・スズ合金における組成比とバンド
キャップとの関係を示す特性図である。

【図１５】この発明の第５の実施例である電界効果型ト
ランジスタの構成を示す断面図である。

【図１６】同電界効果型トランジスタのエネルギーバン
ドを示す図である。

【図１７】この発明の第６の実施例である電界効果型ト
ランジスタの構成を示す断面図である。

【図１８】同電界効果型トランジスタのエネルギーバン
ドを示す図である。

【図１９】従来の電界効果型トランジスタのエネルギー
バンドを示す図である。

【符号の説明】

１ ゲルマニウム基板 ２ ゲルマニウム層（バッファ層） ３ シリコン・ゲルマニウム層（チャネル層） ４ シリコン・ゲルマニウム層（キャップ層） ５ 正孔（キャリヤ） ６ ゲート電極 ７ チタン膜 ８ 白金膜 ９ 金膜 １０ 純ゲルマニウム層 １１ ｐ^＋領域（ソースオーミック接続用高濃度領
域） １２ ｐ^＋領域（ドレインオーミック接続用高濃度
領域） １３ ソース電極 １４ ドレイン電極 １５ 絶縁膜 １６ シリコン・スズ層（格子緩和層） １７ フォトレジスト膜 １８ ゲート絶縁膜（堆積膜） １９ 単結晶シリコン膜 ２０ ゲート絶縁膜（熱酸化膜） ２２ ゲルマニウム層２のエネルギーバンド ２３ シリコン・ゲルマニウム層３のエネルギーバ
ンド ２４ シリコン・ゲルマニウム層４のエネルギーバ
ンド ２５ ゲート電極５のエネルギーバンド ２８ ゲート絶縁膜１８のエネルギーバンド ２９ 単結晶シリコン層１９のエネルギーバンド ３０ ゲート絶縁膜２０のエネルギーバンド ３６ シリコン・スズ層１６のエネルギーバンド ４０ 純ゲルマニウム層１０のエネルギーバンド

Claims (11)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に成膜された半導体層にヘ
   テロ接合が形成される電界効果型トランジスタであっ
   て、 前記半導体層は、前記半導体基板上にバッファ層を介し
   て成膜された第１のシリコン・ゲルマニウム層からなる
   チャネル層と、該チャネル層上に成膜されて該チャネル
   層よりもシリコンの組成比が高い第２のシリコン・ゲル
   マニウム層からなるキャップ層とからなり、該キャップ
   層にｐ型不純物が導入されていることを特徴とする電界
   効果型トランジスタ。
2. 【請求項２】 半導体基板上に成膜された半導体層にヘ
   テロ接合が形成される電界効果型トランジスタであっ
   て、 前記半導体層は、前記半導体基板上にバッファ層を介し
   て成膜されたシリコン・スズ層からなる格子緩和層と、
   該格子緩和層上に成膜されて純ゲルマニウム層からなる
   チャネル層と、該チャネル層上に成膜されて該チャネル
   層よりも格子定数が小さく、かつバンドキャップの大き
   いシリコン・ゲルマニウム層からなるキャップ層とから
   なり、該キャップ層にｐ型不純物が導入されていること
   を特徴とする電界効果型トランジスタ。
3. 【請求項３】 前記キャップ層に直接にゲート電極が形
   成される一方、該ゲート電極の両側の前記チャネル層に
   ソース電極及びドレイン電極が形成されていることを特
   徴とする請求項１又は２記載の電界効果型トランジス
   タ。
4. 【請求項４】 前記キャップ層に絶縁型ゲート電極が形
   成される一方、該絶縁型ゲート電極の両側の前記チャネ
   ル層にソース電極及びドレイン電極が形成されているこ
   とを特徴とする請求項１又は２記載の電界効果型トラン
   ジスタ。
5. 【請求項５】 前記第１のシリコン・ゲルマニウム層が
   ０．１〜０．３のシリコン組成比を有してなる一方、前
   記第２のシリコン・ゲルマニウム層が０．３〜０．５の
   シリコン組成比を有してなることを特徴とする請求項
   １、３又は４記載の電界効果型トランジスタ。
6. 【請求項６】 前記シリコン・スズ層が、０．６〜０．
   ８のシリコン組成比を有してなる一方、前記シリコン・
   ゲルマニウム層が、０．３〜０．５のシリコン組成比を
   有してなることを特徴とする請求項２、３又は４記載の
   電界効果型トランジスタ。
7. 【請求項７】 前記半導体基板及びバッファ層は、とも
   にゲルマニウムからなることを特徴とする請求項１乃至
   ６のいずれか１に記載の電界効果型トランジスタ。
8. 【請求項８】 半導体基板上にバッファ層を介してチャ
   ネル層としての第１のシリコン・ゲルマニウム層及び該
   第１のシリコン・ゲルマニウム層よりもシリコンの組成
   比が高いキャップ層としての第２のシリコン・ゲルマニ
   ウム層を順次に成膜するシリコン・ゲルマニウム層成膜
   工程と、 前記第２のシリコン・ゲルマニウム層に対してｐ型不純
   物を導入するｐ型不純物導入工程と、 前記第２のシリコン・ゲルマニウム層及び前記第１のシ
   リコン・ゲルマニウム層にソースオーミック接続用のｐ
   型高濃度領域及びドレインオーミック接続用のｐ型高濃
   度領域を形成するｐ型高濃度領域形成工程とを含むこと
   を特徴とする電界効果型トランジスタの製造方法。
9. 【請求項９】 半導体基板上にバッファ層を介して格子
   緩和層としてのシリコン・スズ層、チャネル層としての
   純ゲルマニウム層及び該純ゲルマニウム層よりも格子定
   数が小さく、かつバンドキャップの大きいキャップ層と
   してのシリコン・ゲルマニウム層を順次に成膜する半導
   体層成膜工程と、 前記シリコン・ゲルマニウム層に対してｐ型不純物を導
   入するｐ型不純物導入工程と、 前記シリコン・ゲルマニウム層及び前記純ゲルマニウム
   層にソースオーミック接続用のｐ型高濃度領域及びドレ
   インオーミック接続用のｐ型高濃度領域を形成するｐ型
   高濃度領域形成工程とを含むことを特徴とする電界効果
   型トランジスタの製造方法。
10. 【請求項１０】 前記ｐ型高濃度領域形成工程の後に、
    該両ｐ型高濃度領域の略中央部の前記キャップ層にショ
    ットキーバリアからなるゲート電極を形成するゲート電
    極形成工程を含むことを特徴とする請求項８又は９記載
    の電界効果型トランジスタの製造方法。
11. 【請求項１１】 前記ｐ型高濃度領域形成工程の後に、
    該両ｐ型高濃度領域の略中央部の前記キャップ層に絶縁
    型ゲート電極を形成するゲート電極形成工程を含むこと
    を特徴とする請求項８又は９記載の電界効果型トランジ
    スタの製造方法。