JP2000058786A5

JP2000058786A5 -

Info

Publication number: JP2000058786A5
Application number: JP1998226790A
Authority: JP
Filing date: 1998-08-11
Publication date: 2005-10-27

Description

このため、光吸収体膜が存在することにより下地膜の内部に光が到達することを防止できる。そのため、フォトレジスト膜を露光する工程において用いる光が、フォトレジスト膜下の下地膜の内部にまで侵入し散乱することに起因し、溝の内部に位置するフォトレジスト膜の側面などが露光されることを防止できる。この結果、溝の内部にフォトレジスト膜を確実に残存させることができる。
上記一の局面における半導体装置の製造方法では、フォトレジスト膜を形成する工程の後、フォトレジスト膜を露光することなく、フォトレジスト膜を現像処理し、除去する工程を実施してもよい。
上記一の局面における半導体装置の製造方法では、フォトレジスト膜は、露光されない状態において現像処理により除去可能な材料からなることが好ましい。

この発明の他の局面における半導体装置の製造方法では、上部表面と溝とを有する下地膜を形成する。上部表面上と溝の内部とに導電体膜を形成する。溝の内部に位置する導電体膜上に上面を有するフォトレジスト膜を形成する。フォトレジスト膜をキュア処理することにより、フォトレジスト膜の上面の位置を、下地膜の上部表面の位置よりも低くする。キュア処理したフォトレジスト膜をマスクとして用いて、エッチングにより下地膜の上部表面上に位置する導電体膜を除去する。

この発明の別の局面におけるレジストパターン形成方法は、上部表面と、段差部側壁を介して上部表面と隣接し、上部表面より低い高さを有する下方上部表面とを有する下地膜上におけるレジストパターン形成方法であって、上部表面と段差部側壁と下方上部表面との上にフォトレジスト膜を形成する。上部表面に対して斜めに照射される光により、段差部側壁の下部以外の領域に形成されたフォトレジスト膜を露光する。段差部側壁の下部に露光されなかったフォトレジスト膜を残存させ、露光されたフォトレジスト膜を現像処理により除去する。

この発明のもう１つの局面における半導体装置は、溝を有する下地膜と、溝の内部に形成された導電体膜と、導電体膜上に形成され、導電体膜を形成するための写真製版加工工程において用いる光を吸収する光吸収体膜とを備える。

この発明のまた別の局面における半導体装置は、溝の内部に形成されたキャパシタ構造を備える半導体装置であって、キャパシタ構造は、キャパシタ下部電極と、キャパシタ下部電極の少なくとも一部上に形成された光吸収体膜と、光吸収体膜上に形成されたキャパシタ誘電体膜と、キャパシタ誘電体膜上に形成されたキャパシタ上部電極とが、溝の底部から上部に向けて順番に積層された構造を有する。

上記もう１つの局面および別の局面における半導体装置では、光吸収体膜がシリコン酸化窒化膜であってもよい。

Claims

上部表面と溝とを有する下地膜を形成する工程と、
前記上部表面上と前記溝の内部とに導電体膜を形成する工程と、
前記下地膜の上部表面上と前記溝の内部とに位置する前記導電体膜上にフォトレジスト膜を形成する工程と、
前記溝の内部にフォトレジスト膜を残存させ、前記溝の内部以外の領域に位置する前記フォトレジスト膜を現像処理し、除去する工程と、
前記溝の内部に残存させた前記フォトレジスト膜をマスクとして用いて、エッチングにより前記下地膜の上部表面上に位置する前記導電体膜を除去する工程とを備える、半導体装置の製造方法。
前記現像処理に先立ち、前記溝の内部以外の領域に位置する前記フォトレジスト膜を露光する工程を備える、請求項１に記載の半導体装置の製造方法。
前記フォトレジスト膜を露光する工程において、前記溝の内部以外の領域に位置する前記フォトレジスト膜は完全に露光され、前記溝の内部に残存させた前記フォトレジスト膜は露光されない、請求項２に記載の半導体装置の製造方法。
前記フォトレジスト膜を露光する工程において、露光に用いる光は前記下地膜の上部表面に対して斜めに照射される、請求項２または３に記載の半導体装置の製造方法。
前記フォトレジスト膜を露光する工程において、前記露光に用いる光の前記下地膜の上部表面に対する入射角は、前記露光に用いる光が前記溝の内部に残存させる前記フォトレジスト膜に到達しないように調節されている、請求項４に記載の半導体装置の製造方法。
前記下地膜を形成する工程は、
前記上部表面が平坦な下地膜を形成する工程と、
前記上部表面上にパターン形成用フォトレジスト膜を用いて前記溝を形成するためのレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記下地膜を除去することにより前記溝を形成する工程とを含み、
前記フォトレジスト膜は、前記パターン形成用フォトレジスト膜よりも光に対する感度が鈍い、請求項２〜請求項５のいずれか１項に記載の半導体装置の製造方法。
前記フォトレジスト膜を形成する工程は、前記フォトレジスト膜を露光する工程において露光エネルギー量を大きくしても、前記溝の内部に残存させる前記フォトレジスト膜の膜厚分の未露光部が残存するようなフォトレジスト膜を形成する工程を含む、請求項２〜５のいずれか１項に記載の半導体装置の製造方法。
前記フォトレジスト膜下に、前記フォトレジスト膜を露光する工程において用いる光を吸収する光吸収体膜を形成する工程をさらに備える、請求項２〜７のいずれか１項に記載の半導体装置の製造方法。
前記フォトレジスト膜を形成する工程の後、前記フォトレジスト膜を露光することなく、前記フォトレジスト膜を現像処理し、除去する工程を実施する、請求項１に記載の半導体装置の製造方法。
前記フォトレジスト膜は、露光されない状態において前記現像処理により除去可能な材料からなる、請求項９に記載の半導体装置の製造方法。
上部表面と溝とを有する下地膜を形成する工程と、
前記上部表面上と前記溝の内部とに導電体膜を形成する工程と、
前記溝の内部に位置する前記導電体膜上に上面を有するフォトレジスト膜を形成する工程と、
前記フォトレジスト膜をキュア処理することにより、前記フォトレジスト膜の前記上面の位置を、前記下地膜の上部表面の位置よりも低くする工程と、
キュア処理した前記フォトレジスト膜をマスクとして用いて、エッチングにより前記下地膜の上部表面上に位置する前記導電体膜を除去する工程とを備える、半導体装置の製造方法。
上部表面と、段差部側壁を介して前記上部表面と隣接し、前記上部表面より低い高さを有する下方上部表面とを有する下地膜上におけるレジストパターン形成方法であって、
前記上部表面と前記段差部側壁と前記下方上部表面との上にフォトレジスト膜を形成する工程と、
前記上部表面に対して斜めに照射される光により、前記段差部側壁の下部以外の領域に形成された前記フォトレジスト膜を露光する工程と、
前記段差部側壁の下部に露光されなかった前記フォトレジスト膜を残存させ、露光された前記フォトレジスト膜を現像処理により除去する工程とを備える、レジストパターン形成方法。
溝を有する下地膜と、
前記溝の内部に形成された導電体膜と、
前記導電体膜上に形成され、前記導電体膜を形成するための写真製版加工工程において用いる光を吸収する光吸収体膜とを備える、半導体装置。
溝の内部に形成されたキャパシタ構造を備える半導体装置であって、
上記キャパシタ構造は、
キャパシタ下部電極と、
前記キャパシタ下部電極の少なくとも一部上に形成された光吸収体膜と、
前記光吸収体膜上に形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成されたキャパシタ上部電極とが、溝の底部から上部に向けて順番に積層された構造を有する、半導体装置。
前記光吸収体膜は、シリコン酸化窒化膜である、請求項１３または１４に記載の半導体装置。