JP2565754B2 - 微細レジストパターンの形成方法 - Google Patents
微細レジストパターンの形成方法Info
- Publication number
- JP2565754B2 JP2565754B2 JP63242004A JP24200488A JP2565754B2 JP 2565754 B2 JP2565754 B2 JP 2565754B2 JP 63242004 A JP63242004 A JP 63242004A JP 24200488 A JP24200488 A JP 24200488A JP 2565754 B2 JP2565754 B2 JP 2565754B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- fine resist
- film
- fine
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は微細レジストパターンの形成方法に関する
ものであり、特に、LSIの製造プロセスにおけるリソグ
ラフィによる微細パターンの形成方法に関するものであ
る。
ものであり、特に、LSIの製造プロセスにおけるリソグ
ラフィによる微細パターンの形成方法に関するものであ
る。
［従来の技術］ リゾグラフィとは、集積回路の非常に微細な回路パタ
ーンを半導体基板上に塗布された感光性材料であるレジ
スト膜上に転写する技術であり、紫外光線を使ったフォ
トリソグラフィを初め、電子ビームリソグラフィ、Ｘ線
リソグラフィ、イオンビームリソグラフィなどがある。
ーンを半導体基板上に塗布された感光性材料であるレジ
スト膜上に転写する技術であり、紫外光線を使ったフォ
トリソグラフィを初め、電子ビームリソグラフィ、Ｘ線
リソグラフィ、イオンビームリソグラフィなどがある。
第6A図、第6B図および第6C図は、光リソグラフィによ
って微細レジストパターンを形成する、従来の工程を断
面図で示したものである。
って微細レジストパターンを形成する、従来の工程を断
面図で示したものである。
第6A図を参照して、半導体基板１の上にレジスト２
（たとえば、ノボラック樹脂溶液に感光剤を混合したポ
ジ型レジスト）を一様に塗布し、乾燥する。次いで、第
6B図を参照して、フォトマスク３をレジスト膜２上に接
近させて、紫外線５を照射し、露光する。次いで、第6C
図を参照して、フォトマスク３のパターンによる露光部
分のアルカリ溶液等で現像して溶解すると、微細レジス
トパターン４が半導体基板１上に形成される。その後、
この微細レジストパターン４をマスクにエッチングなど
を行なって、集積回路を制作してゆく。最近のLSIの進
歩は、この微細加工技術に負うところが大きい。
（たとえば、ノボラック樹脂溶液に感光剤を混合したポ
ジ型レジスト）を一様に塗布し、乾燥する。次いで、第
6B図を参照して、フォトマスク３をレジスト膜２上に接
近させて、紫外線５を照射し、露光する。次いで、第6C
図を参照して、フォトマスク３のパターンによる露光部
分のアルカリ溶液等で現像して溶解すると、微細レジス
トパターン４が半導体基板１上に形成される。その後、
この微細レジストパターン４をマスクにエッチングなど
を行なって、集積回路を制作してゆく。最近のLSIの進
歩は、この微細加工技術に負うところが大きい。
［発明が解決しようとする課題］ 従来のリソグラフィ工程は以上のように構成されてい
る。しかしながら、半導体基板１の反り、半導体基板１
の段差および露光機（図示せず）のレンズフォーカスの
ばらつきによる焦点ずれ等を考慮し、第6B図に示す露光
時において、露光を多少過剰に行ない、安定した幅寸法
を有する微細レジストパターン４を形成するのが通常で
ある。
る。しかしながら、半導体基板１の反り、半導体基板１
の段差および露光機（図示せず）のレンズフォーカスの
ばらつきによる焦点ずれ等を考慮し、第6B図に示す露光
時において、露光を多少過剰に行ない、安定した幅寸法
を有する微細レジストパターン４を形成するのが通常で
ある。
ところが、露光を過剰に行なうと、光の回り込みを生
じ、第７図（第７図は、半導体基板１上に形成された現
像後の微細レジストパターンとフォトマスクのパターン
との関係を示したものである。）を参照して、フォトマ
スク３のパターン3aの幅寸法（LM）よりも小さい幅寸法
（LR）の微細レジストパターン４が得られる。微細レジ
ストパターンの幅寸法LRとフォトマスク３のパターン3a
の幅寸法LMの差（LR−LM）はCDロス（Critical dimens
ion loss）と呼ばれ、通常は負の値を示す。
じ、第７図（第７図は、半導体基板１上に形成された現
像後の微細レジストパターンとフォトマスクのパターン
との関係を示したものである。）を参照して、フォトマ
スク３のパターン3aの幅寸法（LM）よりも小さい幅寸法
（LR）の微細レジストパターン４が得られる。微細レジ
ストパターンの幅寸法LRとフォトマスク３のパターン3a
の幅寸法LMの差（LR−LM）はCDロス（Critical dimens
ion loss）と呼ばれ、通常は負の値を示す。
このように、従来のリソグラフィ工程では、フォトマ
スク３のパターン3aの寸法通りのレジストパターン４が
得られず、解像力が悪いという結論につながっていた。
このことは、LSI回路の設計を行なう時点で、大きな問
題となっていた。
スク３のパターン3aの寸法通りのレジストパターン４が
得られず、解像力が悪いという結論につながっていた。
このことは、LSI回路の設計を行なう時点で、大きな問
題となっていた。
この発明は上記のような問題点を解決するためになさ
れたもので、フォトマスクのパターンの寸法通りの（CD
ロスが０）、または、それより少し太い（CDロスが正）
微細レジストパターンが得られる、微細レジストパター
ンの形成方法を提供することを目的とする。
れたもので、フォトマスクのパターンの寸法通りの（CD
ロスが０）、または、それより少し太い（CDロスが正）
微細レジストパターンが得られる、微細レジストパター
ンの形成方法を提供することを目的とする。
［課題を解決するための手段］ この発明にかかる微細レジストパターンの形成方法
は、基板上にリソグラフィにより微細レジストパターン
を形成する工程と、前記基板上に形成された上記微細レ
ジストパターンの側壁に単分子された上記微細レジスト
パターンの側壁に単分子膜を形成し、それによって前記
微細レジストパターンの幅方向の寸法を大きくする工程
と、を含む。
は、基板上にリソグラフィにより微細レジストパターン
を形成する工程と、前記基板上に形成された上記微細レ
ジストパターンの側壁に単分子された上記微細レジスト
パターンの側壁に単分子膜を形成し、それによって前記
微細レジストパターンの幅方向の寸法を大きくする工程
と、を含む。
［作用］ この発明によれば、基板上に形成された微細レジスト
パターンの側壁に単分子膜を形成し、これによって上記
微細レジストパターンの幅方向の寸法を大きくするの
で、CDロスが０または正の微細レジストパターンが得ら
れ、解像力が実質的に向上する。
パターンの側壁に単分子膜を形成し、これによって上記
微細レジストパターンの幅方向の寸法を大きくするの
で、CDロスが０または正の微細レジストパターンが得ら
れ、解像力が実質的に向上する。
［実施例］ 以下、この発明の実施例を図について説明する。
第1A図〜第1C図は、この発明の一実施例の原理を断面
図で示したものである。
図で示したものである。
第1A図を参照して、半導体基板１の上にリソグラフィ
法により微細レジストパターン４が形成されている。図
中、LMはフォトマスクのパターンの幅寸法であり、LRは
微細レジストパターンの幅寸法である。ここに、微細レ
ジストパターン幅寸法（LR）は、フォトマスクのパター
ンの幅寸法（LM）よりも小さくなっている。
法により微細レジストパターン４が形成されている。図
中、LMはフォトマスクのパターンの幅寸法であり、LRは
微細レジストパターンの幅寸法である。ここに、微細レ
ジストパターン幅寸法（LR）は、フォトマスクのパター
ンの幅寸法（LM）よりも小さくなっている。
第1B図を参照して、微細レジストパターン４を含む半
導体基板１上に、ラングミュア・ブロジェット法によ
り、均一に、単分子膜であるLB膜６を形成する。
導体基板１上に、ラングミュア・ブロジェット法によ
り、均一に、単分子膜であるLB膜６を形成する。
ラングミュア・ブロジェット法によるLB膜とは、水面
上の単分子膜を基板上に累積した超薄膜をいい、I.Long
muirとK.Blodgettにより開発された方法なのでこの呼名
がある。LB膜の特徴は、他の超薄膜作製法と異なり、常
温常圧の温和な条件の下での膜作製という点にある。し
たがって、成膜段階における分子の分解などが生じな
い。水面上の単分子膜は、半導体等の清浄で平滑な基板
表面に、１層ずつ移し取り、累積することができる。ま
た、基板表面に多少の凹凸があっても、難なく薄膜を基
板上に形成できる。その方法は垂直浸漬法と水平付着法
に分けられるが、本発明ではいずれの方法であってもよ
い。垂直浸漬法では固定状態にある単分子膜を過って基
板を垂直に上下する。一方、水平付着法は水面に対して
基板を水平に保持し、そのまま単分子膜に接触させて基
板上に移し取る。
上の単分子膜を基板上に累積した超薄膜をいい、I.Long
muirとK.Blodgettにより開発された方法なのでこの呼名
がある。LB膜の特徴は、他の超薄膜作製法と異なり、常
温常圧の温和な条件の下での膜作製という点にある。し
たがって、成膜段階における分子の分解などが生じな
い。水面上の単分子膜は、半導体等の清浄で平滑な基板
表面に、１層ずつ移し取り、累積することができる。ま
た、基板表面に多少の凹凸があっても、難なく薄膜を基
板上に形成できる。その方法は垂直浸漬法と水平付着法
に分けられるが、本発明ではいずれの方法であってもよ
い。垂直浸漬法では固定状態にある単分子膜を過って基
板を垂直に上下する。一方、水平付着法は水面に対して
基板を水平に保持し、そのまま単分子膜に接触させて基
板上に移し取る。
代表的成膜分子には、直鎖飽和脂肪酸（ステアリン
酸、アラキン酸、ベヘン酸等）、またはベンゼン環を含
むフェノール樹脂等の高分子がある。LB膜の評価には、
Ｘ線解析、電子線解析、表面粗さ測定、赤外吸収スペク
トル、ラマンスペクトル等、まれまで一般に用いられて
いる測定法が好ましく採用される。
酸、アラキン酸、ベヘン酸等）、またはベンゼン環を含
むフェノール樹脂等の高分子がある。LB膜の評価には、
Ｘ線解析、電子線解析、表面粗さ測定、赤外吸収スペク
トル、ラマンスペクトル等、まれまで一般に用いられて
いる測定法が好ましく採用される。
LB膜を何層にも積重ねて形成し、約0.1〜0.2μｍの厚
みのものを得る。次に、第1C図を参照して、O2ガスを用
いる反応成イオンエッチング７を行なって、半導体基板
１の表面に付着したLB膜６を除去する。このとき、微細
レジストパターン４の頂上に形成れているLB膜も除去さ
れるが、微細レジストパターン４の側壁に形成されたLB
膜は残されるために、もとの微細レジストパターンの幅
寸法（LR）よりも太い幅寸法（LR′）を有する微細レジ
ストパターンが得られる。
みのものを得る。次に、第1C図を参照して、O2ガスを用
いる反応成イオンエッチング７を行なって、半導体基板
１の表面に付着したLB膜６を除去する。このとき、微細
レジストパターン４の頂上に形成れているLB膜も除去さ
れるが、微細レジストパターン４の側壁に形成されたLB
膜は残されるために、もとの微細レジストパターンの幅
寸法（LR）よりも太い幅寸法（LR′）を有する微細レジ
ストパターンが得られる。
第2A図〜第2C図は、ハーフミクロン以下の幅寸法を有
する微細レジストパターンに上記実施例を適用した場合
の工程図である。
する微細レジストパターンに上記実施例を適用した場合
の工程図である。
第2A図を参照して、半導体基板１上に、0.175μｍの
幅寸法を有する微細レジストパターン４が0.225μｍの
間隔をおいて形成されている。
幅寸法を有する微細レジストパターン４が0.225μｍの
間隔をおいて形成されている。
第2B図を参照して、微細レジストパターン４を含む半
導体基板１上に、ラングミュア・ブロジェット法によ
り、均一にLB膜６を形成する。LB膜の材料としては、上
述のとおり、ステアリン酸等の有機物またはベンゼン環
を含むフェノール樹脂等の高分子が適切である。LB膜を
何層にも積重ねて形成し、0.025μｍの厚みのものを得
る。
導体基板１上に、ラングミュア・ブロジェット法によ
り、均一にLB膜６を形成する。LB膜の材料としては、上
述のとおり、ステアリン酸等の有機物またはベンゼン環
を含むフェノール樹脂等の高分子が適切である。LB膜を
何層にも積重ねて形成し、0.025μｍの厚みのものを得
る。
次に、第2C図を参照して、O2ガスを用いる反応性イオ
ンエッチングにより、半導体基板１の表面に付着したLB
膜を除去する。このとき、微細レジストパターン４の頂
上に形成されているLB膜も除去されるが、微細レジスト
パターン４の側壁に形成されたLB膜は残される。こうし
て、半導体基板１上に、0.2μｍの幅寸法を有する微細
レジストパターン４が、0.2μｍの間隔をおいて、形成
される。この微細レジストパターン４はフォトマスクの
パターンの幅寸法に近づいており、結局、解像力が実質
的に向上したことを意味する。
ンエッチングにより、半導体基板１の表面に付着したLB
膜を除去する。このとき、微細レジストパターン４の頂
上に形成されているLB膜も除去されるが、微細レジスト
パターン４の側壁に形成されたLB膜は残される。こうし
て、半導体基板１上に、0.2μｍの幅寸法を有する微細
レジストパターン４が、0.2μｍの間隔をおいて、形成
される。この微細レジストパターン４はフォトマスクの
パターンの幅寸法に近づいており、結局、解像力が実質
的に向上したことを意味する。
第3A図および第3B図は、上記実施例の方法が解像力の
向上につながることを説明するための図である。第3A図
を参照して、リソグラフィ法により、半導体基板１上に
微細レジストパターン４が、0.5μｍの間隔をおいて形
成されている。第3B図は、上記微細レジストパターン４
の側壁に0.1〜0.15μｍのLB膜を形成したものの断面図
である。第3A図と第3B図を参照して、LB膜６が微細レジ
ストパターン４の側壁に形成されることによって、微細
レジストパターン４の間隔が0.5μｍから0.2〜0.3μｍ
に縮まっていることがわかる。このことは、微細レジス
トパターン４の間隔が、フォトマスクのパターンの間隔
に近づいていることを意味し、解像力が実質的に向上し
たことを示す。
向上につながることを説明するための図である。第3A図
を参照して、リソグラフィ法により、半導体基板１上に
微細レジストパターン４が、0.5μｍの間隔をおいて形
成されている。第3B図は、上記微細レジストパターン４
の側壁に0.1〜0.15μｍのLB膜を形成したものの断面図
である。第3A図と第3B図を参照して、LB膜６が微細レジ
ストパターン４の側壁に形成されることによって、微細
レジストパターン４の間隔が0.5μｍから0.2〜0.3μｍ
に縮まっていることがわかる。このことは、微細レジス
トパターン４の間隔が、フォトマスクのパターンの間隔
に近づいていることを意味し、解像力が実質的に向上し
たことを示す。
第4A図および第4B図は、この発明の他の実施例を断面
図で示したものである。
図で示したものである。
第4A図を参照して、半導体基板１上に、リソグラフィ
法により微細レジストパターン４を形成し、微細レジス
トパターン４の側壁にLB膜６を形成する。次いで、第4B
図を参照して、遠紫外キュア８とポストベーク９（150
〜200℃）を施し、もとの微細レジストパターン４とLB
膜６との架橋を行なう。このような架橋処理を行なうこ
とにより、LB膜の耐ドライエッチング性が向上する。
法により微細レジストパターン４を形成し、微細レジス
トパターン４の側壁にLB膜６を形成する。次いで、第4B
図を参照して、遠紫外キュア８とポストベーク９（150
〜200℃）を施し、もとの微細レジストパターン４とLB
膜６との架橋を行なう。このような架橋処理を行なうこ
とにより、LB膜の耐ドライエッチング性が向上する。
第5A図〜第5C図は、この発明のさらに他の実施例にか
かる工程を断面図で表わしたものである。
かる工程を断面図で表わしたものである。
第5A図を参照して、半導体基板１上にリソグラフィ法
により微細レジストパターン４を形成する。微細レジス
トパターン４が形成された後、表面にO2ガスを用いるプ
ラズマ処理またはオゾン処理を施し、微細レジストパタ
ーン４の表面にCO2H等の極性基10を形成する。このと
き、半導体基板１の表面には極性基10は形成されない。
により微細レジストパターン４を形成する。微細レジス
トパターン４が形成された後、表面にO2ガスを用いるプ
ラズマ処理またはオゾン処理を施し、微細レジストパタ
ーン４の表面にCO2H等の極性基10を形成する。このと
き、半導体基板１の表面には極性基10は形成されない。
次に、第5B図を参照して、ラングミュア・ブロジェッ
ト法によりLB膜６を形成する。このとき、LB膜６は極性
基10に対応するように配向するが、半導体基板１の表面
には極性基が存在しないため、そこにはLB膜は形成され
ない。第5C図は、このようにして形成された微細レジス
トパターンを模式的に表わしたものである。この微細レ
ジストパターンはフォトマスクのパターンの幅寸法に近
づいており、結局、解像力が実質的に向上したことを意
味する。第1A図〜第1C図にかかる実施例では、LB膜形成
後に、O2ガスを用いる反応性イオンエッチングにより半
導体基板表面に存するLB膜を除去したが、本実施例で
は、このような工程は不要となる。
ト法によりLB膜６を形成する。このとき、LB膜６は極性
基10に対応するように配向するが、半導体基板１の表面
には極性基が存在しないため、そこにはLB膜は形成され
ない。第5C図は、このようにして形成された微細レジス
トパターンを模式的に表わしたものである。この微細レ
ジストパターンはフォトマスクのパターンの幅寸法に近
づいており、結局、解像力が実質的に向上したことを意
味する。第1A図〜第1C図にかかる実施例では、LB膜形成
後に、O2ガスを用いる反応性イオンエッチングにより半
導体基板表面に存するLB膜を除去したが、本実施例で
は、このような工程は不要となる。
なお、上記実施例においては、半導体基板の表面に接
触してレジストパターンを形成したものについて説明し
たが、半導体基板の表面上に形成された絶縁膜上あるい
は金属層上にレジストパターンを形成したものであって
も適用できる。
触してレジストパターンを形成したものについて説明し
たが、半導体基板の表面上に形成された絶縁膜上あるい
は金属層上にレジストパターンを形成したものであって
も適用できる。
また、上記実施例では単分子膜としてLB膜を例示した
が、この発明はこれに限られるものでなく、他の方法で
作った薄膜であっても、実施例と同様の効果を実現す
る。
が、この発明はこれに限られるものでなく、他の方法で
作った薄膜であっても、実施例と同様の効果を実現す
る。
［発明の効果］ この発明によれば、基板上に形成された微細レジスト
パターンの側壁に単分子膜を形成し、これによって上記
微細レジストパターンの幅方向の寸法を大きくするの
で、CDロスが０または正の微細レジストパターンが得ら
れ、解像力が実質的に向上する。そのため、現在の集積
度より一段と高い集積度を有するDRAM等の半導体装置の
開発を促進することができる等の効果を奏する。
パターンの側壁に単分子膜を形成し、これによって上記
微細レジストパターンの幅方向の寸法を大きくするの
で、CDロスが０または正の微細レジストパターンが得ら
れ、解像力が実質的に向上する。そのため、現在の集積
度より一段と高い集積度を有するDRAM等の半導体装置の
開発を促進することができる等の効果を奏する。
第1A図、第1B図および第1C図は本発明の一実施例である
微細レジストパターン形成方法の原理を断面図で示した
ものである。 第2A図、第2B図および第2C図は、本発明の一実施例をハ
ーフミクロン以下の微細レジストパターンに応用したと
きの工程を断面図で示したものである。 第3A図および第3B図は、上記実施例の方法が解像力の向
上につながることを説明するための図である。 第4A図および第4B図は、この発明の他の実施例を断面図
で示したものである。 第5A図、第5B図および第5C図は、この発明のさらに他の
実施例に係る工程を断面図で示したものである。 第6A図、第6B図および第6C図は、従来の微細レジストパ
ターン形成方法の工程を断面図で示したものである。 第７図は、従来の微細パターン形成工程において生じる
問題点を説明するための断面図である。 図において、１は半導体基板、２はレジスト、３はフォ
トマスク、４は微細レジストパターン、５は紫外線、６
はLB膜である。 なお、各図中、同一符号は同一または相当部分を示す。
微細レジストパターン形成方法の原理を断面図で示した
ものである。 第2A図、第2B図および第2C図は、本発明の一実施例をハ
ーフミクロン以下の微細レジストパターンに応用したと
きの工程を断面図で示したものである。 第3A図および第3B図は、上記実施例の方法が解像力の向
上につながることを説明するための図である。 第4A図および第4B図は、この発明の他の実施例を断面図
で示したものである。 第5A図、第5B図および第5C図は、この発明のさらに他の
実施例に係る工程を断面図で示したものである。 第6A図、第6B図および第6C図は、従来の微細レジストパ
ターン形成方法の工程を断面図で示したものである。 第７図は、従来の微細パターン形成工程において生じる
問題点を説明するための断面図である。 図において、１は半導体基板、２はレジスト、３はフォ
トマスク、４は微細レジストパターン、５は紫外線、６
はLB膜である。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】基板上にリソグラフィにより微細レジスト
パターンを形成する工程と、 前記基板上に形成された前記微細レジストパターンの側
壁に単分子膜を形成し、それによって前記微細レジスト
パターンの幅方向の寸法を大きくする工程と、を含む微
細レジストパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63242004A JP2565754B2 (ja) | 1988-09-26 | 1988-09-26 | 微細レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63242004A JP2565754B2 (ja) | 1988-09-26 | 1988-09-26 | 微細レジストパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289060A JPH0289060A (ja) | 1990-03-29 |
| JP2565754B2 true JP2565754B2 (ja) | 1996-12-18 |
Family
ID=17082825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63242004A Expired - Fee Related JP2565754B2 (ja) | 1988-09-26 | 1988-09-26 | 微細レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565754B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173842A (ja) * | 1984-02-20 | 1985-09-07 | Canon Inc | パタ−ン形成方法 |
| JPS62229246A (ja) * | 1986-03-31 | 1987-10-08 | Canon Inc | パタ−ン形成方法 |
| JPS62293242A (ja) * | 1986-06-12 | 1987-12-19 | Matsushita Electric Ind Co Ltd | パターン形成方法およびパターン形成材料 |
-
1988
- 1988-09-26 JP JP63242004A patent/JP2565754B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0289060A (ja) | 1990-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686223A (en) | Method for reduced pitch lithography | |
| JPS6323657B2 (ja) | ||
| JPH0210362A (ja) | 微細パターン形成方法 | |
| JP2565754B2 (ja) | 微細レジストパターンの形成方法 | |
| JPH06163365A (ja) | 半導体装置の製造方法 | |
| EP0359342B1 (en) | Process for forming a layer of patterned photoresist | |
| JP3475309B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JPH0334053B2 (ja) | ||
| US6156480A (en) | Low defect thin resist processing for deep submicron lithography | |
| JPS59141228A (ja) | 微細パタ−ン形成方法 | |
| RU2145156C1 (ru) | Способ формирования структур в микроэлектронике | |
| US6548384B2 (en) | Method for performing lithographic process to a multi-layered photoresist layer | |
| JPH04249311A (ja) | 光リソグラフィーの限界解像度以下の微細パターン形成方法 | |
| JPH0244140B2 (ja) | ||
| KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
| KR100258803B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JPH0550845B2 (ja) | ||
| JPH0473871B2 (ja) | ||
| JPH02156244A (ja) | パターン形成方法 | |
| KR100277490B1 (ko) | 반도체소자의미세패턴형성방법 | |
| JP3035535B1 (ja) | パタ―ン形成方法及びパタ―ン形成装置 | |
| JP3722597B2 (ja) | 水溶性ポリマーの塗布方法及びパターン形成方法 | |
| JP2583987B2 (ja) | 半導体装置の製造方法 | |
| KR20020056660A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP3207913B2 (ja) | 位相シフトフォトマスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |