KR940005620B1 - 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법 - Google Patents

중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법 Download PDF

Info

Publication number
KR940005620B1
KR940005620B1 KR1019910008135A KR910008135A KR940005620B1 KR 940005620 B1 KR940005620 B1 KR 940005620B1 KR 1019910008135 A KR1019910008135 A KR 1019910008135A KR 910008135 A KR910008135 A KR 910008135A KR 940005620 B1 KR940005620 B1 KR 940005620B1
Authority
KR
South Korea
Prior art keywords
layer
resist
intermediate layer
pattern
resist pattern
Prior art date
Application number
KR1019910008135A
Other languages
English (en)
Other versions
KR920022044A (ko
Inventor
정준
강동호
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910008135A priority Critical patent/KR940005620B1/ko
Priority to JP3211963A priority patent/JPH04346216A/ja
Priority to FR9110634A priority patent/FR2676884A1/fr
Priority to GB919118333A priority patent/GB9118333D0/en
Priority to ITMI912359A priority patent/IT1251556B/it
Publication of KR920022044A publication Critical patent/KR920022044A/ko
Application granted granted Critical
Publication of KR940005620B1 publication Critical patent/KR940005620B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법
제1a∼c도는 중간층이 있는 다층레지스트를 이용한 패턴 형성의 일실시예를 나타낸 공정도.
제2도는 종래 방법에 의한 중간층이 있는 다층레지스트의 하부레지스트 패턴을 제거한 것을 나타내는 단면도.
제3a∼c도는 이 발명에 따른 중간층이 있는 다층레지스트의 하부레지스트 패턴을 제거하는 것을 나타내는 공정도이다.
이 발명은 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법에 관한 것으로, 특히 포토리소그래피(Photolithography) 공정중 하부레지스트 패턴이 잘못 형성되었을 때 재작업을 하기 위한 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법에 관한 것이다. 최근, 반도체는 메모리소자의 대용량화와 제조기술의 발달에 의해 고집적화가 급격하게 이뤄지고 있다. 반도체의 고집적화는 미세 패턴 가공기술을 기본으로 하여 진행되고 있는데 4배의 집적도를 이루기 위해서는 2배의 미세 패턴을 형성할 수 있는 포토리소그래피 기술이 필요하다.
일반적인 포토리소그래피 기술은 가시광(Visible light)을 이용한 스탭퍼(Stepper)를 사용하는데 광의 회절현상 때문에 광파장 이하의 미세패턴을 형성할 수 없다. 따라서, 이러한 한계를 극복하기 위하여 여러 방법들이 시도되고 있는데 단파장 자외선, 전자빔(electron beam) 및 X 선(X-rag) 등 파장이 짧은 광원(light source)를 이용하거나, 다층레지스트법 및 콘트라스트인헨스트법(contrast enhanst method) 등의 공정을 이용하는 것이 연구되고 있다.
상기 다층레지스트법은 중간층을 필요로 하는 방법과, 중간층을 필요로 하지 않는 방법으로 크게 나누어진다. 상기 중간층을 필요로 하지 않는 방법은 노광특성이 서로 다른 다층의 레지스트층들을 이용하는 것이고, 중간층을 필요로 하는 방법은 다층레지스트층들의 사이에 SiO2또는 금속을 개재시켜 이용하는 것이다. 제1a∼c도는 중간층이 있는 다층레지스트를 이용한 패턴 형성의 실시예를 나타내는 공정도이다.
제1a도를 참조하면, 반도체기판(1)상에 패턴으로 사용될 피식각층(3), 하부레지스트층(5), 중간층(7)및 상부 레지스트층(9)을 순차적으로 형성한다. 그다음, 통상의 사진공정에 의해 상부레지스트층(9)에 상부 레지스트 패널을 형성한다. 제1b도를 참조하면, 상기 상부레지스트층(9)을 식각 마스크로 이용하여 상기 중간층(7) 및 하부레지스트층(5)의 노출된 부분을 반응성 이온에칭(Reactive Ion Etching) 등과 같은 이방성에칭 방법으로 제거하여 하부레지스트층(5)에 하부레지스트 패턴을 형성한다.
상기에서 중간층(7)과 하부레지스트층(5)에 각각 다른 에칭소스(Etching source)로 에칭하는 것으로, 하부레지스트층(5)에 하부레지스트 패턴을 형성할 때 상기 상부레지스트층(9)으로 이뤄진 상부레지스트 패턴이 제거된다. 제1c도를 참조하면, 상기 중간층(7)과 피식각층(3)이 유사한 물질이라면 중간층(7)을 별도의 공정에 의해 제거하지 않고 피식각층(3)의 패턴형성시 동시에 제거한다.
상술한 바와 같이 중간층(3)이 있는 다층 레지스트를 이용한 패턴형성을 할 때 하부레지스트층(5)에 형성되는 하부레지스트 패턴의 크기가 일치하지 않거나 오정렬(missalignment) 등의 불량이 발생되면 상기 피식각층(3)에 패턴을 형성하지 않고 재작업을 하기 위해 하부레지스트층(5)을 제거하여야 한다.
제2도는 종래 방법에 의해 중간층이 있는 다층레지스트를 제거한 것을 나타낸 단면도이다. 상기 제1b도에서 하부레지스트층(5)에 불량이 발생되면 이 하부레지스트층(5)을 습식 식각등의 통상적인 방법에 의해 제거한다. 이때, 중간층(7)도 동시에 제거되는데, 이 중간층(7)이 하부레지스트층(5)과 분리되어 피식각층(3)의 표면에 잔류물질(13)로 남게되는 경우가 발생된다.
상기 잔류물질(13)은 이후의 공정에서 포토리소그래픽 공정을 어렵게 하거나 결함으로 존재하게 되므로 별도의 공정에 의해 제거하여야 한다. 그러나, 잔류물질이 피식각층과 유사한 물질이면 잔류물질 제거시 피식각층에 손상을 주는 문제점이 있었다. 따라서, 이 발명의 목적은 중간층이 있는 다층레지스트법에 의해 형성된 하부레지스트 패턴에 불량이 발생되었을 때 피식각층에 손상을 주지 않고 하부레지스트 패턴을 제거하는 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은 패턴을 형성하기 위한 피식각층의 상부에 하부레지스트 패턴이 잘못 형성되었을 때 재작업을 하기 위하여 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법에 있어서, 상기 피식각층의 노출부분을 덮는 전면 레지스트층을 도포하는 공정과, 상기 전면레지스트층을 소정두께 제거하여 중간층과 하부레지스트 패턴의 경계면을 노출시키는 공정과, 상기 중간층을 제거하는 공정과, 상기 남아 있는 전면레지스트층과 하부 레지스트 패턴을 제거하는 공정으로 이뤄짐을 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명을 상세히 설명한다. 제3a∼c도는 이 발명에 따른 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법을 나타내는 공정도이다.
제3a도를 참조하면, 제1b도에 도시한 하부레지스트 패턴에 불량이 발생되었다면 전표면에 전면레지스트층(11)을 도포한다. 상기에서 전면레지스트층(11)은 중간층(7)을 완전히 덮거나 또는 중간층(7)을 완전히 덮지 않거나 노출되어 있는 피식각층(3)을 완전히 덮어야 한다. 그 다음, 상기 전면레지스트층(11)을 상기 중간층(7)이 노출되도록 제거한다. 상기에서 상기 전면레지스트층(11)을 습식 또는 건식 등의 에칭방법으로 제거한다.
제3b도를 참조하면, 상기 노출된 중간층(7)을 습식 또는 건식등의 에칭방법으로 제거한다. 이때, 상기 피식각층(3)은 상기 하부 및 전면레지스트층들(5),(11)에 의해 보호되어 에칭되지 않는다.
제3c도를 참조하면, 상기 남아 있는 하부 전면레지스트층들(5),(11)을 O2플라즈마에 의해 연소(burning) 시키거나 습식에칭 방법에 의해 제거한다. 이때, 상기피식각층(3)은 손상을 입지 않게 된다.
상술한 바와 같이 중간층이 있는 다층레지스트법에 의해 피식각층 패턴을 형성할 때 하부레지스트 패턴이 잘못 형성되었다면 노출된 피식각층을 보호하기 위한 전면 레지스트층을 도포한 후 중간층을 노출시켜 제거하므로 피식각층의 표면에 잔류물질이 생기는 것을 방지한다. 따라서, 이 발명은 피식각층에 전혀 영향을 주지 않고 하부레지스트 패턴을 제거할 수 있는 잇점이 있다.

Claims (4)

  1. 패턴을 형성하기 위한 피식각층의 상부에 하부레지스트 패턴이 잘못 형성되었을 때 재작업을 하기 위하여 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법에 있어서, 상기 피식각층이 노출부분을 덮는 전면레지스트층을 도포하는 공정과, 상기 중간층과 하부레지스트 패턴의 경계면을 노출시키는 공정과, 상기 중간층을 제거하는 공정과, 상기 남아있는 전면 레지스트층과 하부레지스트 패턴을 제거하는 공정으로 이뤄지는 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법.
  2. 제1항에 있어서, 상기 전면레지스트층을 중간층이 완전히 덮히도록 도포하는 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법.
  3. 제1항에 있어서, 상기 중간층을 습식 식각 또는 건식 식각 방법으로 제거하는 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법.
  4. 제1항에 있어서, 상기 남아 있는 전면 레지스트층과 하부레지스트 패턴을 O2플라즈마에 의한 연소 또는 습식 식각 방법으로 제거하는 중간층이 있는 댜층레지스트의 하부레지스트 패턴 제거방법.
KR1019910008135A 1991-05-20 1991-05-20 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법 KR940005620B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019910008135A KR940005620B1 (ko) 1991-05-20 1991-05-20 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법
JP3211963A JPH04346216A (ja) 1991-05-20 1991-08-23 中間層を有する多層レジストの下部レジストパターン除去方法
FR9110634A FR2676884A1 (fr) 1991-05-20 1991-08-27 Procede d'enlevement d'un dessin sur une couche de masquage inferieure d'un masquage multicouche incluant une couche intermediaire.
GB919118333A GB9118333D0 (en) 1991-05-20 1991-08-27 Method for removing a lower resist pattern in a multilayer resist which includes an intermediate layer
ITMI912359A IT1251556B (it) 1991-05-20 1991-09-06 Metodo per rimuovere un modello di riserva inferiore in una riserva multistrato comprendente un interstrato.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008135A KR940005620B1 (ko) 1991-05-20 1991-05-20 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법

Publications (2)

Publication Number Publication Date
KR920022044A KR920022044A (ko) 1992-12-19
KR940005620B1 true KR940005620B1 (ko) 1994-06-21

Family

ID=19314663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008135A KR940005620B1 (ko) 1991-05-20 1991-05-20 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법

Country Status (5)

Country Link
JP (1) JPH04346216A (ko)
KR (1) KR940005620B1 (ko)
FR (1) FR2676884A1 (ko)
GB (1) GB9118333D0 (ko)
IT (1) IT1251556B (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116725A (ja) * 1989-09-29 1991-05-17 Oki Electric Ind Co Ltd レジスト剥離方法

Also Published As

Publication number Publication date
FR2676884A1 (fr) 1992-11-27
GB9118333D0 (en) 1991-10-09
ITMI912359A0 (it) 1991-09-06
IT1251556B (it) 1995-05-17
ITMI912359A1 (it) 1993-03-06
KR920022044A (ko) 1992-12-19
JPH04346216A (ja) 1992-12-02

Similar Documents

Publication Publication Date Title
US5275896A (en) Single-alignment-level lithographic technique for achieving self-aligned features
US4751169A (en) Method for repairing lithographic transmission masks
US5506080A (en) Lithographic mask repair and fabrication method
US4859573A (en) Multiple photoresist layer process using selective hardening
US7670728B2 (en) Method for repairing bridge in photo mask
KR100675782B1 (ko) 비 흡수 레티클 및 이를 제조하는 방법
EP0134789B1 (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
US4105468A (en) Method for removing defects from chromium and chromium oxide photomasks
JPH08278626A (ja) 位相シフトマスクの減衰用自己整合不透明領域の製造方法
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
US5679499A (en) Method for forming photo mask for use in fabricating semiconductor device
KR940005620B1 (ko) 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법
JPH0219970B2 (ko)
US6383693B1 (en) Method of forming a photomask utilizing electron beam dosage compensation method employing dummy pattern
US4612274A (en) Electron beam/optical hybrid lithographic resist process in acoustic wave devices
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
JPH0580492A (ja) 位相シフト層を有するフオトマスクの製造方法
KR0138279B1 (ko) 노광방법 및 이에 사용되는 마스크
KR19990012266A (ko) 포토 마스크의 리페어 방법
US6762001B2 (en) Method of fabricating an exposure mask for semiconductor manufacture
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR0170336B1 (ko) 플라즈마 샤우어링을 이용한 마스크 제작방법
KR100289664B1 (ko) 노광 마스크의 제조방법
KR0137618B1 (ko) 포토레지스트 패턴 형성방법
KR100278742B1 (ko) 고반사 물질의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee