JP2000058479A - 電子デバイス及びその作製方法 - Google Patents
電子デバイス及びその作製方法Info
- Publication number
- JP2000058479A JP2000058479A JP10221533A JP22153398A JP2000058479A JP 2000058479 A JP2000058479 A JP 2000058479A JP 10221533 A JP10221533 A JP 10221533A JP 22153398 A JP22153398 A JP 22153398A JP 2000058479 A JP2000058479 A JP 2000058479A
- Authority
- JP
- Japan
- Prior art keywords
- film
- reactive ion
- ion etching
- based gas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】
【課題】 電極を反応性イオンエッチングによりパター
ニングする際の、基板の損傷を低減する。 【解決手段】 ＬｉＴａＯ3基板１１のうえにタングス
テンからなる下地膜１２を成膜し、その上にＡｌ−１ｗ
ｔ％Ｃｕからなる電極膜１３を成膜し、電極膜１３の上
にレジストパターン１４を形成する。塩素系ガスにより
電極膜１３を反応性イオンエッチングして下地膜１２を
露出させる。ついで、フッ素系ガスにより下地膜１２を
反応性イオンエッチングして完全に除去し、基板１１を
露出させる。
ニングする際の、基板の損傷を低減する。 【解決手段】 ＬｉＴａＯ3基板１１のうえにタングス
テンからなる下地膜１２を成膜し、その上にＡｌ−１ｗ
ｔ％Ｃｕからなる電極膜１３を成膜し、電極膜１３の上
にレジストパターン１４を形成する。塩素系ガスにより
電極膜１３を反応性イオンエッチングして下地膜１２を
露出させる。ついで、フッ素系ガスにより下地膜１２を
反応性イオンエッチングして完全に除去し、基板１１を
露出させる。
Description
【０００１】
【発明の属する技術分野】本発明は電子デバイス及びそ
の作製方法に関する。具体的にいうと、本発明は、半導
体集積回路、半導体デバイス、弾性表面波（ＳＡＷ）デ
バイス等の電子デバイスとその作製方法に関するもので
ある。
の作製方法に関する。具体的にいうと、本発明は、半導
体集積回路、半導体デバイス、弾性表面波（ＳＡＷ）デ
バイス等の電子デバイスとその作製方法に関するもので
ある。
【０００２】
【従来の技術】弾性表面波デバイス用の単結晶基板１の
上に形成されたＡｌ合金などの電極膜２を反応性イオン
エッチング（ＲＩＥ）する場合、図１に示すように、電
極膜２の表面をフォトレジスト３で覆い、パターニング
されたフォトレジスト３をマスクとし、Ｃｌ2やＢＣｌ3
などの塩素系ガスを用いて選択的にエッチングする。こ
の場合、単結晶基板１の上の電極膜２の膜厚分布や反応
性イオンエッチング速度の面内分布のバラツキのため、
図１（ａ）のように、電極膜２が完全に除去されること
なく、単結晶基板１の上に残ることがある。そのためエ
ッチング個所において、電極膜２を残渣なく完全に除去
するためには、オーバーエッチングと称される残渣除去
プロセスが不可欠となっている。このオーバーエッチン
グ法は、図１（ｂ）に示すように、通常のエッチング条
件を保ったままで、全エッチング時間の５％〜５０％の
オーバーエッチング処理を施し、わずかに単結晶基板１
までエッチングするものである。
上に形成されたＡｌ合金などの電極膜２を反応性イオン
エッチング（ＲＩＥ）する場合、図１に示すように、電
極膜２の表面をフォトレジスト３で覆い、パターニング
されたフォトレジスト３をマスクとし、Ｃｌ2やＢＣｌ3
などの塩素系ガスを用いて選択的にエッチングする。こ
の場合、単結晶基板１の上の電極膜２の膜厚分布や反応
性イオンエッチング速度の面内分布のバラツキのため、
図１（ａ）のように、電極膜２が完全に除去されること
なく、単結晶基板１の上に残ることがある。そのためエ
ッチング個所において、電極膜２を残渣なく完全に除去
するためには、オーバーエッチングと称される残渣除去
プロセスが不可欠となっている。このオーバーエッチン
グ法は、図１（ｂ）に示すように、通常のエッチング条
件を保ったままで、全エッチング時間の５％〜５０％の
オーバーエッチング処理を施し、わずかに単結晶基板１
までエッチングするものである。
【０００３】しかしながら、このオーバーエッチング法
では、オーバーエッチング期間中には、既に電極膜１が
除去されて単結晶基板１が露出した部分までが塩素プラ
ズマに晒されることになるので、単結晶基板１が損傷さ
れて図２のようにダメージ層４が生じ、弾性表面波デバ
イスの特性が劣化するという問題があった。
では、オーバーエッチング期間中には、既に電極膜１が
除去されて単結晶基板１が露出した部分までが塩素プラ
ズマに晒されることになるので、単結晶基板１が損傷さ
れて図２のようにダメージ層４が生じ、弾性表面波デバ
イスの特性が劣化するという問題があった。
【０００４】
【発明が解決しようとする課題】従来においては、上記
のようなオーバーエッチングによる基板損傷の原因は、
反応性イオンエッチング時に基板に衝突するイオンの衝
撃による物理的損傷であるというのが通説であった。そ
のため、従来にあっては、イオン入射エネルギーを小
さくする、エッチング速度の均一性を向上させる、
エッチングの終点検出を高精度化する、といった方法
で、このイオン入射による基板損傷を抑えている。しか
し、従来方法では、基板の損傷を少なくすることはでき
るが、完全に抑えることは不可能であった。
のようなオーバーエッチングによる基板損傷の原因は、
反応性イオンエッチング時に基板に衝突するイオンの衝
撃による物理的損傷であるというのが通説であった。そ
のため、従来にあっては、イオン入射エネルギーを小
さくする、エッチング速度の均一性を向上させる、
エッチングの終点検出を高精度化する、といった方法
で、このイオン入射による基板損傷を抑えている。しか
し、従来方法では、基板の損傷を少なくすることはでき
るが、完全に抑えることは不可能であった。
【０００５】本発明は上記の問題点に鑑みてなされたも
のであり、その目的とするところは、電子デバイスの製
造時において、反応性イオンエッチングによる基板の損
傷を低減することにある。
のであり、その目的とするところは、電子デバイスの製
造時において、反応性イオンエッチングによる基板の損
傷を低減することにある。
【０００６】
【発明の開示】本発明の発明者は、鋭意研究の結果、基
板損傷の原因は、イオンによる物理的損傷ではなく、塩
素（イオン、原子、分子、ラジカルなどの状態のもの）
が単結晶基板や単結晶膜等の内部に拡散して単結晶基板
等の結晶性を乱す化学的損傷であることを見出した。
板損傷の原因は、イオンによる物理的損傷ではなく、塩
素（イオン、原子、分子、ラジカルなどの状態のもの）
が単結晶基板や単結晶膜等の内部に拡散して単結晶基板
等の結晶性を乱す化学的損傷であることを見出した。
【０００７】本発明の電子デバイスは、発明者が到達し
た上記知見に基づいてなされたものであり、単結晶基板
または単結晶膜または３軸配向膜または１軸配向膜の上
に、フッ素系ガスで反応性イオンエッチング可能な材質
からなる下層電極を形成し、当該下層電極の上に、塩素
系ガスで反応性イオンエッチング可能な材質からなる上
層電極を形成したものである。ここで、単結晶基板また
は単結晶膜または３軸配向膜または１軸配向膜として
は、電子デバイスの種類に応じて、圧電体、誘電体、焦
電体、半導体、磁性体などの機能性単結晶材料が用いら
れる。特に、電子デバイスが弾性表面波デバイスの場合
には、ＬｉＴａＯ3、ＬｉＮｂＯ3、水晶、ランガサイ
ト、ＬＢＯ等の圧電体が用いられる。
た上記知見に基づいてなされたものであり、単結晶基板
または単結晶膜または３軸配向膜または１軸配向膜の上
に、フッ素系ガスで反応性イオンエッチング可能な材質
からなる下層電極を形成し、当該下層電極の上に、塩素
系ガスで反応性イオンエッチング可能な材質からなる上
層電極を形成したものである。ここで、単結晶基板また
は単結晶膜または３軸配向膜または１軸配向膜として
は、電子デバイスの種類に応じて、圧電体、誘電体、焦
電体、半導体、磁性体などの機能性単結晶材料が用いら
れる。特に、電子デバイスが弾性表面波デバイスの場合
には、ＬｉＴａＯ3、ＬｉＮｂＯ3、水晶、ランガサイ
ト、ＬＢＯ等の圧電体が用いられる。
【０００８】反応性イオンエッチングに用いられる塩素
系ガスとは、塩素原子を含むガスであって、例えばＣｌ
2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4、ＣＣｌＦ3、ＣＨＣ
ｌＦ2、ＣＣｌ2Ｆ2、ＣＨＣｌ2Ｆ、ＣＨＣｌ3、ＣＣｌ3
Ｆ、ＣＨ2Ｃｌ2のうち少なくとも１種以上のガスを含む
ものである。これに対して、単結晶基板または単結晶膜
または３軸配向膜または１軸配向膜の上の上層に形成さ
れている薄膜は、塩素系ガスで反応性イオンエッチング
可能な元素を少なくとも１つ含む導電体または半導体で
あれば良く、具体的には、Ａｌ、Ｃｕ、Ｔｉ、Ｃｒ、Ｇ
ａ、Ａｓ、Ｓｅ、Ｎｂ、Ｒｕ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔ
ａ、Ａｕのうち少なくとも１つの元素を含む。
系ガスとは、塩素原子を含むガスであって、例えばＣｌ
2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4、ＣＣｌＦ3、ＣＨＣ
ｌＦ2、ＣＣｌ2Ｆ2、ＣＨＣｌ2Ｆ、ＣＨＣｌ3、ＣＣｌ3
Ｆ、ＣＨ2Ｃｌ2のうち少なくとも１種以上のガスを含む
ものである。これに対して、単結晶基板または単結晶膜
または３軸配向膜または１軸配向膜の上の上層に形成さ
れている薄膜は、塩素系ガスで反応性イオンエッチング
可能な元素を少なくとも１つ含む導電体または半導体で
あれば良く、具体的には、Ａｌ、Ｃｕ、Ｔｉ、Ｃｒ、Ｇ
ａ、Ａｓ、Ｓｅ、Ｎｂ、Ｒｕ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔ
ａ、Ａｕのうち少なくとも１つの元素を含む。
【０００９】この電子デバイスは、単結晶基板または単
結晶膜または３軸配向膜または１軸配向膜の上に、フッ
素系ガスで反応性イオンエッチング可能な材質からなる
下地膜と、塩素系ガスで反応性イオンエッチング可能な
材質からなる薄膜とを形成した後、塩素系ガスを含むガ
スで反応性イオンエッチングすることによって前記薄膜
をエッチングし、さらに、この薄膜から露出した前記下
地膜を、フッ素系ガスを含むガスで反応性イオンエッチ
ングすることにより、作製される。
結晶膜または３軸配向膜または１軸配向膜の上に、フッ
素系ガスで反応性イオンエッチング可能な材質からなる
下地膜と、塩素系ガスで反応性イオンエッチング可能な
材質からなる薄膜とを形成した後、塩素系ガスを含むガ
スで反応性イオンエッチングすることによって前記薄膜
をエッチングし、さらに、この薄膜から露出した前記下
地膜を、フッ素系ガスを含むガスで反応性イオンエッチ
ングすることにより、作製される。
【００１０】しかして、本発明にあっては、薄膜の下に
フッ素系ガスで反応性イオンエッチング可能な下地膜を
形成しているので、塩素系ガスを含むガスで反応性イオ
ンエッチングする際には、エッチング領域において下地
膜を完全に露出させた時に塩素系ガスを含むガスによる
反応性イオンエッチングを停止する。これにより、塩素
による単結晶基板または単結晶膜または３軸配向膜また
は１軸配向膜の化学的損傷を防止することができる。
フッ素系ガスで反応性イオンエッチング可能な下地膜を
形成しているので、塩素系ガスを含むガスで反応性イオ
ンエッチングする際には、エッチング領域において下地
膜を完全に露出させた時に塩素系ガスを含むガスによる
反応性イオンエッチングを停止する。これにより、塩素
による単結晶基板または単結晶膜または３軸配向膜また
は１軸配向膜の化学的損傷を防止することができる。
【００１１】さらに、下地層を除去して単結晶基板また
は単結晶膜または３軸配向膜または１軸配向膜を露出さ
せるには、塩素系ガスを含むガスで反応性イオンエッチ
ングされた薄膜から露出した下地膜を、フッ素系ガスを
含むガスで反応性イオンエッチングして除去する。
は単結晶膜または３軸配向膜または１軸配向膜を露出さ
せるには、塩素系ガスを含むガスで反応性イオンエッチ
ングされた薄膜から露出した下地膜を、フッ素系ガスを
含むガスで反応性イオンエッチングして除去する。
【００１２】発明者の研究によれば、フッ素（イオン、
分子、原子、ラジカルなどの状態のもの）を用いれば、
単結晶基板や単結晶膜等の結晶が化学的な損傷を受けな
いことが分かっているので、露出した下地層をフッ素系
ガスを含むガスで反応性イオンエッチングして単結晶基
板または単結晶膜または３軸配向膜または１軸配向膜を
露出させても単結晶基板や単結晶膜等に損傷を与えるこ
とがなく、デバイスの特性を安定させることができる。
分子、原子、ラジカルなどの状態のもの）を用いれば、
単結晶基板や単結晶膜等の結晶が化学的な損傷を受けな
いことが分かっているので、露出した下地層をフッ素系
ガスを含むガスで反応性イオンエッチングして単結晶基
板または単結晶膜または３軸配向膜または１軸配向膜を
露出させても単結晶基板や単結晶膜等に損傷を与えるこ
とがなく、デバイスの特性を安定させることができる。
【００１３】従来の通説では、反応性イオンエッチング
による基板の損傷は物理的損傷であると考えられていた
ので、ガスの種類が異なっても同様に損傷が生じると考
えられていた。そのため、従来にあっては、基板の損傷
を少なくすることはできても完全に抑えることは不可能
であった。これに対し、本発明の方法によれば、反応性
イオンエッチングによる基板等の損傷を防止することが
でき、電子デバイスの特性を向上させることができる。
による基板の損傷は物理的損傷であると考えられていた
ので、ガスの種類が異なっても同様に損傷が生じると考
えられていた。そのため、従来にあっては、基板の損傷
を少なくすることはできても完全に抑えることは不可能
であった。これに対し、本発明の方法によれば、反応性
イオンエッチングによる基板等の損傷を防止することが
でき、電子デバイスの特性を向上させることができる。
【００１４】前記フッ素系ガスで反応性イオンエッチン
グ可能な下地膜としては、Ｓｉ、Ｍｏ、Ｗ、Ｂ、Ｃ、
Ｓ、Ｔａのうち少なくとも１つ以上の元素を含むもので
あって、その膜厚は、０．５ｎｍ〜１０００ｎｍが好ま
しい。０.５ｎｍよりも薄い下地膜では塩素系ガスによ
る反応性イオンエッチングで孔があく恐れがあり、１０
００ｎｍよりも厚いと加工時間が長くなったり、加工精
度が低下するなどの不都合が生じるためである。
グ可能な下地膜としては、Ｓｉ、Ｍｏ、Ｗ、Ｂ、Ｃ、
Ｓ、Ｔａのうち少なくとも１つ以上の元素を含むもので
あって、その膜厚は、０．５ｎｍ〜１０００ｎｍが好ま
しい。０.５ｎｍよりも薄い下地膜では塩素系ガスによ
る反応性イオンエッチングで孔があく恐れがあり、１０
００ｎｍよりも厚いと加工時間が長くなったり、加工精
度が低下するなどの不都合が生じるためである。
【００１５】また、この下地膜を反応性イオンエッチン
グするためのフッ素系ガスとしては、ＣＦ4、ＣＨＦ3、
Ｆ2、ＮＦ3、ＣＣｌＦ3、Ｃ2Ｆ6、ＣＢｒＦ3、ＣＨ
2Ｆ2、ＣＨＣｌＦ2、Ｃ3Ｆ8、ＣＣｌ2Ｆ2、Ｃ4Ｆ8、Ｃ
ＨＣｌ2Ｆ、ＣＢｒ2Ｆ2、ＣＣｌ3Ｆのうち少なくとも１
種のガスを含むものであればよい。
グするためのフッ素系ガスとしては、ＣＦ4、ＣＨＦ3、
Ｆ2、ＮＦ3、ＣＣｌＦ3、Ｃ2Ｆ6、ＣＢｒＦ3、ＣＨ
2Ｆ2、ＣＨＣｌＦ2、Ｃ3Ｆ8、ＣＣｌ2Ｆ2、Ｃ4Ｆ8、Ｃ
ＨＣｌ2Ｆ、ＣＢｒ2Ｆ2、ＣＣｌ3Ｆのうち少なくとも１
種のガスを含むものであればよい。
【００１６】
【発明の実施の形態】以下、本発明の実施形態を、弾性
表面波デバイスの場合を例にとって添付図により説明す
る。まず、図３（ａ）に示すように、直径３インチの単
結晶ＬｉＴａＯ3基板１１上に、スパッタリングにより
タングステンからなる下地膜１２を１０ｎｍの膜厚で成
膜する。この下地膜１２の表面を大気に晒すことなく
（スパッタ装置内を真空に保ったまま）、図３（ｂ）に
示すように、スパッタリングによりその下地膜１２上に
１ｗｔ％のＣｕを含有したＡｌ（以下、Ａｌ−１ｗｔ％
Ｃｕと記す）により電極膜１３を１００ｎｍの膜厚に成
膜する。ついで、図３（ｃ）に示すように、Ａｌ−１ｗ
ｔ％Ｃｕからなる電極膜１３の上にフォトレジストを塗
布し、フォトリソグラフィプロセスによりフォトレジス
トをパターニングして線幅（Ｌ／Ｓ＝）０.５μｍ、膜
厚１μｍのレジストパターン１４を形成する。
表面波デバイスの場合を例にとって添付図により説明す
る。まず、図３（ａ）に示すように、直径３インチの単
結晶ＬｉＴａＯ3基板１１上に、スパッタリングにより
タングステンからなる下地膜１２を１０ｎｍの膜厚で成
膜する。この下地膜１２の表面を大気に晒すことなく
（スパッタ装置内を真空に保ったまま）、図３（ｂ）に
示すように、スパッタリングによりその下地膜１２上に
１ｗｔ％のＣｕを含有したＡｌ（以下、Ａｌ−１ｗｔ％
Ｃｕと記す）により電極膜１３を１００ｎｍの膜厚に成
膜する。ついで、図３（ｃ）に示すように、Ａｌ−１ｗ
ｔ％Ｃｕからなる電極膜１３の上にフォトレジストを塗
布し、フォトリソグラフィプロセスによりフォトレジス
トをパターニングして線幅（Ｌ／Ｓ＝）０.５μｍ、膜
厚１μｍのレジストパターン１４を形成する。
【００１７】この後、レジストパターン１４をマスクと
して反応性イオンエッチングにより上層の電極膜１３を
除去する。この第１段階の反応性イオンエッチングは、
ＢＣｌ3＋Ｃｌ2＋Ｎ2の混合ガスを用いて平行平板ＲＩ
Ｅ装置で行なう。もちろん、平行平板ＲＩＥ装置の代わ
りに、ＩＣＰ、ＥＣＲ、ヘリコンなど高密度プラズマ源
を使ってもよい。このときのオーバーエッチング時間
は、全エッチング時間の３０％とした。こうしてＡｌ−
１ｗｔ％Ｃｕからなる電極膜１３がドライエッチングさ
れ、図３（ｄ）に示すように、所定パターンの上層電極
１５が得られる。
して反応性イオンエッチングにより上層の電極膜１３を
除去する。この第１段階の反応性イオンエッチングは、
ＢＣｌ3＋Ｃｌ2＋Ｎ2の混合ガスを用いて平行平板ＲＩ
Ｅ装置で行なう。もちろん、平行平板ＲＩＥ装置の代わ
りに、ＩＣＰ、ＥＣＲ、ヘリコンなど高密度プラズマ源
を使ってもよい。このときのオーバーエッチング時間
は、全エッチング時間の３０％とした。こうしてＡｌ−
１ｗｔ％Ｃｕからなる電極膜１３がドライエッチングさ
れ、図３（ｄ）に示すように、所定パターンの上層電極
１５が得られる。
【００１８】このとき、タングステンからなる下地膜１
２の、塩素系ガス（塩素プラズマ）によるエッチングレ
ートは、Ａｌ−１ｗｔ％Ｃｕからなる電極膜１３のエッ
チングレートに比べて１０分の１以下であるから、下地
膜１２は殆どエッチングされない。従って、充分なオー
バーエッチング処理により、電極膜１３の残渣を完全に
除去できる。また、電極膜１３の除去部分では、ＬｉＴ
ａＯ3基板１１は下地膜１２に覆われて露出しないか
ら、塩素系ガスを含む混合ガスによって反応性イオンエ
ッチングを行っても、ＬｉＴａＯ3基板１１は下地膜１
２で保護されて損傷することがない。
２の、塩素系ガス（塩素プラズマ）によるエッチングレ
ートは、Ａｌ−１ｗｔ％Ｃｕからなる電極膜１３のエッ
チングレートに比べて１０分の１以下であるから、下地
膜１２は殆どエッチングされない。従って、充分なオー
バーエッチング処理により、電極膜１３の残渣を完全に
除去できる。また、電極膜１３の除去部分では、ＬｉＴ
ａＯ3基板１１は下地膜１２に覆われて露出しないか
ら、塩素系ガスを含む混合ガスによって反応性イオンエ
ッチングを行っても、ＬｉＴａＯ3基板１１は下地膜１
２で保護されて損傷することがない。
【００１９】ついで、一旦、ＢＣｌ3＋Ｃｌ2＋Ｎ2の混
合ガスをＲＩＥ装置のチャンバ内から完全に排気した
後、ＬｉＴａＯ3基板１１を大気に晒すことなく、図３
（ｅ）に示すように、さらにフッ素系ガスによる反応性
イオンエッチングを実施して下地膜１２を除去する。こ
の第２段階の反応性イオンエッチングでは、ＣＦ4＋Ｏ2
の混合ガスを用いて平行平板ＲＩＥ装置で行う。このと
きのオーバーエッチング時間も、全エッチング時間の３
０％とした。こうして下地膜１２がドライエッチングさ
れ、図３（ｅ）に示すように、下層電極１６も上層電極
１５と同一形状にパターニングされる。
合ガスをＲＩＥ装置のチャンバ内から完全に排気した
後、ＬｉＴａＯ3基板１１を大気に晒すことなく、図３
（ｅ）に示すように、さらにフッ素系ガスによる反応性
イオンエッチングを実施して下地膜１２を除去する。こ
の第２段階の反応性イオンエッチングでは、ＣＦ4＋Ｏ2
の混合ガスを用いて平行平板ＲＩＥ装置で行う。このと
きのオーバーエッチング時間も、全エッチング時間の３
０％とした。こうして下地膜１２がドライエッチングさ
れ、図３（ｅ）に示すように、下層電極１６も上層電極
１５と同一形状にパターニングされる。
【００２０】このとき、下地層１２が除去されてＬｉＴ
ａＯ3基板１１が完全に露出するが、ＬｉＴａＯ3基板１
１は、ＣＦ4＋Ｏ2）の混合ガスで化学的損傷を受けない
ので、充分なオーバーエッチング処理により下地層１２
の残渣を完全に除去できる。
ａＯ3基板１１が完全に露出するが、ＬｉＴａＯ3基板１
１は、ＣＦ4＋Ｏ2）の混合ガスで化学的損傷を受けない
ので、充分なオーバーエッチング処理により下地層１２
の残渣を完全に除去できる。
【００２１】この後、レジスト剥離液でレジストパター
ン１４を除去して洗浄することにより、図３（ｆ）に示
すように、下層電極１６（タングステン）と上層電極１
５（Ａｌ−１ｗｔ％Ｃｕ）からなる２層構造の櫛歯状電
極が得られる。この基板（親基板）を切断し、組立や配
線接続等を行うことにより弾性表面波デバイスが得られ
る。
ン１４を除去して洗浄することにより、図３（ｆ）に示
すように、下層電極１６（タングステン）と上層電極１
５（Ａｌ−１ｗｔ％Ｃｕ）からなる２層構造の櫛歯状電
極が得られる。この基板（親基板）を切断し、組立や配
線接続等を行うことにより弾性表面波デバイスが得られ
る。
【００２２】以上述べたように、上記実施形態において
は、第１及び第２の反応性イオンエッチング工程で、充
分なオーバーエッチング処理を施しているにも拘らず、
良好なデバイス特性が得られる。これに対し、従来技術
では、３０％ものオーバーエッチングを行うと、塩素プ
ラズマで基板が化学的な損傷を受け、デバイス特性（挿
入損失など）が著しく劣化していた。
は、第１及び第２の反応性イオンエッチング工程で、充
分なオーバーエッチング処理を施しているにも拘らず、
良好なデバイス特性が得られる。これに対し、従来技術
では、３０％ものオーバーエッチングを行うと、塩素プ
ラズマで基板が化学的な損傷を受け、デバイス特性（挿
入損失など）が著しく劣化していた。
【図１】（ａ）（ｂ）は、従来において、塩素系ガスを
用いて反応性イオンエッチングするようすを示す断面図
である。
用いて反応性イオンエッチングするようすを示す断面図
である。
【図２】オーバーエッチングによりダメージを受けた基
板を示す断面図である。
板を示す断面図である。
【図３】（ａ）〜（ｆ）は本発明の一実施形態による電
極形成工程を示す断面図である。
極形成工程を示す断面図である。
１２ 下地膜（タングステン） １３ 電極膜（Ａｕ−１ｗｔ％Ｃｕ） １４ レジストパターン １５ 上層電極 １６ 下層電極
Claims (4)
- 【請求項１】 単結晶基板または単結晶膜または３軸配
向膜または１軸配向膜の上に、フッ素系ガスで反応性イ
オンエッチング可能な材質からなる下層電極を形成し、
当該下層電極の上に、塩素系ガスで反応性イオンエッチ
ング可能な材質からなる上層電極を形成したことを特徴
とする電子デバイス。 - 【請求項２】 単結晶基板または単結晶膜または３軸配
向膜または１軸配向膜の上に形成された、フッ素系ガス
で反応性イオンエッチング可能な材質からなる下地膜
と、塩素系ガスで反応性イオンエッチング可能な材質か
らなる薄膜とをエッチングによりパターニングする電子
デバイスの作製方法であって、 塩素系ガスを含むガスで反応性イオンエッチングするこ
とによって前記薄膜をエッチングした後、この薄膜から
露出した前記下地膜を、フッ素系ガスを含むガスで反応
性イオンエッチングすることを特徴とする電子デバイス
の作製方法。 - 【請求項３】 前記下地膜は、Ｓｉ、Ｍｏ、Ｗ、Ｂ、
Ｃ、Ｓ、Ｔａのうち少なくとも１つの元素を含むもので
あることを特徴とする、請求項２に記載の電子デバイス
の作製方法。 - 【請求項４】 前記下地膜の膜厚は、０.５ｎｍ〜１０
００ｎｍであることを特徴とする、請求項２又は３に記
載の電子デバイスの作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22153398A JP3266109B2 (ja) | 1998-08-05 | 1998-08-05 | 電子デバイスの作製方法 |
| US09/354,481 US6358429B1 (en) | 1998-08-05 | 1999-07-16 | Electronic device and method for producing the same |
| GB9916885A GB2340305B (en) | 1998-08-05 | 1999-07-19 | Electronic device and method for producing the same |
| DE19935825A DE19935825A1 (de) | 1998-08-05 | 1999-07-29 | Elektronische Vorrichtung und Verfahren zur Herstellung dieser elektronischen Vorrichtung |
| US09/779,213 US6686675B2 (en) | 1998-08-05 | 2001-02-08 | Electronic device and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22153398A JP3266109B2 (ja) | 1998-08-05 | 1998-08-05 | 電子デバイスの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058479A true JP2000058479A (ja) | 2000-02-25 |
| JP3266109B2 JP3266109B2 (ja) | 2002-03-18 |
Family
ID=16768219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22153398A Expired - Fee Related JP3266109B2 (ja) | 1998-08-05 | 1998-08-05 | 電子デバイスの作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6358429B1 (ja) |
| JP (1) | JP3266109B2 (ja) |
| DE (1) | DE19935825A1 (ja) |
| GB (1) | GB2340305B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043880A (ja) * | 2000-07-26 | 2002-02-08 | Murata Mfg Co Ltd | 弾性表面波素子の周波数調整方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3712035B2 (ja) * | 1999-04-28 | 2005-11-02 | 株式会社村田製作所 | 表面波装置の製造方法 |
| US6613687B2 (en) | 2001-03-28 | 2003-09-02 | Lexmark International, Inc. | Reverse reactive ion patterning of metal oxide films |
| US7069645B2 (en) * | 2001-03-29 | 2006-07-04 | Ngk Insulators, Ltd. | Method for producing a circuit board |
| US6709986B2 (en) * | 2001-06-28 | 2004-03-23 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam |
| JP3725811B2 (ja) * | 2001-10-11 | 2005-12-14 | ローム株式会社 | 半導体装置の製造方法 |
| JP3966280B2 (ja) * | 2001-12-28 | 2007-08-29 | 松下電器産業株式会社 | 弾性表面波装置 |
| US20060273066A1 (en) * | 2005-06-01 | 2006-12-07 | Hitachi Global Storage Technologies | Method for manufacturing a magnetic sensor having an ultra-narrow track width |
| US8143681B2 (en) * | 2006-04-20 | 2012-03-27 | The George Washington University | Saw devices, processes for making them, and methods of use |
| US20100007444A1 (en) * | 2006-04-20 | 2010-01-14 | Anis Nurashikin Nordin | GHz Surface Acoustic Resonators in RF-CMOS |
| US8018010B2 (en) * | 2007-04-20 | 2011-09-13 | The George Washington University | Circular surface acoustic wave (SAW) devices, processes for making them, and methods of use |
| US20090124513A1 (en) * | 2007-04-20 | 2009-05-14 | Patricia Berg | Multiplex Biosensor |
| DE102009037000B4 (de) | 2009-08-12 | 2015-12-31 | hofer at GmbH | Antrieb für einen Verbrennungsmotor |
| US8960004B2 (en) | 2010-09-29 | 2015-02-24 | The George Washington University | Synchronous one-pole surface acoustic wave resonator |
| US8557710B2 (en) * | 2011-09-01 | 2013-10-15 | Tel Epion Inc. | Gas cluster ion beam etching process for metal-containing materials |
| US9818919B2 (en) | 2012-06-11 | 2017-11-14 | Cree, Inc. | LED package with multiple element light source and encapsulant having planar surfaces |
| DE102012024750B4 (de) | 2012-12-12 | 2018-10-04 | Gerhard Noack | Taumelscheiben-Verbrennungsmotor mit zwei oder vier Zylindern zur Erzeugung von elektrischer Energie, Nutzwärme und Kälte in einer ortsfesten Maschineneinheit. |
| DE102014002485A1 (de) | 2014-02-12 | 2015-08-13 | Manuela Lehmann | Doppel-Taummelscheiben für Doppelpleuels der Vier- und Achtzylinder V Duplex-Räder-Verbrennungsmotoren |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60218847A (ja) * | 1984-04-13 | 1985-11-01 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
| JPS62272610A (ja) * | 1986-05-21 | 1987-11-26 | Hitachi Ltd | 弾性表面波素子 |
| US4966870A (en) * | 1988-04-14 | 1990-10-30 | International Business Machines Corporation | Method for making borderless contacts |
| JPH02121350A (ja) | 1988-10-31 | 1990-05-09 | Oki Electric Ind Co Ltd | 多層配線の形成方法 |
| JPH03105921A (ja) * | 1989-09-19 | 1991-05-02 | Sharp Corp | 金属配線の形成方法 |
| US5106471A (en) | 1990-04-02 | 1992-04-21 | Motorola, Inc. | Reactive ion etch process for surface acoustic wave (SAW) device fabrication |
| US5270254A (en) * | 1991-03-27 | 1993-12-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
| JPH04365211A (ja) * | 1991-06-13 | 1992-12-17 | Fujitsu Ltd | 弾性表面波フィルタとその製造方法 |
| JPH05291201A (ja) | 1992-04-08 | 1993-11-05 | Sony Corp | アルミニウム系パターンの形成方法 |
| US5370923A (en) * | 1993-02-26 | 1994-12-06 | Advanced Micro Devices, Inc. | Photolithography test structure |
| JPH06314668A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | プラズマエッチング方法及びプラズマエッチング装置 |
| US5533635A (en) * | 1994-10-11 | 1996-07-09 | Chartered Semiconductor Manufacturing Pte. Ltd. | Method of wafer cleaning after metal etch |
| JP3173300B2 (ja) * | 1994-10-19 | 2001-06-04 | 株式会社村田製作所 | ラブ波デバイス |
| JPH08264508A (ja) | 1995-03-24 | 1996-10-11 | Tdk Corp | エッチング方法 |
| JPH0969748A (ja) * | 1995-09-01 | 1997-03-11 | Matsushita Electric Ind Co Ltd | Ｓａｗデバイスおよびその製造方法 |
| JPH09213678A (ja) | 1996-01-29 | 1997-08-15 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH10247835A (ja) * | 1997-03-03 | 1998-09-14 | Kokusai Electric Co Ltd | ラブ波型弾性表面波デバイス |
| US5858879A (en) * | 1997-06-06 | 1999-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for etching metal lines with enhanced profile control |
| EP0936734A4 (en) | 1997-07-28 | 2000-10-25 | Toshiba Kk | SURFACE ACOUSTIC WAVE PROCESSING DEVICE AND MANUFACTURING METHOD THEREOF |
| US5904569A (en) * | 1997-09-03 | 1999-05-18 | National Semiconductor Corporation | Method for forming self-aligned vias in multi-metal integrated circuits |
| CN1205744C (zh) * | 1997-09-22 | 2005-06-08 | Tdk株式会社 | 声表面波器件及其制造工艺 |
| US6054348A (en) * | 1998-05-15 | 2000-04-25 | Taiwan Semiconductor Manufacturing Company | Self-aligned source process |
-
1998
- 1998-08-05 JP JP22153398A patent/JP3266109B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-16 US US09/354,481 patent/US6358429B1/en not_active Expired - Fee Related
- 1999-07-19 GB GB9916885A patent/GB2340305B/en not_active Expired - Fee Related
- 1999-07-29 DE DE19935825A patent/DE19935825A1/de not_active Ceased
-
2001
- 2001-02-08 US US09/779,213 patent/US6686675B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043880A (ja) * | 2000-07-26 | 2002-02-08 | Murata Mfg Co Ltd | 弾性表面波素子の周波数調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2340305B (en) | 2000-12-06 |
| US6358429B1 (en) | 2002-03-19 |
| US6686675B2 (en) | 2004-02-03 |
| DE19935825A1 (de) | 2000-02-17 |
| GB9916885D0 (en) | 1999-09-22 |
| US20020011760A1 (en) | 2002-01-31 |
| GB2340305A (en) | 2000-02-16 |
| JP3266109B2 (ja) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3266109B2 (ja) | 電子デバイスの作製方法 | |
| JP3170791B2 (ja) | Ａｌ系材料膜のエッチング方法 | |
| JP3293564B2 (ja) | 電子デバイスの作製方法 | |
| US6461968B1 (en) | Method for fabricating a semiconductor device | |
| US6306313B1 (en) | Selective etching of thin films | |
| JP2007336417A (ja) | 弾性表面波素子片およびその製造方法 | |
| KR19990075921A (ko) | 피식각막 식각방법 | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| JP4646346B2 (ja) | 電子デバイスの製造方法 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| JP2568551B2 (ja) | 弾性表面波装置の製造方法 | |
| JPH07176501A (ja) | 半導体装置の製造方法 | |
| KR0174945B1 (ko) | 메탈층 패턴 형성 방법 | |
| JPH10125654A (ja) | 半導体装置の製造方法 | |
| JPH0294911A (ja) | 弾性表面波素子の製造方法 | |
| JP2002141762A (ja) | 弾性表面波フィルタの製造方法 | |
| JPH0653181A (ja) | 電極形成方法 | |
| KR0159398B1 (ko) | 메탈층 형성 방법 | |
| JPH0864931A (ja) | 電子部品の微細電極形成方法 | |
| JPS61251221A (ja) | 導体パタ−ンの製造方法 | |
| JPH07230984A (ja) | 積層配線のドライエッチング方法 | |
| JP3409357B2 (ja) | エッチング方法 | |
| JPH0758198A (ja) | 半導体装置の製造方法 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JPH06291091A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |