JP3293564B2 - 電子デバイスの作製方法 - Google Patents
電子デバイスの作製方法Info
- Publication number
- JP3293564B2 JP3293564B2 JP23419198A JP23419198A JP3293564B2 JP 3293564 B2 JP3293564 B2 JP 3293564B2 JP 23419198 A JP23419198 A JP 23419198A JP 23419198 A JP23419198 A JP 23419198A JP 3293564 B2 JP3293564 B2 JP 3293564B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- substrate
- single crystal
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
Description
【０００１】
【発明の属する技術分野】本発明は電子デバイスの作製
方法に関する。具体的にいうと、本発明は、半導体集積
回路、半導体デバイス、弾性表面波（ＳＡＷ）デバイス
等の電子デバイスの作製方法に関するものである。
方法に関する。具体的にいうと、本発明は、半導体集積
回路、半導体デバイス、弾性表面波（ＳＡＷ）デバイス
等の電子デバイスの作製方法に関するものである。
【０００２】
【従来の技術】弾性表面波デバイス用の単結晶基板１の
上に形成されたＡｌ合金などの電極膜２を反応性イオン
エッチング（ＲＩＥ）する場合、図１に示すように、電
極膜２の表面をフォトレジスト３で覆い、パターニング
されたフォトレジスト３をマスクとし、Ｃｌ2やＢＣｌ3
などの塩素系ガスを用いて選択的にエッチングする。こ
の場合、単結晶基板１の上の電極膜２の膜厚分布や反応
性イオンエッチング速度の面内分布のバラツキのため、
図１（ａ）のように、電極膜２が完全に除去されること
なく、単結晶基板１の上に残ることがある。そのためエ
ッチング個所において、電極膜２を残渣なく完全に除去
するためには、オーバーエッチングと称される残渣除去
プロセスが不可欠となっている。このオーバーエッチン
グ法は、図１（ｂ）に示すように、通常のエッチング条
件を保ったままで、全エッチング時間の５％〜５０％の
オーバーエッチング処理を施し、わずかに単結晶基板１
までエッチングするものである。
上に形成されたＡｌ合金などの電極膜２を反応性イオン
エッチング（ＲＩＥ）する場合、図１に示すように、電
極膜２の表面をフォトレジスト３で覆い、パターニング
されたフォトレジスト３をマスクとし、Ｃｌ2やＢＣｌ3
などの塩素系ガスを用いて選択的にエッチングする。こ
の場合、単結晶基板１の上の電極膜２の膜厚分布や反応
性イオンエッチング速度の面内分布のバラツキのため、
図１（ａ）のように、電極膜２が完全に除去されること
なく、単結晶基板１の上に残ることがある。そのためエ
ッチング個所において、電極膜２を残渣なく完全に除去
するためには、オーバーエッチングと称される残渣除去
プロセスが不可欠となっている。このオーバーエッチン
グ法は、図１（ｂ）に示すように、通常のエッチング条
件を保ったままで、全エッチング時間の５％〜５０％の
オーバーエッチング処理を施し、わずかに単結晶基板１
までエッチングするものである。
【０００３】しかしながら、このオーバーエッチング法
では、オーバーエッチング期間中には、既に電極膜１が
除去されて単結晶基板１が露出した部分までが塩素プラ
ズマに晒されることになるので、単結晶基板１が損傷さ
れて図２のようにダメージ層４が生じ、弾性表面波デバ
イスの特性が劣化するという問題があった。
では、オーバーエッチング期間中には、既に電極膜１が
除去されて単結晶基板１が露出した部分までが塩素プラ
ズマに晒されることになるので、単結晶基板１が損傷さ
れて図２のようにダメージ層４が生じ、弾性表面波デバ
イスの特性が劣化するという問題があった。
【０００４】
【発明が解決しようとする課題】従来においては、上記
のようなオーバーエッチングによる基板損傷の原因は、
反応性イオンエッチング時に基板に衝突するイオンの衝
撃による物理的損傷であるというのが通説であった。そ
のため、従来にあっては、イオン入射エネルギーを小
さくする、エッチング速度の均一性を向上させる、
エッチングの終点検出を高精度化する、といった方法
で、このイオン入射による基板損傷を抑えている。しか
し、従来方法では、基板の損傷を少なくすることはでき
るが、完全に抑えることは不可能であった。
のようなオーバーエッチングによる基板損傷の原因は、
反応性イオンエッチング時に基板に衝突するイオンの衝
撃による物理的損傷であるというのが通説であった。そ
のため、従来にあっては、イオン入射エネルギーを小
さくする、エッチング速度の均一性を向上させる、
エッチングの終点検出を高精度化する、といった方法
で、このイオン入射による基板損傷を抑えている。しか
し、従来方法では、基板の損傷を少なくすることはでき
るが、完全に抑えることは不可能であった。
【０００５】本発明は上記の問題点に鑑みてなされたも
のであり、その目的とするところは、電子デバイスの製
造時において、反応性イオンエッチングによる基板の損
傷を低減することにある。
のであり、その目的とするところは、電子デバイスの製
造時において、反応性イオンエッチングによる基板の損
傷を低減することにある。
【０００６】
【発明の開示】本発明の発明者は、鋭意研究の結果、基
板損傷の原因は、イオンによる物理的損傷ではなく、塩
素（イオン、原子、分子、ラジカルなどの状態のもの）
が単結晶基板や単結晶膜等の内部に拡散して単結晶基板
や単結晶膜等の結晶性を乱す化学的損傷であることを見
出した。
板損傷の原因は、イオンによる物理的損傷ではなく、塩
素（イオン、原子、分子、ラジカルなどの状態のもの）
が単結晶基板や単結晶膜等の内部に拡散して単結晶基板
や単結晶膜等の結晶性を乱す化学的損傷であることを見
出した。
【０００７】本発明による電子デバイスの作製方法は、
発明者が到達した上記知見に基づいてなされたものであ
り、単結晶基板または単結晶膜または３軸配向膜または
１軸配向膜の上に形成された薄膜をエッチングによりパ
ターニングする電子デバイスの作製方法であって、前記
薄膜を反応性イオンエッチングして該薄膜の膜厚を０.
５ｎｍ〜１０００ｎｍとした後、不活性ガスを主たるガ
スとして用いる物理的エッチングにより、残った薄膜を
除去するものである。ここで、単結晶基板または単結晶
膜または３軸配向膜または１軸配向膜としては、電子デ
バイスの種類に応じて、圧電体、誘電体、焦電体、半導
体、磁性体などの機能性単結晶材料が用いられる。特
に、電子デバイスが弾性表面波デバイスの場合には、Ｌ
ｉＴａＯ３、ＬｉＮｂＯ３、水晶、ランガサイト、ＬＢ
Ｏ等の圧電体が用いられる。
発明者が到達した上記知見に基づいてなされたものであ
り、単結晶基板または単結晶膜または３軸配向膜または
１軸配向膜の上に形成された薄膜をエッチングによりパ
ターニングする電子デバイスの作製方法であって、前記
薄膜を反応性イオンエッチングして該薄膜の膜厚を０.
５ｎｍ〜１０００ｎｍとした後、不活性ガスを主たるガ
スとして用いる物理的エッチングにより、残った薄膜を
除去するものである。ここで、単結晶基板または単結晶
膜または３軸配向膜または１軸配向膜としては、電子デ
バイスの種類に応じて、圧電体、誘電体、焦電体、半導
体、磁性体などの機能性単結晶材料が用いられる。特
に、電子デバイスが弾性表面波デバイスの場合には、Ｌ
ｉＴａＯ３、ＬｉＮｂＯ３、水晶、ランガサイト、ＬＢ
Ｏ等の圧電体が用いられる。
【０００８】反応性イオンエッチングには、一般に塩素
系ガスのプラズマが用いられる。ここで、塩素系ガスと
は、塩素原子を含むガスであって、例えばＣｌ2、ＢＣ
ｌ3、ＳｉＣｌ4、ＣＣｌ4、ＣＣｌＦ3、ＣＨＣｌＦ2、
ＣＣｌ2Ｆ2、ＣＨＣｌ2Ｆ、ＣＨＣｌ3、ＣＣｌ3Ｆ、Ｃ
Ｈ2Ｃｌ2のうち少なくとも１種以上のガスを含むもので
ある。これに対して、単結晶基板または単結晶膜または
３軸配向膜または１軸配向膜の上に形成されている薄膜
は、塩素系ガスで反応性イオンエッチング可能な元素を
少なくとも１つ含む導電体または半導体であれば良く、
具体的には、Ａｌ、Ｃｕ、Ｔｉ、Ｃｒ、Ｇａ、Ａｓ、Ｓ
ｅ、Ｎｂ、Ｒｕ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔａ、Ａｕのうち
少なくとも１つの元素を含む。
系ガスのプラズマが用いられる。ここで、塩素系ガスと
は、塩素原子を含むガスであって、例えばＣｌ2、ＢＣ
ｌ3、ＳｉＣｌ4、ＣＣｌ4、ＣＣｌＦ3、ＣＨＣｌＦ2、
ＣＣｌ2Ｆ2、ＣＨＣｌ2Ｆ、ＣＨＣｌ3、ＣＣｌ3Ｆ、Ｃ
Ｈ2Ｃｌ2のうち少なくとも１種以上のガスを含むもので
ある。これに対して、単結晶基板または単結晶膜または
３軸配向膜または１軸配向膜の上に形成されている薄膜
は、塩素系ガスで反応性イオンエッチング可能な元素を
少なくとも１つ含む導電体または半導体であれば良く、
具体的には、Ａｌ、Ｃｕ、Ｔｉ、Ｃｒ、Ｇａ、Ａｓ、Ｓ
ｅ、Ｎｂ、Ｒｕ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔａ、Ａｕのうち
少なくとも１つの元素を含む。
【０００９】しかして、本発明にあっては、薄膜を反応
性イオンエッチングする際、薄膜を一部残しているか
ら、単結晶基板または単結晶膜または３軸配向膜または
１軸配向膜はイオンに晒されず、単結晶基板または単結
晶膜または３軸配向膜または１軸配向膜が損傷するのを
防止することができる。さらに、わずかに残った薄膜
は、不活性ガスを主たるガスとして用いる物理的エッチ
ングにより除去される。
性イオンエッチングする際、薄膜を一部残しているか
ら、単結晶基板または単結晶膜または３軸配向膜または
１軸配向膜はイオンに晒されず、単結晶基板または単結
晶膜または３軸配向膜または１軸配向膜が損傷するのを
防止することができる。さらに、わずかに残った薄膜
は、不活性ガスを主たるガスとして用いる物理的エッチ
ングにより除去される。
【００１０】不活性ガスを主たるガスとして用いる物理
的エッチングとは、例えばイオンミリングを挙げること
ができる。イオンミリングとは、不活性ガスのイオンを
対象物に衝突させて弾き飛ばす（スパッタする）物理的
なエッチングであって、化学反応をともなわないもので
ある。従って、イオンミリングに用いるガスは、Ａｒ、
Ｋｒ、Ｘｅ、Ｎｅ等のうち少なくとも１つ以上の元素を
含むものであればよい。もっとも、これらの不活性ガス
に塩素系ガスを少量添加して反応性イオンエッチング
（ＲＩＥ）やイオンビームエッチングしてもよい。不活
性ガスに添加する塩素系ガスの量は、単結晶基板や単結
晶膜等の特性劣化が問題とならない程度の量であればよ
い。
的エッチングとは、例えばイオンミリングを挙げること
ができる。イオンミリングとは、不活性ガスのイオンを
対象物に衝突させて弾き飛ばす（スパッタする）物理的
なエッチングであって、化学反応をともなわないもので
ある。従って、イオンミリングに用いるガスは、Ａｒ、
Ｋｒ、Ｘｅ、Ｎｅ等のうち少なくとも１つ以上の元素を
含むものであればよい。もっとも、これらの不活性ガス
に塩素系ガスを少量添加して反応性イオンエッチング
（ＲＩＥ）やイオンビームエッチングしてもよい。不活
性ガスに添加する塩素系ガスの量は、単結晶基板や単結
晶膜等の特性劣化が問題とならない程度の量であればよ
い。
【００１１】従来の通説では、反応性イオンエッチング
による基板の損傷はイオン衝撃による物理的な損傷であ
ると考えられていたので、最終段階においてイオンミリ
ング等の物理的エッチングを行なって基板ごと薄膜を除
去すれば、基板損傷が大きくなると考えられていた。し
かし、実際は反応性イオンエッチングによる基板損傷
は、化学的な損傷であるため、物理的エッチングによっ
て最後の薄膜を除去することにより、基板に損傷を及ぼ
すことなく薄膜を完全に除去することができ、電子デバ
イスの特性を向上させることができる。
による基板の損傷はイオン衝撃による物理的な損傷であ
ると考えられていたので、最終段階においてイオンミリ
ング等の物理的エッチングを行なって基板ごと薄膜を除
去すれば、基板損傷が大きくなると考えられていた。し
かし、実際は反応性イオンエッチングによる基板損傷
は、化学的な損傷であるため、物理的エッチングによっ
て最後の薄膜を除去することにより、基板に損傷を及ぼ
すことなく薄膜を完全に除去することができ、電子デバ
イスの特性を向上させることができる。
【００１２】反応性イオンエッチング後に一部残される
薄膜の膜厚は、前記のように０.５ｎｍ〜１０００ｎｍ
が好ましい。０.５ｎｍよりも薄い膜厚を目標にする
と、反応性イオンエッチング速度のばらつき等によって
薄膜に孔があく恐れがあり、１０００ｎｍよりも厚いと
物理的エッチングの加工時間が長くなり過ぎるためであ
る。
薄膜の膜厚は、前記のように０.５ｎｍ〜１０００ｎｍ
が好ましい。０.５ｎｍよりも薄い膜厚を目標にする
と、反応性イオンエッチング速度のばらつき等によって
薄膜に孔があく恐れがあり、１０００ｎｍよりも厚いと
物理的エッチングの加工時間が長くなり過ぎるためであ
る。
【００１３】
【発明の実施の形態】以下、本発明の実施形態を、弾性
表面波デバイスの場合を例にとって添付図により説明す
る。まず、図３（ａ）に示すように、直径３インチの単
結晶ＬｉＴａＯ3基板１１上に、スパッタリングにより
１ｗｔ％のＣｕを含有したＡｌ（以下、Ａｌ−１ｗｔ％
Ｃｕと記す）からなる電極膜１２を１００ｎｍの膜厚に
成膜する。ついで、図３（ｂ）に示すように、Ａｌ−１
ｗｔ％Ｃｕからなる電極膜１２の上にフォトレジストを
塗布し、フォトリソグラフィプロセスによりフォトレジ
ストをパターニングして線幅（Ｌ／Ｓ＝）０.５μｍ、
膜厚１μｍのレジストパターン１３を形成する。
表面波デバイスの場合を例にとって添付図により説明す
る。まず、図３（ａ）に示すように、直径３インチの単
結晶ＬｉＴａＯ3基板１１上に、スパッタリングにより
１ｗｔ％のＣｕを含有したＡｌ（以下、Ａｌ−１ｗｔ％
Ｃｕと記す）からなる電極膜１２を１００ｎｍの膜厚に
成膜する。ついで、図３（ｂ）に示すように、Ａｌ−１
ｗｔ％Ｃｕからなる電極膜１２の上にフォトレジストを
塗布し、フォトリソグラフィプロセスによりフォトレジ
ストをパターニングして線幅（Ｌ／Ｓ＝）０.５μｍ、
膜厚１μｍのレジストパターン１３を形成する。
【００１４】この後、図３（ｃ）に示すように、レジス
トパターン１３をマスクとして電極膜１２を反応性イオ
ンエッチングする。このとき、電極膜１２を２０ｎｍ残
すように反応性イオンエッチングを行なって電極膜１２
を途中まで除去する。反応性イオンエッチングは、ＢＣ
ｌ3＋Ｃｌ2＋Ｎ2の混合ガスを用いて平行平板ＲＩＥ装
置で行なう。もちろん、平行平板ＲＩＥ装置の代わり
に、ＩＣＰ、ＥＣＲ、ヘリコンなど高密度プラズマ源を
使ってもよい。
トパターン１３をマスクとして電極膜１２を反応性イオ
ンエッチングする。このとき、電極膜１２を２０ｎｍ残
すように反応性イオンエッチングを行なって電極膜１２
を途中まで除去する。反応性イオンエッチングは、ＢＣ
ｌ3＋Ｃｌ2＋Ｎ2の混合ガスを用いて平行平板ＲＩＥ装
置で行なう。もちろん、平行平板ＲＩＥ装置の代わり
に、ＩＣＰ、ＥＣＲ、ヘリコンなど高密度プラズマ源を
使ってもよい。
【００１５】この反応性イオンエッチング時には、Ｌｉ
ＴａＯ3基板１１は電極膜１２によって覆われていて露
出しないから、塩素系ガスを含む混合ガスによって反応
性イオンエッチングを行っても、ＬｉＴａＯ3基板１１
は塩素プラズマに晒されず、損傷することがない。
ＴａＯ3基板１１は電極膜１２によって覆われていて露
出しないから、塩素系ガスを含む混合ガスによって反応
性イオンエッチングを行っても、ＬｉＴａＯ3基板１１
は塩素プラズマに晒されず、損傷することがない。
【００１６】ついで、一旦、ＢＣｌ3＋Ｃｌ2＋Ｎ2の混
合ガスをＲＩＥ装置のチャンバ内から完全に排気した
後、ＬｉＴａＯ3基板１１を大気に晒すことなく、図３
（ｄ）に示すように、Ａｒイオンミリングで残りの電極
膜１２をオーバーエッチングぎみに除去し、ＬｉＴａＯ
3基板１１を完全に露出させる。Ａｒイオンミリング
は、ＥＣＲプラズマ源を用いたイオンシャワー方式で行
なう。もちろん他の高密度プラズマ源を用いても良い。
また、イオンシャワー方式の代わりに、基板にＲＦまた
はＤＣのバイアスを印加するイオン引き込み方式でも良
い。さらに、オーバーエッチング時間は、全イオンミリ
ング時間の３０％とした。
合ガスをＲＩＥ装置のチャンバ内から完全に排気した
後、ＬｉＴａＯ3基板１１を大気に晒すことなく、図３
（ｄ）に示すように、Ａｒイオンミリングで残りの電極
膜１２をオーバーエッチングぎみに除去し、ＬｉＴａＯ
3基板１１を完全に露出させる。Ａｒイオンミリング
は、ＥＣＲプラズマ源を用いたイオンシャワー方式で行
なう。もちろん他の高密度プラズマ源を用いても良い。
また、イオンシャワー方式の代わりに、基板にＲＦまた
はＤＣのバイアスを印加するイオン引き込み方式でも良
い。さらに、オーバーエッチング時間は、全イオンミリ
ング時間の３０％とした。
【００１７】研究の結果、電極膜１２が除去された部分
の物理的損傷はデバイス特性に大きな影響を与えないこ
とが確認された。従って、電極膜１２の残りをイオンミ
リングにより除去する際、充分なオーバーエッチング処
理を施し、電極膜１２の残渣を完全に除去することがで
きる。
の物理的損傷はデバイス特性に大きな影響を与えないこ
とが確認された。従って、電極膜１２の残りをイオンミ
リングにより除去する際、充分なオーバーエッチング処
理を施し、電極膜１２の残渣を完全に除去することがで
きる。
【００１８】この後、図３（ｅ）に示すように、レジス
ト剥離液でレジストパターン１３を除去して洗浄するこ
とにより、電極膜１２がパターニングされた櫛歯状電極
が得られる。この基板１１（親基板）を切断し、組立や
配線接続等を行うことにより弾性表面波デバイスが得ら
れる。
ト剥離液でレジストパターン１３を除去して洗浄するこ
とにより、電極膜１２がパターニングされた櫛歯状電極
が得られる。この基板１１（親基板）を切断し、組立や
配線接続等を行うことにより弾性表面波デバイスが得ら
れる。
【００１９】以上述べたように、上記実施形態において
は、イオンミリングにより充分なオーバーエッチング処
理を施しているにも拘らず、良好なデバイス特性が得ら
れる。これに対し、従来技術では、３０％ものオーバー
エッチングを行うと、塩素プラズマで基板が化学的な損
傷を受け、デバイス特性（挿入損失など）が著しく劣化
していた。
は、イオンミリングにより充分なオーバーエッチング処
理を施しているにも拘らず、良好なデバイス特性が得ら
れる。これに対し、従来技術では、３０％ものオーバー
エッチングを行うと、塩素プラズマで基板が化学的な損
傷を受け、デバイス特性（挿入損失など）が著しく劣化
していた。
【図１】（ａ）（ｂ）は、従来において、塩素系ガスを
用いて反応性イオンエッチングするようすを示す断面図
である。
用いて反応性イオンエッチングするようすを示す断面図
である。
【図２】オーバーエッチングによりダメージを受けた基
板を示す断面図である。
板を示す断面図である。
【図３】（ａ）〜（ｅ）は本発明の一実施形態による電
極形成工程を示す断面図である。
極形成工程を示す断面図である。
１１ ＬｉＴａＯ3基板 １２ 電極膜（Ａｕ−１ｗｔ％Ｃｕ） １３ レジストパターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 41/18 H03H 3/08
Claims (3)
- 【請求項１】 単結晶基板または単結晶膜または３軸配
向膜または１軸配向膜の上に形成された薄膜をエッチン
グによりパターニングする電子デバイスの作製方法であ
って、 前記薄膜を反応性イオンエッチングして該薄膜の膜厚を
０.５ｎｍ〜１０００ｎｍとした後、不活性ガスを主た
るガスとして用いる物理的エッチングにより、残った薄
膜を除去することを特徴とする電子デバイスの作製方
法。 - 【請求項２】 前記物理的エッチングは、イオンミリン
グであることを特徴とする、請求項１に記載の電子デバ
イスの作製方法。 - 【請求項３】 前記反応性イオンエッチングは、塩素系
ガスを含むガスを用いたものである、請求項１又は２に
記載の電子デバイスの作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23419198A JP3293564B2 (ja) | 1998-08-20 | 1998-08-20 | 電子デバイスの作製方法 |
| US09/353,999 US6204190B1 (en) | 1998-08-20 | 1999-07-16 | Method for producing an electronic device |
| DE1999135495 DE19935495A1 (de) | 1998-08-20 | 1999-07-28 | Verfahren zur Herstellung einer elektronischen Vorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23419198A JP3293564B2 (ja) | 1998-08-20 | 1998-08-20 | 電子デバイスの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068251A JP2000068251A (ja) | 2000-03-03 |
| JP3293564B2 true JP3293564B2 (ja) | 2002-06-17 |
Family
ID=16967117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23419198A Expired - Lifetime JP3293564B2 (ja) | 1998-08-20 | 1998-08-20 | 電子デバイスの作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6204190B1 (ja) |
| JP (1) | JP3293564B2 (ja) |
| DE (1) | DE19935495A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3712035B2 (ja) * | 1999-04-28 | 2005-11-02 | 株式会社村田製作所 | 表面波装置の製造方法 |
| JP4053320B2 (ja) * | 2002-03-18 | 2008-02-27 | 沖電気工業株式会社 | 弾性表面波デバイスの電極形成方法 |
| CN1302843C (zh) * | 2002-05-08 | 2007-03-07 | 达纳公司 | 等离子体辅助渗碳 |
| US20060228497A1 (en) * | 2002-05-08 | 2006-10-12 | Satyendra Kumar | Plasma-assisted coating |
| US20060233682A1 (en) * | 2002-05-08 | 2006-10-19 | Cherian Kuruvilla A | Plasma-assisted engine exhaust treatment |
| US20060237398A1 (en) * | 2002-05-08 | 2006-10-26 | Dougherty Mike L Sr | Plasma-assisted processing in a manufacturing line |
| US7189940B2 (en) * | 2002-12-04 | 2007-03-13 | Btu International Inc. | Plasma-assisted melting |
| WO2006127037A2 (en) * | 2004-11-05 | 2006-11-30 | Dana Corporation | Atmospheric pressure processing using microwave-generated plasmas |
| JP5085881B2 (ja) * | 2006-04-20 | 2012-11-28 | 三菱電機株式会社 | 半導体素子 |
| CN113851577B (zh) * | 2021-09-23 | 2024-02-20 | 业成光电（深圳）有限公司 | 压电传感器的制作方法 |
| WO2023094673A1 (en) | 2021-11-26 | 2023-06-01 | QphoX B.V. | Fabrication method for a thin-film layer on a substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07113774B2 (ja) * | 1987-05-29 | 1995-12-06 | 株式会社日立製作所 | パタ−ンの形成方法 |
| JPH06151382A (ja) * | 1992-11-11 | 1994-05-31 | Toshiba Corp | ドライエッチング方法 |
-
1998
- 1998-08-20 JP JP23419198A patent/JP3293564B2/ja not_active Expired - Lifetime
-
1999
- 1999-07-16 US US09/353,999 patent/US6204190B1/en not_active Expired - Lifetime
- 1999-07-28 DE DE1999135495 patent/DE19935495A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068251A (ja) | 2000-03-03 |
| DE19935495A1 (de) | 2000-03-02 |
| US6204190B1 (en) | 2001-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3266109B2 (ja) | 電子デバイスの作製方法 | |
| JP3293564B2 (ja) | 電子デバイスの作製方法 | |
| JP3170791B2 (ja) | Ａｌ系材料膜のエッチング方法 | |
| JPS5812344B2 (ja) | 銅を基材とする金属パタ−ンの形成方法 | |
| EP1156132B1 (en) | Method of forming electrode film | |
| US6426012B1 (en) | Wet chemical etch process for patterning MRAM magnetic layers | |
| JP2007336417A (ja) | 弾性表面波素子片およびその製造方法 | |
| US6306313B1 (en) | Selective etching of thin films | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| JPH061764B2 (ja) | パタ−ン形成法 | |
| JP5165855B2 (ja) | 圧電素子形成方法 | |
| US5641382A (en) | Method to remove residue of metal etch | |
| JPH05283970A (ja) | 高周波帯弾性表面波素子 | |
| JP3645658B2 (ja) | 半導体装置の製造方法 | |
| JPH07263426A (ja) | 積層配線のドライエッチング方法 | |
| JPS61251221A (ja) | 導体パタ−ンの製造方法 | |
| JP3169654B2 (ja) | 半導体装置の製造方法 | |
| JPH0294911A (ja) | 弾性表面波素子の製造方法 | |
| JPH08107105A (ja) | シリコン系材料層のパターニング方法 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JPH0555218A (ja) | 半導体装置及びその製造方法 | |
| JPH07230984A (ja) | 積層配線のドライエッチング方法 | |
| JPH0653181A (ja) | 電極形成方法 | |
| JPH10116819A (ja) | アルミニウム膜又はアルミニウム合金膜のエッチング方 法 | |
| JPH0574744A (ja) | 異方性エツチング法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140405 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |