JP2000047250A - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JP2000047250A JP2000047250A JP10210026A JP21002698A JP2000047250A JP 2000047250 A JP2000047250 A JP 2000047250A JP 10210026 A JP10210026 A JP 10210026A JP 21002698 A JP21002698 A JP 21002698A JP 2000047250 A JP2000047250 A JP 2000047250A
- Authority
- JP
- Japan
- Prior art keywords
- line
- liquid crystal
- crystal display
- common electrode
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 広い視野角を確保しながら高い輝度を得るこ
とができる液晶表示装置を提供する。 【解決手段】 表示部７の一方の共通電極線６近傍に
は、走査線５が配設されており、この走査線５にゲート
が接続された電解効果型の薄膜トランジスタ１が設けら
れている。この薄膜トランジスタ１のドレインは共通電
極線６に接続され、そのソースは対向電極３に接続され
ている。更に、対向電極３と一方の信号線４との間に
は、他方の信号線４に接続され信号線４と同方向に延び
る画素電極２が設けられている。そして、対向電極３
が、共通電極線６、画素電極２及び信号線４に囲まれて
いる。
とができる液晶表示装置を提供する。 【解決手段】 表示部７の一方の共通電極線６近傍に
は、走査線５が配設されており、この走査線５にゲート
が接続された電解効果型の薄膜トランジスタ１が設けら
れている。この薄膜トランジスタ１のドレインは共通電
極線６に接続され、そのソースは対向電極３に接続され
ている。更に、対向電極３と一方の信号線４との間に
は、他方の信号線４に接続され信号線４と同方向に延び
る画素電極２が設けられている。そして、対向電極３
が、共通電極線６、画素電極２及び信号線４に囲まれて
いる。
Description
【０００１】
【発明の属する技術分野】本発明はＯＡ機器用の表示装
置等に使用される液晶表示パネルに関し、特に、高輝度
化を図った液晶表示パネルに関する。
置等に使用される液晶表示パネルに関し、特に、高輝度
化を図った液晶表示パネルに関する。
【０００２】
【従来の技術】液晶表示パネルにおいては、平行に配置
された２枚の透明基板の間に設けられた液晶に対し前記
透明基板に垂直に電圧を印加して表示の制御を行うアク
ティブマトリクス方式の液晶表示パネルが主流となって
いる。しかし、この電圧印加方式の液晶表示パネルで
は、画面を見る角度により、見え方に大きな差が生じる
という欠点がある。
された２枚の透明基板の間に設けられた液晶に対し前記
透明基板に垂直に電圧を印加して表示の制御を行うアク
ティブマトリクス方式の液晶表示パネルが主流となって
いる。しかし、この電圧印加方式の液晶表示パネルで
は、画面を見る角度により、見え方に大きな差が生じる
という欠点がある。
【０００３】そこで、近時、透明基板に平行に電圧を印
加することにより、見る角度による見え方の差を低減し
広い視野角特性を得ることができるＩＰＳ方式の液晶表
示パネルが製品化されつつある。
加することにより、見る角度による見え方の差を低減し
広い視野角特性を得ることができるＩＰＳ方式の液晶表
示パネルが製品化されつつある。
【０００４】しかし、ＩＰＳ方式では、画素への書込が
終わった後の信号線電位の変化により発生する電界及び
隣接する信号線の電位の変化による電界によって表示が
影響を受けてしまう。
終わった後の信号線電位の変化により発生する電界及び
隣接する信号線の電位の変化による電界によって表示が
影響を受けてしまう。
【０００５】そこで、この表示への影響を防止するため
画素に隣接する信号線と画素との間に所定値以上の幅を
有する共通電極線が配置された液晶表示パネルが開示さ
れている（特開平９−１５６５０号公報）。図７は従来
の液晶表示パネルを示す模式図である。
画素に隣接する信号線と画素との間に所定値以上の幅を
有する共通電極線が配置された液晶表示パネルが開示さ
れている（特開平９−１５６５０号公報）。図７は従来
の液晶表示パネルを示す模式図である。
【０００６】従来のＩＰＳ方式の液晶表示パネルには、
相互に交差する複数本の信号線５４及び複数本の走査線
５５が設けられており、隣り合う信号線５４及び隣り合
う走査線５５に囲まれた領域が基本画素単位の表示部５
７となっている。また、表示部７の中心部には、信号線
５４と同方向に延びる画素電極５２が配設されている。
更に、走査線５５にゲートが接続された電解効果型の薄
膜トランジスタ５１が設けられており、そのドレインは
信号線５４に接続され、そのソースは画素電極５２に接
続されている。
相互に交差する複数本の信号線５４及び複数本の走査線
５５が設けられており、隣り合う信号線５４及び隣り合
う走査線５５に囲まれた領域が基本画素単位の表示部５
７となっている。また、表示部７の中心部には、信号線
５４と同方向に延びる画素電極５２が配設されている。
更に、走査線５５にゲートが接続された電解効果型の薄
膜トランジスタ５１が設けられており、そのドレインは
信号線５４に接続され、そのソースは画素電極５２に接
続されている。
【０００７】更にまた、基本画素単位の薄膜トランジス
タ５１が設けられていない走査線５５と画素電極５２と
の間には、走査線５５と同方向に延びる共通電極線５６
が設けられている。更に、画素電極５２と両信号線５４
との間には、信号線５４と同方向に延びる対向電極５３
が設けられている。そして、対向電極５３は共通電極線
５６に接続されている。
タ５１が設けられていない走査線５５と画素電極５２と
の間には、走査線５５と同方向に延びる共通電極線５６
が設けられている。更に、画素電極５２と両信号線５４
との間には、信号線５４と同方向に延びる対向電極５３
が設けられている。そして、対向電極５３は共通電極線
５６に接続されている。
【０００８】なお、これらの薄膜トランジスタ５１等
は、一方の透明基板上に配設されている。
は、一方の透明基板上に配設されている。
【０００９】このように構成された従来の液晶表示パネ
ルによれば、クロストークが軽減され、良好な画質及び
広い視野角が得られる。
ルによれば、クロストークが軽減され、良好な画質及び
広い視野角が得られる。
【００１０】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の液晶表示パネルには共通電極線５６が設け
られているので、実際に表示を行う領域（開口部）が捩
れネマティック（ＴＮ）方式と比して狭くなり、高輝度
化を実現するのが困難であるという問題点がある。
ような従来の液晶表示パネルには共通電極線５６が設け
られているので、実際に表示を行う領域（開口部）が捩
れネマティック（ＴＮ）方式と比して狭くなり、高輝度
化を実現するのが困難であるという問題点がある。
【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、広い視野角を確保しながら高い輝度を得る
ことができる液晶表示パネルを提供することを目的とす
る。
のであって、広い視野角を確保しながら高い輝度を得る
ことができる液晶表示パネルを提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明に係る液晶表示パ
ネルは、透明基板と、この透明基板上に設けられた薄膜
トランジスタと、前記透明基板上に設けられた画素電極
と、前記透明基板上に設けられ前記薄膜トランジスタの
ゲートに接続され外部回路により前記薄膜トランジスタ
のオン状態とオフ状態とを切替える電圧が印加される走
査線と、前記透明基板上に設けられ前記薄膜トランジス
タのソースに接続され前記画素電極との間の電位差が液
晶に印加される電圧となる対向電極と、前記透明基板上
に設けられ前記薄膜トランジスタのドレインに接続され
前記外部回路により前記対向電極の電位を制御する電圧
が印加される共通電極線と、を有することを特徴とす
る。
ネルは、透明基板と、この透明基板上に設けられた薄膜
トランジスタと、前記透明基板上に設けられた画素電極
と、前記透明基板上に設けられ前記薄膜トランジスタの
ゲートに接続され外部回路により前記薄膜トランジスタ
のオン状態とオフ状態とを切替える電圧が印加される走
査線と、前記透明基板上に設けられ前記薄膜トランジス
タのソースに接続され前記画素電極との間の電位差が液
晶に印加される電圧となる対向電極と、前記透明基板上
に設けられ前記薄膜トランジスタのドレインに接続され
前記外部回路により前記対向電極の電位を制御する電圧
が印加される共通電極線と、を有することを特徴とす
る。
【００１３】本発明においては、走査線に印加される電
圧により薄膜トランジスタがオフ状態とされると、対向
電極は電気的に開放の状態となる。従って、次に薄膜ト
ランジスタがオン状態となるまでに画素電極の電位が変
化しても画素電極と対向電極との間の電圧が一定に保持
される。このため、従来使用されていた電界の影響を防
止するための配線が不要となり、開口部を広く確保する
ことが可能である。これにより、高い輝度を得ることが
できる。
圧により薄膜トランジスタがオフ状態とされると、対向
電極は電気的に開放の状態となる。従って、次に薄膜ト
ランジスタがオン状態となるまでに画素電極の電位が変
化しても画素電極と対向電極との間の電圧が一定に保持
される。このため、従来使用されていた電界の影響を防
止するための配線が不要となり、開口部を広く確保する
ことが可能である。これにより、高い輝度を得ることが
できる。
【００１４】なお、前記画素電極及び前記対向電極は、
前記透明基板の厚さ方向において相互に重なる領域を有
することが望ましい。
前記透明基板の厚さ方向において相互に重なる領域を有
することが望ましい。
【００１５】また、前記共通電極線は、この共通電極線
を挟んで隣接する画素間で共有されていてもよい。
を挟んで隣接する画素間で共有されていてもよい。
【００１６】更に、前記画素電極に接続された信号線を
有し、前記対向電極は、前記共通電極線、前記画素電極
及び前記信号線により囲まれていてもよい。
有し、前記対向電極は、前記共通電極線、前記画素電極
及び前記信号線により囲まれていてもよい。
【００１７】更にまた、前記共通電極線と前記走査線と
は、相互に平行であってもよく、前記共通電極線と前記
信号線とは、相互に直交してもよい。
は、相互に平行であってもよく、前記共通電極線と前記
信号線とは、相互に直交してもよい。
【００１８】
【発明の実施の形態】以下、本発明の実施例に係る液晶
表示パネルについて、添付の図面を参照して具体的に説
明する。図１は本発明の第１の実施例に係る液晶表示パ
ネルを示す模式図である。また、図２は第１の実施例に
おける基本画素単位の等価回路を示す回路図である。
表示パネルについて、添付の図面を参照して具体的に説
明する。図１は本発明の第１の実施例に係る液晶表示パ
ネルを示す模式図である。また、図２は第１の実施例に
おける基本画素単位の等価回路を示す回路図である。
【００１９】本実施例の液晶表示パネルには、１対の偏
光板を有する２枚の透明基板（図示せず）及びこれらの
基板に挟持された液晶層（図示せず）が配設されてい
る。
光板を有する２枚の透明基板（図示せず）及びこれらの
基板に挟持された液晶層（図示せず）が配設されてい
る。
【００２０】また、一方の透明基板の液晶層側の面上に
は、相互に直交する複数本の信号線４及び複数本の共通
電極線６が設けられており、隣り合う信号線４及び隣り
合う共通電極線６に囲まれた領域が基本画素単位の表示
部７となっている。更に、表示部７の中心部には、信号
線４と同方向に延びる対向電極３が配設されている。
は、相互に直交する複数本の信号線４及び複数本の共通
電極線６が設けられており、隣り合う信号線４及び隣り
合う共通電極線６に囲まれた領域が基本画素単位の表示
部７となっている。更に、表示部７の中心部には、信号
線４と同方向に延びる対向電極３が配設されている。
【００２１】そして、表示部７の一方の共通電極線６近
傍には、走査線５が配設されており、この走査線５にゲ
ートが接続された電解効果型の薄膜トランジスタ（ＴＦ
Ｔ）１が設けられている。この薄膜トランジスタ１のド
レインは共通電極線６に接続され、そのソースは対向電
極３に接続されている。更に、対向電極３と一方の信号
線４との間には、他方の信号線４に接続され信号線４と
同方向に延びる画素電極２が設けられている。そして、
対向電極３が、共通電極線６、画素電極２及び信号線４
に囲まれている。
傍には、走査線５が配設されており、この走査線５にゲ
ートが接続された電解効果型の薄膜トランジスタ（ＴＦ
Ｔ）１が設けられている。この薄膜トランジスタ１のド
レインは共通電極線６に接続され、そのソースは対向電
極３に接続されている。更に、対向電極３と一方の信号
線４との間には、他方の信号線４に接続され信号線４と
同方向に延びる画素電極２が設けられている。そして、
対向電極３が、共通電極線６、画素電極２及び信号線４
に囲まれている。
【００２２】そして、このように構成された基本画素単
位が繰り返し前記一方の透明基板上に形成されている。
また、信号線４、走査線５及び共通電極線６に電圧を制
御しながら印加する外部回路（図示せず）がパネルの外
部に設けられている。
位が繰り返し前記一方の透明基板上に形成されている。
また、信号線４、走査線５及び共通電極線６に電圧を制
御しながら印加する外部回路（図示せず）がパネルの外
部に設けられている。
【００２３】走査線５に印加される電圧は、画素が選択
され時にオン電圧が印加されるように外部回路により制
御され、即ち、薄膜トランジスタ１のオン状態とオフ状
態とを切替える電圧が印加され、走査線５の電位により
各画素の書込状態及び保持状態が選択される。また、共
通電極線６に印加される電圧は、対向電極３の電位を制
御する電圧であって画素及び表示状態に拘わらず一定で
あり、走査線５にオン電圧が印加されている時間と同じ
時間だけ一定電位が出力され、走査線５毎に走査線５と
共通電極線６との電位の関係が反転するように外部回路
により制御されている。そして、信号線４に印加される
電圧は、画面に表示される映像に応じて、予め印加電圧
と透過率との関係から算出される電圧が各画素毎に走査
線５に印加される電圧のタイミングに合わせて印加され
るように外部回路により制御されている。そして、１対
の画素電極２と対向電極３との電位差によりその基本画
素単位の液晶層に電圧が印加される。
され時にオン電圧が印加されるように外部回路により制
御され、即ち、薄膜トランジスタ１のオン状態とオフ状
態とを切替える電圧が印加され、走査線５の電位により
各画素の書込状態及び保持状態が選択される。また、共
通電極線６に印加される電圧は、対向電極３の電位を制
御する電圧であって画素及び表示状態に拘わらず一定で
あり、走査線５にオン電圧が印加されている時間と同じ
時間だけ一定電位が出力され、走査線５毎に走査線５と
共通電極線６との電位の関係が反転するように外部回路
により制御されている。そして、信号線４に印加される
電圧は、画面に表示される映像に応じて、予め印加電圧
と透過率との関係から算出される電圧が各画素毎に走査
線５に印加される電圧のタイミングに合わせて印加され
るように外部回路により制御されている。そして、１対
の画素電極２と対向電極３との電位差によりその基本画
素単位の液晶層に電圧が印加される。
【００２４】次に、このように構成された本実施例の液
晶表示パネルの動作について説明する。図３（ａ）は走
査線５に印加される電圧を示すタイミングチャート、
（ｂ）は共通電極線６に印加される電圧を示すタイミン
グチャート、（ｃ）は信号線４に印加される電圧を示す
タイミングチャートである。
晶表示パネルの動作について説明する。図３（ａ）は走
査線５に印加される電圧を示すタイミングチャート、
（ｂ）は共通電極線６に印加される電圧を示すタイミン
グチャート、（ｃ）は信号線４に印加される電圧を示す
タイミングチャートである。
【００２５】図３（ａ）に示すように、走査線５の電位
がオン電位になると、薄膜トランジスタ１がオン状態と
なり、対向電極３に共通電極線６の電位が供給される。
これにより、共通電極線６の電位と信号線４の電位との
電位差が液晶部分に印加される電圧となる。
がオン電位になると、薄膜トランジスタ１がオン状態と
なり、対向電極３に共通電極線６の電位が供給される。
これにより、共通電極線６の電位と信号線４の電位との
電位差が液晶部分に印加される電圧となる。
【００２６】次に、走査線５の電位がオフ電位になる
と、薄膜トランジスタ１がオフ状態となり、対向電極３
と共通電極線６との接続が切断され、対向電極３は電気
的に開放の状態になる。従って、次に走査線５にオン電
圧が印加されるまでの間、信号線４の電位が変化しても
画素電極２と対向電極３との間の電圧は一定に保持され
る。
と、薄膜トランジスタ１がオフ状態となり、対向電極３
と共通電極線６との接続が切断され、対向電極３は電気
的に開放の状態になる。従って、次に走査線５にオン電
圧が印加されるまでの間、信号線４の電位が変化しても
画素電極２と対向電極３との間の電圧は一定に保持され
る。
【００２７】このように、本実施例においては、電圧の
保持状態における画素電極２の電位と信号線４の電位と
が常に等しくなるため、信号線４の電位の変化が表示に
及ぼす影響を防止するための配線が不要である。これに
より、従来この配線が占めていた面積を表示領域として
使用することが可能となり、広い開口部面積を確保する
ことができる。また、信号線４が画素電極２と共用化さ
れるので、従来と比して配線が占める面積をより低減
し、これにより不要となった配線分の領域も開口部とし
て利用することができる。従って、高輝度化が実現可能
となる。
保持状態における画素電極２の電位と信号線４の電位と
が常に等しくなるため、信号線４の電位の変化が表示に
及ぼす影響を防止するための配線が不要である。これに
より、従来この配線が占めていた面積を表示領域として
使用することが可能となり、広い開口部面積を確保する
ことができる。また、信号線４が画素電極２と共用化さ
れるので、従来と比して配線が占める面積をより低減
し、これにより不要となった配線分の領域も開口部とし
て利用することができる。従って、高輝度化が実現可能
となる。
【００２８】次に、本発明の第２の実施例について説明
する。本実施例においては、対向電極と画素電極との間
に補助容量が設けられている。図４は本発明の第２の実
施例に係る液晶表示パネルを示す模式図である。また、
図５は第２の実施例における基本画素単位の等価回路を
示す回路図である。なお、図４及び５に示す第２の実施
例において、図１及び２に示す第１の実施例と同一の構
成要素には同一の符号を付して、その詳細な説明は省略
する。
する。本実施例においては、対向電極と画素電極との間
に補助容量が設けられている。図４は本発明の第２の実
施例に係る液晶表示パネルを示す模式図である。また、
図５は第２の実施例における基本画素単位の等価回路を
示す回路図である。なお、図４及び５に示す第２の実施
例において、図１及び２に示す第１の実施例と同一の構
成要素には同一の符号を付して、その詳細な説明は省略
する。
【００２９】本実施例においては、第１の実施例と同様
に、表示部７の中心部に信号線４と同方向に延びる対向
電極１３が配設されている。この対向電極１３は、画素
電極２の共通電極線６に平行な部分と重なり合う領域を
有しており、これにより、補助容量１３ａが形成されて
いる。
に、表示部７の中心部に信号線４と同方向に延びる対向
電極１３が配設されている。この対向電極１３は、画素
電極２の共通電極線６に平行な部分と重なり合う領域を
有しており、これにより、補助容量１３ａが形成されて
いる。
【００３０】従って、本実施例においては、画素電極２
に対する対向電極１３の電位がより確実に保持されるの
で、画質が向上する。
に対する対向電極１３の電位がより確実に保持されるの
で、画質が向上する。
【００３１】次に、本発明の第３の実施例について説明
する。本実施例においては、薄膜トランジスタが設けら
れた共通電極線が２個の基本画素単位で共有され、この
２個の基本画素単位から構成される新たな基本単位が繰
り返し一方の透明基板上に形成されている。図６は本発
明の第３の実施例に係る液晶表示パネルを示す模式図で
ある。なお、図６に示す第３の実施例において、図１に
示す第１の実施例と同一の構成要素には同一の符号を付
して、その詳細な説明は省略する。
する。本実施例においては、薄膜トランジスタが設けら
れた共通電極線が２個の基本画素単位で共有され、この
２個の基本画素単位から構成される新たな基本単位が繰
り返し一方の透明基板上に形成されている。図６は本発
明の第３の実施例に係る液晶表示パネルを示す模式図で
ある。なお、図６に示す第３の実施例において、図１に
示す第１の実施例と同一の構成要素には同一の符号を付
して、その詳細な説明は省略する。
【００３２】本実施例においては、各基本画素単位は第
１の実施例と同様に構成されている。但し、薄膜トラン
ジスタ１が設けられた共通電極線６が２個の基本画素単
位で共有され、その２個の基本画素単位はこの共通電極
線６を対称の軸として相互に線対称の関係にある。ま
た、第１の実施例では設けられていた他方の共通電極線
６が設けられていない。更に、画素電極２の共通電極線
６に平行な部分も信号線４が延びる方向において隣り合
う２個の基本画素単位間で共有されている。そして、信
号線４が延びる方向において隣り合う２個の基本画素単
位から新たな基本単位が構成され、この基本単位が繰り
返し透明基板上に形成されている。
１の実施例と同様に構成されている。但し、薄膜トラン
ジスタ１が設けられた共通電極線６が２個の基本画素単
位で共有され、その２個の基本画素単位はこの共通電極
線６を対称の軸として相互に線対称の関係にある。ま
た、第１の実施例では設けられていた他方の共通電極線
６が設けられていない。更に、画素電極２の共通電極線
６に平行な部分も信号線４が延びる方向において隣り合
う２個の基本画素単位間で共有されている。そして、信
号線４が延びる方向において隣り合う２個の基本画素単
位から新たな基本単位が構成され、この基本単位が繰り
返し透明基板上に形成されている。
【００３３】従って、本実施例においては、共通電極線
６及び信号線４の一部が隣り合う基本画素単位により共
有されているので、有効な表示部７の面積がより拡大さ
れる。
６及び信号線４の一部が隣り合う基本画素単位により共
有されているので、有効な表示部７の面積がより拡大さ
れる。
【００３４】なお、第３の実施例を第２の実施例に適用
することも可能である。
することも可能である。
【００３５】また、走査線等が透明基板上に積層される
順序は図１、４又は６に示す順序に限定されるものでは
ない。例えば、信号線よりも上層に共通電極線が設けら
れていてもよい。
順序は図１、４又は６に示す順序に限定されるものでは
ない。例えば、信号線よりも上層に共通電極線が設けら
れていてもよい。
【００３６】
【発明の効果】以上詳述したように、本発明によれば、
従来必要とされていた配線がなくても電界が表示に及ぼ
す影響を防止することができるので、その配線が不要と
なる。従って、広い開口部を確保することができ、これ
により、広い視野角を確保しながら高い輝度を得ること
ができる。
従来必要とされていた配線がなくても電界が表示に及ぼ
す影響を防止することができるので、その配線が不要と
なる。従って、広い開口部を確保することができ、これ
により、広い視野角を確保しながら高い輝度を得ること
ができる。
【図１】本発明の第１の実施例に係る液晶表示パネルを
示す模式図である。
示す模式図である。
【図２】第１の実施例における基本画素単位の等価回路
を示す回路図である。
を示す回路図である。
【図３】（ａ）は走査線５に印加される電圧を示すタイ
ミングチャート、（ｂ）は共通電極線６に印加される電
圧を示すタイミングチャート、（ｃ）は信号線４に印加
される電圧を示すタイミングチャートである。
ミングチャート、（ｂ）は共通電極線６に印加される電
圧を示すタイミングチャート、（ｃ）は信号線４に印加
される電圧を示すタイミングチャートである。
【図４】本発明の第２の実施例に係る液晶表示パネルを
示す模式図である。
示す模式図である。
【図５】第２の実施例における基本画素単位の等価回路
を示す回路図である。
を示す回路図である。
【図６】本発明の第３の実施例に係る液晶表示パネルを
示す模式図である。
示す模式図である。
【図７】従来の液晶表示パネルを示す模式図である。
１、５１；薄膜トランジスタ ２、５２；画素電極 ３、１３、５３；対向電極 ４、５４；信号線 ５、５５；走査線 ６、５６；共通電極線 ７、５７；表示部 １３ａ；補助容量
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年７月２９日（１９９８．７．２
９）
９）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
Claims (6)
- 【請求項１】 透明基板と、この透明基板上に設けられ
た薄膜トランジスタと、前記透明基板上に設けられた画
素電極と、前記透明基板上に設けられ前記薄膜トランジ
スタのゲートに接続され外部回路により前記薄膜トラン
ジスタのオン状態とオフ状態とを切替える電圧が印加さ
れる走査線と、前記透明基板上に設けられ前記薄膜トラ
ンジスタのソースに接続され前記画素電極との間の電位
差が液晶に印加される電圧となる対向電極と、前記透明
基板上に設けられ前記薄膜トランジスタのドレインに接
続され前記外部回路により前記対向電極の電位を制御す
る電圧が印加される共通電極線と、を有することを特徴
とする液晶表示パネル。 - 【請求項２】 前記画素電極及び前記対向電極は、前記
透明基板の厚さ方向において相互に重なる領域を有する
ことを特徴とする請求項１に記載の液晶表示パネル。 - 【請求項３】 前記共通電極線は、この共通電極線を挟
んで隣接する画素間で共有されていることを特徴とする
請求項１又は２に記載の液晶表示パネル。 - 【請求項４】 前記画素電極に接続された信号線を有
し、前記対向電極は、前記共通電極線、前記画素電極及
び前記信号線により囲まれていることを特徴とする請求
項１乃至３のいずれか１項に記載の液晶表示パネル。 - 【請求項５】 前記共通電極線と前記走査線とは、相互
に平行であることを特徴とする請求項１乃至４のいずれ
か１項に記載の液晶表示パネル。 - 【請求項６】 前記共通電極線と前記信号線とは、相互
に直交することを特徴とする請求項４又は５に記載の液
晶表示パネル。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21002698A JP3156671B2 (ja) | 1998-07-24 | 1998-07-24 | 液晶表示パネル |
| US09/359,356 US6396555B1 (en) | 1998-07-24 | 1999-07-21 | LCD panel in which the scanning line and the line connected to the drain of the TFT are parallel |
| TW088112578A TW536654B (en) | 1998-07-24 | 1999-07-22 | Liquid crystal display panel |
| KR1019990030169A KR100342123B1 (ko) | 1998-07-24 | 1999-07-24 | 액정 디스플레이 패널 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21002698A JP3156671B2 (ja) | 1998-07-24 | 1998-07-24 | 液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000047250A true JP2000047250A (ja) | 2000-02-18 |
| JP3156671B2 JP3156671B2 (ja) | 2001-04-16 |
Family
ID=16582597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21002698A Expired - Fee Related JP3156671B2 (ja) | 1998-07-24 | 1998-07-24 | 液晶表示パネル |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6396555B1 (ja) |
| JP (1) | JP3156671B2 (ja) |
| KR (1) | KR100342123B1 (ja) |
| TW (1) | TW536654B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008262006A (ja) * | 2007-04-11 | 2008-10-30 | Nec Lcd Technologies Ltd | アクティブマトリクス基板及び液晶パネル |
| JP2009098374A (ja) * | 2007-10-16 | 2009-05-07 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2012234212A (ja) * | 2012-09-03 | 2012-11-29 | Nlt Technologies Ltd | アクティブマトリクス基板及び液晶パネル |
| CN105867033A (zh) * | 2016-06-13 | 2016-08-17 | 厦门天马微电子有限公司 | 阵列基板以及液晶显示面板 |
| WO2017046931A1 (ja) * | 2015-09-17 | 2017-03-23 | 堺ディスプレイプロダクト株式会社 | 液晶表示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100895017B1 (ko) * | 2002-12-10 | 2009-04-30 | 엘지디스플레이 주식회사 | 개구율이 향상된 횡전계모드 액정표시소자 |
| US9461072B2 (en) * | 2013-12-25 | 2016-10-04 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display array substrates and a method for manufacturing the same |
| CN104570523B (zh) * | 2015-01-16 | 2018-11-13 | 昆山龙腾光电有限公司 | 一种阵列基板、阵列基板的形成方法及液晶显示装置 |
| CN113589604A (zh) * | 2021-07-29 | 2021-11-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4678282A (en) * | 1985-02-19 | 1987-07-07 | Ovonic Imaging Systems, Inc. | Active display matrix addressable without crossed lines on any one substrate and method of using the same |
| JPH07128687A (ja) | 1993-10-28 | 1995-05-19 | Victor Co Of Japan Ltd | アクティブマトリックス型パネル装置 |
| JPH07239480A (ja) | 1994-03-01 | 1995-09-12 | Hitachi Ltd | 液晶表示基板 |
| JP2708098B2 (ja) | 1995-04-28 | 1998-02-04 | 株式会社日立製作所 | 液晶表示装置 |
| JP3465835B2 (ja) * | 1995-08-21 | 2003-11-10 | 松下電器産業株式会社 | アクティブマトリクス型液晶表示装置 |
| JPH0980473A (ja) * | 1995-09-08 | 1997-03-28 | Hitachi Ltd | 液晶表示素子 |
| JPH09230311A (ja) * | 1995-11-14 | 1997-09-05 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP3241981B2 (ja) | 1995-12-12 | 2001-12-25 | シャープ株式会社 | 液晶表示装置 |
| JP3963974B2 (ja) * | 1995-12-20 | 2007-08-22 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置 |
| JPH09185080A (ja) | 1995-12-28 | 1997-07-15 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JP3170446B2 (ja) | 1996-02-27 | 2001-05-28 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
| JP4026870B2 (ja) * | 1996-04-04 | 2007-12-26 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置の製造方法 |
| JP2776376B2 (ja) | 1996-06-21 | 1998-07-16 | 日本電気株式会社 | アクティブマトリクス液晶表示パネル |
| JP3313282B2 (ja) | 1996-06-24 | 2002-08-12 | 株式会社日立製作所 | 液晶表示装置 |
| JP3243185B2 (ja) * | 1996-07-15 | 2002-01-07 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
| JP2937131B2 (ja) * | 1996-08-30 | 1999-08-23 | 日本電気株式会社 | 液晶表示装置 |
| JP2845215B2 (ja) * | 1996-09-20 | 1999-01-13 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| JP3883244B2 (ja) * | 1997-01-23 | 2007-02-21 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
-
1998
- 1998-07-24 JP JP21002698A patent/JP3156671B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-21 US US09/359,356 patent/US6396555B1/en not_active Expired - Lifetime
- 1999-07-22 TW TW088112578A patent/TW536654B/zh not_active IP Right Cessation
- 1999-07-24 KR KR1019990030169A patent/KR100342123B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008262006A (ja) * | 2007-04-11 | 2008-10-30 | Nec Lcd Technologies Ltd | アクティブマトリクス基板及び液晶パネル |
| JP2009098374A (ja) * | 2007-10-16 | 2009-05-07 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP4662494B2 (ja) * | 2007-10-16 | 2011-03-30 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| US8542327B2 (en) | 2007-10-16 | 2013-09-24 | Japan Display Central Inc. | Liquid crystal display device |
| JP2012234212A (ja) * | 2012-09-03 | 2012-11-29 | Nlt Technologies Ltd | アクティブマトリクス基板及び液晶パネル |
| WO2017046931A1 (ja) * | 2015-09-17 | 2017-03-23 | 堺ディスプレイプロダクト株式会社 | 液晶表示装置 |
| CN105867033A (zh) * | 2016-06-13 | 2016-08-17 | 厦门天马微电子有限公司 | 阵列基板以及液晶显示面板 |
| CN105867033B (zh) * | 2016-06-13 | 2019-06-14 | 厦门天马微电子有限公司 | 阵列基板以及液晶显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100342123B1 (ko) | 2002-06-26 |
| US6396555B1 (en) | 2002-05-28 |
| TW536654B (en) | 2003-06-11 |
| KR20000011952A (ko) | 2000-02-25 |
| JP3156671B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3723911B2 (ja) | フリンジフィールド駆動液晶表示装置 | |
| JP2734444B2 (ja) | 液晶表示装置 | |
| JP2000338523A (ja) | 液晶表示装置 | |
| JP2006091890A (ja) | 液晶表示装置 | |
| US6654075B1 (en) | Liquid crystal display device and method for fabricating the same | |
| US8730442B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP3006586B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2002040480A (ja) | 液晶表示装置 | |
| JP4342696B2 (ja) | 液晶パネルの欠陥修正方法 | |
| JP2001281682A (ja) | アクティブマトリクス型液晶表示装置 | |
| US10847109B2 (en) | Active matrix substrate and display panel | |
| JPH06281959A (ja) | アクティブマトリックス液晶表示装置 | |
| JP3156671B2 (ja) | 液晶表示パネル | |
| JPH07239480A (ja) | 液晶表示基板 | |
| JP2937131B2 (ja) | 液晶表示装置 | |
| JP2008116916A (ja) | 液晶表示パネルおよびその動的デバイスアレイ基板 | |
| JP2000267122A (ja) | 垂直配向型液晶表示装置 | |
| JP2001166321A (ja) | 液晶表示装置 | |
| JPH0869000A (ja) | 液晶表示装置 | |
| JP3282542B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH10260408A (ja) | 液晶表示装置 | |
| JP2001013906A (ja) | 表示素子および投射型表示装置 | |
| JP2001235761A (ja) | 電気光学装置 | |
| JPH1090712A (ja) | 液晶表示装置 | |
| JP3207084B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |