JP2000031948A - クロック乗り換え装置 - Google Patents

クロック乗り換え装置

Info

Publication number
JP2000031948A
JP2000031948A JP10197149A JP19714998A JP2000031948A JP 2000031948 A JP2000031948 A JP 2000031948A JP 10197149 A JP10197149 A JP 10197149A JP 19714998 A JP19714998 A JP 19714998A JP 2000031948 A JP2000031948 A JP 2000031948A
Authority
JP
Japan
Prior art keywords
data
clock
reading
writing
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10197149A
Other languages
English (en)
Inventor
Hideo Sunaga
英男 須長
Masayuki Nemoto
誠幸 根元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10197149A priority Critical patent/JP2000031948A/ja
Priority to GB9903537A priority patent/GB2339515A/en
Priority to US09/262,707 priority patent/US6400785B1/en
Publication of JP2000031948A publication Critical patent/JP2000031948A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H04J3/085—Intermediate station arrangements, e.g. for branching, for tapping-off for ring networks, e.g. SDH/SONET rings, self-healing rings, meashed SDH/SONET networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S370/00—Multiplex communications
    • Y10S370/901—Wide area network
    • Y10S370/902—Packet switching
    • Y10S370/903—Osi compliant network
    • Y10S370/907—Synchronous optical network, SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【課題】 クロック乗り換え装置において、データの書
き込み位置と読み出し位置とが重なることによりデータ
化けが生じ、システムに重篤な影響を与えることを防止
する。 【解決手段】 入力手段２０は、Ｎバイト周期で同一の
データ構造が繰り返されるデータを入力する。書き込み
手段２１は、第１のクロックに同期して、２Ｎバイトの
記憶容量を有する記憶手段２２に、入力したデータを順
次書き込む。読み出し手段２３は、第２のクロックに同
期して記憶手段２２から書き込まれたデータを順次読み
出す。検知手段２５は、書き込み手段２１の書き込み位
置と読み出し手段２３の読み出し位置の差が所定の閾値
を下回っていることを検知する。移動手段２６は、検知
手段２５によって書き込み手段２１の書き込み位置と読
み出し手段２３の読み出し位置の差が所定の閾値を下回
っていることが検知された場合には、読み出し手段２３
の読み出し位置をＮバイトだけ進める。出力手段２４
は、読み出し手段２３によって読み出されたデータを出
力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はディジタル通信装置
等に使用されるクロック乗り換え装置に関し、特に、第
１のクロックに同期してデータを入力し、第２のクロッ
クに同期して入力されたデータを出力するクロック乗り
換え装置に関する。
【０００２】
【従来の技術】ディジタル通信装置等では、受信クロッ
クと送信クロックとが同期しない場合に、クロックの乗
り換えが行われる。即ち、受信クロック（第１のクロッ
ク）に同期して入力する受信データを、受信クロックと
周波数が同じで位相が同じとは限らない送信クロック
（第２のクロック）に同期させて送出することが行われ
る。
【０００３】このようなクロックの乗り換えを行うため
には、書き込みと読み出しが独立して行えるＦＩＦＯ
（first-in first-out ）方式のデュアルポートメモリ
などが用いられる。
【０００４】従来のクロック乗り換え装置を、図１１を
参照して説明する。図１１は、従来のクロック乗り換え
装置の構成を示すブロック図である。この図に示すよう
に、クロック乗り換え装置は、メモリ１０、書き込みア
ドレス発生部１１、位相監視部１２、および、読み出し
アドレス発生部１３によって構成されている。
【０００５】メモリ１０は、同時に書き込みと読み出し
が可能なデュアルポートＲＡＭによって構成され、所定
のビット（例えば、８ビット）のパラレルデータを入出
力することができる。また、メモリ１０は、図１２に示
すように、１〜Ｎまでのアドレスを有し、各アドレスに
は１バイトのデータを格納可能であるので、Ｎバイトの
データを格納することができる。
【０００６】書き込みアドレス発生部１１は、受信クロ
ック（第１のクロック）に同期して、書き込みデータを
格納するアドレス値（１〜Ｎ）を発生する。読み出しア
ドレス発生部１３は、送信クロック（第２のクロック）
に同期して、データを読み出すアドレス値（１〜Ｎ）を
発生する。
【０００７】位相監視部１２は、ディジタル通信装置に
電源が投入された場合に出力されるパワーオンリセット
信号を入力したときには、書き込みアドレスと読み出し
アドレスが所定の位相差（アドレス距離）を有するよう
になるまで、読み出しアドレス発生部１３の動作を停止
させる。
【０００８】次に、図１３を参照して図１１に示す従来
例の動作について説明する。書き込みアドレス発生部１
１は、第１のクロックに同期して書き込みアドレスを発
生し、メモリ１０に供給する。
【０００９】メモリ１０は、書き込みアドレス発生部１
１から供給された書き込みアドレス値に対応するアドレ
スに対して、書き込みデータを格納する。例えば、書き
込みアドレス値が“１”である場合には、図１３に示す
ように、ＡＤＤＲＥＳＳ：１に対してデータが書き込ま
れる。
【００１０】また、読み出しアドレス発生部１３は、第
２のクロックに同期して読み出しアドレス値を発生し、
メモリ１０に供給する。メモリ１０は、読み出しアドレ
ス発生部１３から供給された読み出しアドレス値に対応
するアドレスから、読み出しデータを取得する。例え
ば、読み出しアドレスが“Ｘ”である場合には、図１３
に示すように、ＡＤＤＲＥＳＳ：Ｘからデータが読み出
される。
【００１１】書き込みアドレス発生部１１および読み出
しアドレス発生部１３が発生するアドレス値は、１から
Ｎまで順に１ずつカウントアップされ、Ｎまでくると１
に循環する。従って、図１３に示すように、書き込みア
ドレス値に対応する書き込み位置と、読み出しアドレス
値に対応する読み出し位置は、互いに所定の距離を保っ
たままで循環することになる。
【００１２】
【発明が解決しようとする課題】ところで、何らかの不
都合により入力データの動作タイミングが変化し、図１
４に示すように、書き込みアドレスと読み出しアドレス
が重なってしまった場合には、読み出し中のアドレスに
対して書き込みが行われることになるため、読み出しデ
ータがデータ化けを生じるという問題点があった。
【００１３】特に、システム全体に対して影響を及ぼす
ようなデータ（例えば、ＳＯＮＥＴ（Synchronous Opti
cal Network ）のＫ１，Ｋ２ビット等）がデータ化けを
生じた場合に、そのデータをそのまま出力すると、シス
テム全体に影響が波及するという問題点があった。
【００１４】また、書き込みアドレスと読み出しアドレ
スが近接した状態で動作が継続している場合には、電源
電圧や環境温度の変動に起因して書き込みアドレスと読
み出しアドレスの位相差が変動し、その結果、読み出し
データがデータ化けを生ずる場合が頻出することになる
という問題点があった。
【００１５】更に、そのような場合には、電源電圧や環
境温度の変化が原因となってデータ化けが生ずるため、
装置のどの部分でそのような不具合が発生しているのか
を特定することが困難であるという問題点もあった。
【００１６】以上は、クロック乗り換え装置内で発生す
る不具合であったが、何らかの外部的な要因（例えば、
断線等）によって入力データが断絶した場合にも、メモ
リ１０に書き込まれるデータがデータ化けを生ずること
になる。そのような場合に、化けを生じたデータが、シ
ステム全体に対して影響を及ぼすデータである場合に
は、ある装置における不具合がシステム全体に波及する
ことになるという問題点があった。
【００１７】本発明はこのような点に鑑みてなされたも
のであり、読み出しデータのデータ化けを防止すること
が可能なクロック乗り換え装置を提供することを目的と
する。
【００１８】また、本発明は、特に、システム全体に影
響を与えるデータがデータ化けを生ずることを防止する
ことが可能なクロック乗り換え装置を提供することを目
的とする。
【００１９】
【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示す、Ｎバイト周期で同一のデー
タ構造が繰り返されるデータを第１のクロックに同期し
て入力し、第２のクロックに同期して出力するクロック
乗り換え装置において、前記データを入力する入力手段
２０と、少なくともＭ×Ｎ（Ｍ＝２，３，４，・・・）
バイトの記憶容量を有する記憶手段２２と、前記入力手
段２０から入力された前記データを、前記第１のクロッ
クに同期して前記記憶手段２２に順次書き込む書き込み
手段２１と、前記書き込み手段２１によって書き込まれ
た前記データを、前記第２のクロックに同期して順次読
み出す読み出し手段２３と、前記読み出し手段２３によ
って読み出されたデータを出力する出力手段２４と、前
記書き込み手段２１の書き込み位置と、前記読み出し手
段２３の読み出し位置とが所定の閾値以上接近したこと
を検知する検知手段２５と、前記検知手段２５によって
書き込み位置と読み出し位置とが所定の閾値以上接近し
たことが検知された場合には、前記読み出し手段２３の
読み出し位置をＰ×Ｎ（Ｐ＝１，２，３，・・・）バイ
ト分だけ移動させる移動手段２６と、を有することを特
徴とするクロック乗り換え装置が提供される。
【００２０】ここで、入力手段２０は、データを入力す
る。記憶手段２２は、データを少なくともＭ×Ｎ（Ｍ＝
２，３，４，・・・）バイト分記憶する。書き込み手段
２１は、入力手段２０から入力されたデータを、第１の
クロックに同期して記憶手段２２に順次書き込む。読み
出し手段２３は、書き込み手段２１によって書き込まれ
たデータを、第２のクロックに同期して順次読み出す。
出力手段２４は、読み出し手段２３によって読み出され
たデータを出力する。検知手段２５は、書き込み手段２
１の書き込み位置と、読み出し手段２３の読み出し位置
とが所定の閾値以上接近したことを検知する。移動手段
２６は、検知手段２５によって書き込み位置と読み出し
位置とが所定の閾値以上接近したことが検知された場合
には、読み出し手段２３の読み出し位置をＰ×Ｎ（Ｐ＝
１，２，３，・・・）バイト分だけ移動させる。
【００２１】また、図５に示す、第１のクロックに同期
してデータを入力し、第２のクロックに同期して出力す
るクロック乗り換え装置において、前記データを入力す
る入力手段２０と、前記データを記憶する記憶手段２２
と、前記入力手段２０から入力された前記データを、前
記第１のクロックに同期して前記記憶手段２２に順次書
き込む書き込み手段２１と、前記書き込み手段２１によ
って書き込まれた前記データを、前記第２のクロックに
同期して順次読み出す読み出し手段２３と、前記読み出
し手段２３によって読み出されたデータを出力する出力
手段２４と、前記書き込み手段２１の書き込み位置と、
前記読み出し手段２３の読み出し位置とが所定の閾値以
上接近したことを検知する検知手段２５と、前記検知手
段２５によって書き込み位置と読み出し位置とが所定の
閾値以上接近したことが検知された場合には、前記読み
出し手段２３の読み出し位置を所定の距離だけ移動させ
る移動手段２６と、電源投入時および障害復旧時に、所
定の期間だけ、前記閾値を大きな値に変更する閾値変更
手段２７と、を有することを特徴とするクロック乗り換
え装置が提供される。
【００２２】ここで、入力手段２０は、データを入力す
る。記憶手段２２は、データを記憶する。書き込み手段
２１は、入力手段２０から入力されたデータを、第１の
クロックに同期して記憶手段２２に順次書き込む。読み
出し手段２３は、書き込み手段２１によって書き込まれ
たデータを、第２のクロックに同期して順次読み出す。
出力手段２４は、読み出し手段２３によって読み出され
たデータを出力する。検知手段２５は、書き込み手段２
１の書き込み位置と、読み出し手段２３の読み出し位置
とが所定の閾値以上接近したことを検知する。移動手段
２６は、検知手段２５によって書き込み位置と読み出し
位置とが所定の閾値以上接近したことが検知された場合
には、読み出し手段２３の読み出し位置を所定の距離だ
け移動させる。閾値変更手段２７は、電源投入時および
障害復旧時に、所定の期間だけ、閾値をより大きな値に
変更する。
【００２３】更に、図７に示す、Ｎバイト周期で同一の
データ構造が繰り返されるデータを第１のクロックに同
期して入力し、第２のクロックに同期して入力されたデ
ータを出力するクロック乗り換え装置において、前記デ
ータを入力する入力手段２０と、前記データを記憶する
記憶手段２２と、前記入力手段２０から入力された前記
データを、前記第１のクロックに同期して前記記憶手段
２２に順次書き込む書き込み手段２１と、前記書き込み
手段２１によって書き込まれた前記データを、前記第２
のクロックに同期して順次読み出す読み出し手段２３
と、前記読み出し手段２３によって読み出された前記Ｎ
バイト分のデータのうち、所定のデータを抽出して所定
の期間にわたって保持する保持手段３１と、前記データ
に含まれている前記第１のクロックが正常であるか否か
を判定する判定手段３０と、前記判定手段３０によって
前記データに含まれている前記第１のクロックが正常で
あると判定された場合には、前記保持手段３１に保持さ
れた前記データを取得し、前記読み出し手段２３によっ
て読み出された前記Ｎバイト分のデータの所定の位置に
挿入して出力する出力手段３２と、を有することを特徴
とするクロック乗り換え装置が提供される。
【００２４】ここで、入力手段２０は、データを入力す
る。記憶手段２２は、データを記憶する。書き込み手段
２１は、入力手段２０から入力されたデータを、第１の
クロックに同期して記憶手段２２に順次書き込む。読み
出し手段２３は、書き込み手段２１によって書き込まれ
たデータを、第２のクロックに同期して順次読み出す。
保持手段３１は、読み出し手段２３によって読み出され
たＮバイト分のデータのうち、所定のデータを抽出して
所定の期間にわたって保持する。判定手段３０は、デー
タに含まれている第１のクロックが正常であるか否かを
判定する。出力手段３２は、判定手段３０によってデー
タに含まれている第１のクロックが正常であると判定さ
れた場合には、保持手段３１に保持されたデータを取得
し、読み出し手段２３によって読み出されたＮバイト分
のデータの所定の位置に挿入して出力する。
【００２５】更にまた、図９に示す、Ｎバイト周期で同
一のデータ構造が繰り返されるデータを第１のクロック
に同期して入力し、第２のクロックに同期して出力する
クロック乗り換え装置において、前記データを入力する
入力手段２０と、前記データを記憶する記憶手段２２
と、前記データが正常であるか否かを判定するための判
定情報を生成する判定情報生成手段４０と、前記入力手
段２０から入力されたＮバイト分の前記データの一部
に、前記判定情報生成手段４０によって生成された前記
判定情報を内挿する内挿手段４１と、前記判定情報が内
挿された前記Ｎバイト分のデータを前記第１のクロック
に同期して前記記憶手段２２に順次書き込む書き込み手
段２１と、前記書き込み手段２１によって書き込まれた
前記Ｎバイト分のデータを、前記第２のクロックに同期
して順次読み出す読み出し手段２３と、内挿されている
前記判定情報を参照して、前記データが正常であるか否
かを判定する判定手段４２と、を有することを特徴とす
るクロック乗り換え装置が提供される。
【００２６】ここで、データを入力する入力手段２０
と、記憶手段２２は、データを記憶する。判定情報生成
手段４０は、データが正常であるか否かを判定するため
の判定情報を生成する。内挿手段４１は、入力手段２０
から入力されたＮバイト分のデータの一部に、判定情報
生成手段４０によって生成された判定情報を内挿する。
書き込み手段２１は、判定情報が内挿されたＮバイト分
のデータを第１のクロックに同期して記憶手段２２に順
次書き込む。読み出し手段２３は、書き込み手段２１に
よって書き込まれたＮバイト分のデータを、第２のクロ
ックに同期して順次読み出す。判定手段４２は、内挿さ
れている判定情報を参照して、データが正常であるか否
かを判定する。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の第１の実施の形
態の構成例を示すブロック図である。なお、このクロッ
ク乗り換え装置は、例えば、図２に示す、ＳＯＮＥＴの
ディジタル通信装置の一部として構成され、オーバーヘ
ッド情報を第１のクロック（オーバーヘッド情報に含ま
れているクロック）に同期して入力し、第２のクロック
（ＳＯＮＥＴ多重化装置１５から供給されるクロック）
に同期して出力するものである。
【００２８】即ち、図２において、クロック乗り換え装
置１７は、フレーム同期信号、誤り監視符号、チャネル
識別信号、および、警報信号などからなるＳＯＮＥＴの
オーバーヘッド情報を第１のクロックに同期して入力
し、第２のクロックに同期して、ＳＯＮＥＴ多重化装置
１５に出力する。
【００２９】ＳＯＮＥＴ多重化装置１５は、データ１〜
３の３種類のデータを入力して多重化するとともに、多
重化されたデータを所定のデータ長さの固定長パケット
にパケット化し、クロック乗り換え装置１７から出力さ
れたオーバーヘッド情報をそれぞれのパケットに付加し
て、光ケーブル１６に光信号として送出する。
【００３０】図１に戻って、入力手段２０は、Ｎバイト
周期で同一のデータ構造が繰り返されるデータを入力す
る。なお、以下では、Ｎバイト周期で繰り返されるデー
タの基本単位を「フレーム」と呼ぶ。
【００３１】記憶手段２２は、書き込みと読み出しが独
立して行えるデュアルポートメモリ等によって構成され
ており、図３に示すように、２×Ｎバイトの記憶容量を
有している。
【００３２】書き込み手段２１は、入力手段２０から入
力されたデータを、第１のクロックに同期して記憶手段
２２のＡＤＤＲＥＳＳ：１〜２Ｎに順次書き込み、ＡＤ
ＤＲＥＳＳ：２Ｎまで達すると再びＡＤＤＲＥＳＳ：１
に戻って書き込みを継続する。
【００３３】読み出し手段２３は、書き込み手段２１に
よって記憶手段２２に書き込まれたデータを、第２のク
ロックに同期してＡＤＤＲＥＳＳ：１〜２Ｎの順に読み
出し、ＡＤＤＲＥＳＳ：２Ｎまで達すると再びＡＤＤＲ
ＥＳＳ：１に戻って読み出しを継続する。
【００３４】出力手段２４は、読み出し手段２３によっ
て読み出されたデータを、例えば、ＳＯＮＥＴ多重化装
置１５に対して出力する。検知手段２５は、書き込み手
段２１の書き込み位置と、読み出し手段２３の読み出し
位置とが所定の閾値以上接近したことを検知する。
【００３５】移動手段２６は、検知手段２５によって、
書き込み位置と読み出し位置とが所定の閾値以上接近し
たことが検知された場合には、読み出し手段２３の読み
出し位置をＮバイト分だけ移動させる。
【００３６】次に、以上の実施の形態の動作について説
明する。いま、ディジタル通信装置に電源が投入された
とすると、入力手段２０に対するオーバーヘッド情報の
供給が開始される。
【００３７】入力手段２０からデータの入力が開始され
ると、書き込み手段２１は、入力されたデータに含まれ
ているクロック（第１のクロック）信号を抽出し、この
クロック信号に同期して、データを記憶手段２２に順次
書き込む。
【００３８】そして、所定量のデータが書き込まれる
と、読み出し手段２３が動作を開始する。その結果、書
き込み位置と読み出し位置とが一定以上の距離を保つよ
うに設定される。
【００３９】読み出し手段２３は、記憶手段２２に記憶
されているデータを、第２のクロックに同期して、ＡＤ
ＤＲＥＳＳ：１〜２Ｎの順に読み出し、出力手段２４に
供給する。
【００４０】その結果、記憶手段２２には、図３に示す
ように、ＡＤＤＲＥＳＳ：１〜Ｎに対して１つのフレー
ム（ｄａｔａ１〜ｄａｔａＮ）が、また、ＡＤＤＲＥＳ
Ｓ：（Ｎ＋１）〜２Ｎに対して、もう１つのフレーム
（ｄａｔａ１〜ｄａｔａＮ）が書き込まれる。そして、
このような状態（２フレームの書き込みが終了した状
態）において、次のフレームが入力された場合には、Ａ
ＤＤＲＥＳＳ：１に戻って書き込みが繰り返される。
【００４１】一方、読み出し手段２３は、書き込み手段
２１が書き込んだデータを、所定のアドレス距離だけ離
れた位置から読み出す。ところで、環境温度や電源温度
の変動等に起因して、図４に示すように、書き込み手段
２１の書き込み位置と、読み出し手段２３が読み出す位
置が接近したとする（位相差ΔＰが小さくなったとす
る）。
【００４２】すると、検知手段２５は、書き込み位置と
読み出し位置のアドレス距離が所定の閾値Ｍ（例えば、
Ｍ＝１）以下となった場合には、移動手段２６に制御信
号を供給する。
【００４３】制御信号を供給された移動手段２６は、読
み出し手段２３を制御し、その読み出し位置を、図４に
示すようにＮバイト分だけ移動させる。この例では、読
み出し位置がＡＤＤＲＥＳＳ：１からＡＤＤＲＥＳＳ：
（Ｎ＋１）に移動されている。
【００４４】その結果、読み出し手段２３は、ＡＤＤＲ
ＥＳＳ：（Ｎ＋１）からデータを読み出し、出力手段２
４に供給する。それ以降は、ＡＤＤＲＥＳＳ：（Ｎ＋
２）、ＡＤＤＲＥＳＳ：（Ｎ＋３）、・・・という順に
読み出し動作を継続する。
【００４５】なお、このように読み出し位置を移動する
ことにより、例えば、図４の例では、ＡＤＤＲＥＳＳ：
１〜ＡＤＤＲＥＳＳ：Ｎのデータを読み出さずに破棄す
ることになる。従って、入力データと出力データの同一
性が保証されないことになるが、オーバーヘッド情報
は、Ｎバイト周期で同一のデータ構造が繰り返されてお
り、また、情報の内容自体はそれほど頻繁に変化するこ
とがないことから、Ｎバイトだけ読み出し位置を移動さ
せたとしても、読み出されるデータは同一のデータであ
る可能性が高く、それほど大きな問題とはならない。
【００４６】むしろ問題となるのは、書き込み位置と読
み出し位置が重なることによりデータ化けが生じた場合
に、オーバーヘッド情報に通常は含まれないようなデー
タが送出され、その結果としてシステムが誤動作するこ
とである。
【００４７】例えば、ＳＯＮＥＴ等では、前述したＫ
１，Ｋ２ビットにデータ化けが生じた場合には、ネット
ワーク全体に影響が波及することになる。しかしなが
ら、本実施の形態では、Ｋ１，Ｋ２ビットを含むデータ
部分において読み出し位置の移動がなされた場合でも、
１フレーム後のＫ１，Ｋ２ビットを含むデータが送出さ
れることになるので、データ化けによるネットワークへ
の影響を排除することが可能となる。
【００４８】以上に説明したように、本実施の形態によ
れば、２Ｎバイトの記憶容量を有する記憶手段２２を用
いて、データの読み書きを行うとともに、書き込み位置
と読み出し位置が所定の閾値以上接近した場合には、読
み出し位置をＮバイト分だけ移動させるようにしたの
で、データ化けによるシステムの誤動作を防止すること
ができる。
【００４９】なお、以上の実施の形態では、２Ｎバイト
の記憶容量を有する記憶手段２２を用いるようにした
が、３Ｎバイトまたはそれ以上の記憶容量を有する記憶
手段２２を使用し、書き込み位置と読み出し位置が所定
の閾値以上接近した場合には、読み出し位置をＰ×Ｎ
（Ｐ＝１，２，３，・・・）バイト分だけ移動させるよ
うにしてもよい。
【００５０】また、以上の実施の形態では、読み出し位
置に書き込み位置が追い着いた場合を例に挙げて説明を
行ったが、逆に書き込み位置に読み出し位置が追い着い
た場合でも、同様の動作が実行される。
【００５１】次に、図５を参照して、本発明の第２の実
施の形態の構成例について説明する。なお、この図にお
いて、図１の場合と対応する部分には同一の符号を付し
てあるので、その説明は省略する。
【００５２】第２の実施の形態においては、図１に示す
第１の実施の形態と比較して、閾値変更手段２７が新た
に追加されている。その他の構成は、図１の場合と同様
である。
【００５３】閾値変更手段２７は、ディジタル通信装置
に障害が発生した場合にアクティブとなるアラーム信号
と、ディジタル通信装置に電源が投入された場合にアク
ティブとなるパワーオンリセット信号とを入力し、これ
らの何れかがアクティブとなった場合には、検知手段２
５の閾値を通常よりも大きな値に変更する。
【００５４】次に、以上の実施の形態の動作について説
明する。いま、ディジタル通信装置に電源が投入された
とすると、パワーオンリセット信号が閾値変更手段２７
に入力され、また、入力手段２０に対するオーバーヘッ
ド情報の供給が開始される。
【００５５】すると、書き込み手段２１は、入力手段２
０に含まれているクロック（第１のクロック）信号に同
期して、記憶手段２２のＡＤＤＲＥＳＳ：１〜２Ｎに対
して入力手段２０から入力されたデータを順次書き込
む。
【００５６】そして、所定量のデータが書き込まれる
と、読み出し手段２３の動作が開始する。その結果、書
き込み位置と読み出し位置とが一定以上の距離を保つよ
うに設定される。なお、このとき設定する距離として
は、閾値Ｍを充分に上回る値とすることが望ましい。そ
のように設定することにより、読み出しアドレスの移動
が不必要に行われることを防止することができる。
【００５７】ところで、前述のように読み出し手段２３
の動作を所定の期間だけ停止させて所定のアドレス距離
を確保したとしても、起動直後（または、障害復帰時）
には、装置の動作が充分に安定していないことから、こ
のアドレス距離が変動し、閾値Ｍに近接した状態で装置
が安定することがある。
【００５８】そのような場合には、前述したように、環
境温度や電源電圧の変動に起因して、書き込み位置と読
み出し位置とが変動し、その結果として、移動手段２６
によって移動が頻繁に行われることになる。
【００５９】前述したように、移動が行われた場合で
も、システム全体に対して影響を及ぼすようなデータ化
けは回避されるものの、入力データと出力データが異な
る状態が頻出することは好ましいとは言い難い。
【００６０】本実施の形態では、アラーム信号またはパ
ワーオンリセット信号がアクティブにされてから、所定
の時間（例えば、１秒）が経過するまでは、閾値変更手
段２７によって、検知手段２５の閾値が通常よりも大き
な値（＝Ｍ０＞Ｍ）に変更される。その結果、起動直後
の装置の不安定さに起因して、書き込み位置と読み出し
位置が近接した場合においても、少なくとも閾値Ｍ０
（＞Ｍ）以上のアドレス距離を確保することが可能とな
る。
【００６１】なお、このようなＭ０の値としては、図６
に示すように、通常時の閾値Ｍおよび定常位相誤差Δに
所定のマージンαを加算した値を設定する。即ち、第１
および第２のクロックの周波数偏差は“０”ではなく、
絶えず増減を繰り返す偏差（定常位相誤差Δ）を有して
いる。従って、電源投入時または障害復旧時の閾値Ｍ０
を、通常時の閾値Ｍに定常位相誤差Δと所定のマージン
αとを加えた値とすることにより、通常状態に遷移した
場合においても、常にα分のマージンを確保することが
可能となる。
【００６２】また、このように閾値を大きな値に変更す
ると、安定動作範囲（検知手段２５が書き込みアドレス
と読み出しアドレスが充分に離れていると判定する範
囲）が狭くなるため、値を変更しない場合に比較して移
動手段２６によるアドレスの移動がより頻繁に発生する
ことになるが、電源投入時および障害復旧時直後の短時
間であるため、大きな問題とはならない。
【００６３】以上の実施の形態によれば、書き込み位置
と読み出し位置が接近した場合に、読み出し位置を変更
する基準となる閾値を電源投入時および障害復旧時にお
いて通常動作時よりも一時的に大きな値を用いるように
したので、通常動作に移行した場合にも、書き込み位置
と読み出し位置とが接近して、読み出し位置の移動が頻
繁に発生することを防止することが可能となる。
【００６４】なお、以上の実施の形態では、記憶手段２
２の記憶容量を２Ｎバイトとしたが、Ｎバイトの場合で
も本発明を適用することが可能である。そのような場合
には、通常動作時において、読み出し位置の移動（例え
ば、Ｎ／２バイトの移動）が発生すると、読み出される
データはもとのデータとは全く異なるものとなるため、
本発明の効果が一層顕著となる。
【００６５】次に、図７を参照して、本発明の第３の実
施の形態の構成例について説明する。図７は、本発明の
第３の実施の形態の構成例を示すブロック図である。な
お、この図において、図１の場合と対応する部分には同
一の符号を付してあるのでその説明は省略する。
【００６６】なお、この実施の形態は、第１のクロック
が図８（Ａ）に示すように断状態となった場合において
も、Ｋ１，Ｋ２ビットを含むデータが、データ化けを生
じることを防止する。
【００６７】この第３の実施の形態では、図１に示す第
１の実施の形態と比較して、検知手段２５、移動手段２
６、および、出力手段２４が除外され、判定手段３０、
保持手段３１、および、出力手段３２が新たに追加され
ている。
【００６８】判定手段３０は、所定の周期でアクティブ
となる断検出タイマ（図８（Ｄ）参照）がアクティブに
されてから次にアクティブにされるまでの間、入力手段
２０から入力されるデータに含まれているクロックを監
視し、クロックのエッジが１つも検出されない場合に
は、クロックが断状態であるとして、断検出アラーム信
号をアクティブにする。
【００６９】保持手段３１は、断検出タイマがアクティ
ブとなった場合には、読み出し手段２３によって読み出
されたデータのうち、Ｋ１，Ｋ２ビットを含むデータ
を、読み出し手段２３から供給されるアドレスを参照し
て抽出し、断検出タイマの２周期に対応する期間だけ保
持する。
【００７０】出力手段３２は、判定手段３０の出力する
断検出アラーム信号がノンアクティブの場合には、保持
手段３１に保持されているデータが書き換えられる直前
に、保持手段３１に保持されているデータを読み出す。
また出力手段３２は、読み出し手段２３によって読み出
されたデータが、Ｋ１，Ｋ２ビットを含むデータ以外で
ある場合には、それをそのまま出力し、また、読み出さ
れたデータがＫ１，Ｋ２ビットを含むデータである場合
には、そのデータの代わりに保持手段３１から取得した
データ（２周期分前のデータ）を出力する。
【００７１】次に、以上の実施の形態の動作について説
明する。以下では、Ｋ１，Ｋ２ビットを含むデータが書
き込まれている際にクロックが断状態となった場合にお
ける第３の実施の形態の動作について説明する。
【００７２】いま、Ｋ１，Ｋ２ビットを含むデータを、
書き込み手段２１が記憶手段２２に書き込み中に、第１
のクロックが図８（Ａ）に示すように断状態となったと
すると、図８（Ｂ）に示すように、そのときに書き込ま
れていたＫ１，Ｋ２を含むデータがデータ化けを生ずる
ことになる。
【００７３】このようにデータ化けを生じたデータ（以
下、誤データと呼ぶ）は、図８（Ｃ）に示すように、読
み出し手段２３によって読み出される。保持手段３１
は、図８（Ｄ）に示す断検出タイマがアクティブにされ
た後に最初に読み出されるＫ１，Ｋ２ビットを含むデー
タを入力し、断検出タイマの２周期に対応する期間（＝
Ｔｈ）だけそのデータを保持する。
【００７４】従って、読み出し手段２３によって読み出
された誤データは、図８（Ｆ）に示すように、保持手段
３１に入力されて保持されることになる。判定手段３０
は、断検出タイマ（図８（Ｄ）参照）がアクティブにさ
れてから、次にアクティブにされるまでの間に、クロッ
ク（図８（Ａ）参照）のエッジが１つも検出されない場
合には、クロックが断状態であるとして、図８（Ｅ）に
示す断検出アラーム信号をアクティブにする。
【００７５】図８の例では、クロックの断が発生した期
間Ｐ１では、クロックのエッジが検出されるため、期間
Ｐ２の先頭で断検出タイマがアクティブにされても、断
検出アラーム信号はアクティブにはされない。期間Ｐ２
では、クロックのエッジは１つも検出されないことか
ら、期間Ｐ３から断検出アラーム信号がアクティブにさ
れる。
【００７６】出力手段３２は、断検出アラーム信号（図
８（Ｅ））がノンアクティブである場合には、保持手段
３１に保持されているデータが更新される直前に、保持
されているデータを読み出す。そして、読み出し手段２
３から供給されるアドレスを参照して、Ｋ１，Ｋ２ビッ
トを含むデータ以外が読み出し手段２３によって読み出
された場合には、そのデータをそのまま出力する。ま
た、Ｋ１，Ｋ２ビットを含むデータが読み出された場合
には、保持手段３１から取得したデータを代わりに出力
する。従って、出力手段３２が出力するデータのうち、
Ｋ１，Ｋ２ビットを含むデータは、断検出タイマがアク
ティブにされた直後に読み出されたデータが繰り返し出
力されることになる。
【００７７】即ち、図８の例では、期間Ｐ１において読
み出されて保持手段３１に保持されている誤データは、
期間Ｐ３において更新されることになるが、出力手段３
２は、断検出アラーム信号がアクティブであることか
ら、誤データを入力しない。その結果、出力手段３２
は、それまで保持していたデータ（Ｋ１，Ｋ２ビットを
含む正常なデータ）を出力することになる。
【００７８】以上のような構成によれば、クロックの断
が発生して、Ｋ１，Ｋ２ビットを含むデータがデータ化
けを生じた場合においても、データ化けを生じたデータ
が出力されることを防止することができる。
【００７９】即ち、クロックが断状態となったことを判
定するためには、所定の期間クロックを観察する必要が
ある。換言すると、クロックの断状態が検出されてか
ら、出力が制限されるまでにはある程度の遅れ（図８の
例では、時間Ｔｈ）が生じるが、この間にデータ化けを
生じたデータが出力されることを防止する必要がある。
【００８０】図７に示す実施の形態では、システム全体
に対して重篤な影響を与える恐れがあるＫ１，Ｋ２ビッ
トを含むデータを、少なくとも時間Ｔｈだけ保持してお
き、クロック信号の断が発生していないことが確定され
てから（Ｋ１，Ｋ２ビットを含むデータがデータ化けを
生じていないことが確定されてから）、このデータを出
力するようにしたので、データ化けを生じたＫ１，Ｋ２
ビットを含むデータが出力されることを防止することが
可能となる。
【００８１】なお、以上の構成によれば、出力手段３２
から出力されるＫ１，Ｋ２ビットを含むデータは、時間
Ｔｈだけ遅延されてから出力されることになるので、例
えば、電源投入時や障害復旧時などのように、動作開始
直後の保持手段３１や出力手段３２にデータが保持され
ていない状態においては、出力するデータが存在しない
ことになる。しかしながら、例えば、Ｋ１，Ｋ２ビット
は、通常時ではその値が全て“０”となっているので、
そのような場合には、値“０”を代わりに出力するよう
にすればよい。
【００８２】また、Ｋ１，Ｋ２ビットを使用するような
事態が発生した場合には、前述の理由から出力されるデ
ータは時間Ｔｈ（＝約２５０μｓｅｃ）だけ遅れを生ず
ることになるが、その程度の遅れは無視することができ
る。
【００８３】更に、以上の実施の形態では、第１のクロ
ック信号が断状態となった場合においても、読み出し手
段２３は読み出し動作を継続するため、記憶手段２２に
記憶されているデータが読み出されて出力され続けるこ
とになるが、断検出アラーム信号がアクティブになった
場合には、出力手段３２の出力動作を停止するようにし
てもよい。または、Ｋ１，Ｋ２ビット以外のデータを全
て“０”として出力するようにしてもよい。
【００８４】更にまた、以上の実施の形態では、記憶手
段２２の記憶容量を２Ｎバイトとしたが、それ以外の場
合においても本発明を適用可能であることはいうまでも
ない。
【００８５】次に、図９を参照して、本発明の第４の実
施の形態について説明する。図９は、本発明の第４の実
施の形態の構成例を示すブロック図である。なお、この
図において、図７に示す第３の実施の形態の場合と対応
する部分には、同一の符号を付してあるのでその説明は
省略する。
【００８６】この実施の形態においては、図７に示す第
３の実施の形態の場合と比較して、判定手段３０が除外
され、新たに判定情報生成手段４０、内挿手段４１、お
よび、判定手段４２が追加されている。
【００８７】判定情報生成手段４０は、入力手段２０か
ら新たなフレームが入力される度に、００〜１１（２進
数）を循環する値を１つ発生し、書き込み手段２１と判
定手段４１に供給する。
【００８８】内挿手段４１は、判定情報生成手段４０に
よって生成された判定情報（循環値）を、フレームを構
成する所定のデータの所定のビットに内挿する。書き込
み手段２１は、内挿手段４１によって判定情報が内挿さ
れたデータを、記憶手段２２に書き込む。その結果、記
憶手段２２に書き込まれる各フレームには、００、０
１、１０、１１の何れかの判定情報が付与されることに
なる。
【００８９】判定手段４２は、読み出し手段２３によっ
て読み出されたデータに含まれている判定情報と、その
前回値とを比較することにより、入力手段２０から入力
されるデータに含まれている第１のクロック信号が断状
態になっていないか判定する。
【００９０】次に、以上に示す第４の実施の形態の動作
について説明する。判定情報生成手段４０は、１フレー
ム（ｄａｔａ１〜ｄａｔａＮ）に対して１つの判定情報
を生成する。
【００９１】例えば、判定情報生成手段４０は、値“０
０”を発生し、内挿手段４１に供給する。入力手段２０
から入力されたデータは、内挿手段４１に供給され、そ
こで、判定情報が内挿される。即ち、入力手段２０から
入力されるフレームには、もともと未使用の領域が存在
しているので、内挿手段４１は、その領域に対して判定
情報を内挿する。なお、内挿する場所としては、フレー
ムの末端部分に近い方が望ましい。
【００９２】書き込み手段２１は、判定情報が内挿され
たデータを、記憶手段２２に順次書き込む。図１０は、
このとき、記憶手段２２に書き込まれたデータの一例を
示している。この例では、ＡＤＤＲＥＳＳ：ＮおよびＡ
ＤＤＲＥＳＳ：（Ｎ＋１）に格納されるｄａｔａＮに判
定情報が内挿されている。
【００９３】読み出し手段２３は、第２のクロックに同
期して、記憶手段２２に記憶されているデータを読み出
す。そして、読み出したデータが、Ｋ１，Ｋ２ビットを
含むデータ（この例では、ＡＤＤＲＥＳＳ：Ｘに格納さ
れているｄａｔａＸ）である場合には、保持手段３１が
保持する。
【００９４】続いて、ＡＤＤＲＥＳＳ：Ｎに格納されて
いるｄａｔａＮを読み出した場合には、読み出し手段２
３は、内挿されている判定情報（この例では“００”）
を抽出し、判定手段４２に供給する。
【００９５】判定手段４２は、抽出された判定情報と、
前回値とを比較し、抽出された判定情報が正常であるか
否かを判定する。いまの例では、抽出された判定情報は
“００”であり、前回値は“１１”であることから、正
常と判定されることになる。
【００９６】その結果、保持手段３１に保持されている
Ｋ１，Ｋ２を含むデータは、出力手段３２に移送される
ことになる。出力手段３２は、判定手段４２が判定情報
が正常であると判定した場合にのみ、Ｋ１，Ｋ２を含む
データを入力する。そして、入力したＫ１，Ｋ２を含む
データは、次のフレームのｄａｔａＸとして出力される
ことになる。
【００９７】ところで、図１０のＡＤＤＲＥＳＳ：（Ｎ
＋Ｘ）において、第１のクロックが断状態となったとす
ると、Ｋ１，Ｋ２を含むｄａｔａＸにデータ化けが生ず
ることになる。
【００９８】この場合、第１のクロック信号が断状態と
なると、書き込み手段２１の書き込み動作が停止するの
で、ＡＤＤＲＥＳＳ：２Ｎの判定情報は更新されず、前
回に書き込まれた値“１１”がそのまま残ることにな
る。従って、判定手段４２は、読み出した値“１１”
と、前回値“０１”とを比較して、正常ではないと判定
し、保持手段３１に保持されているデータを出力手段３
２に移送することを停止する。
【００９９】その結果、出力手段３２は保持手段３１に
格納されているデータ化けを生じたデータを入力せず
に、１フレーム前に入力した正常なｄａｔａＸ（ＡＤＤ
ＲＥＳＳＳ：ＸのｄａｔａＸ）を出力することになる。
従って、データ化けを生じたＫ１，Ｋ２ビットが出力さ
れることを防止することができる。
【０１００】以上の実施の形態によれば、書き込みデー
タに循環値である判定情報を内挿して書き込み、読み出
す場合にはこの判定情報とその前回値とから、書き込ま
れたデータが正常であるか否かを判定し、正常である場
合には、１フレーム前のＫ１，Ｋ２ビットを含むデータ
を出力するようにしたので、データ化けを生じたＫ１，
Ｋ２ビットが出力されることを防止することが可能とな
る。
【０１０１】なお、以上の実施の形態においては、記憶
手段２２の記憶容量を２Ｎバイトに設定したが、本発明
はこのような場合にのみ限定されるものではなく、例え
ば、Ｎバイトやそれ以外の場合にも適用可能であること
は言うまでもない。
【０１０２】
【発明の効果】以上説明したように本発明では、Ｎバイ
ト周期で同一のデータ構造が繰り返されるデータを第１
のクロックに同期して入力し、第２のクロックに同期し
て出力するクロック乗り換え装置において、入力したデ
ータをＭ×Ｎ（Ｍ＝２，３，４，・・・）バイトの記憶
容量を有する記憶手段に、書き込み手段によって書き込
むとともに、読み出し手段によって読み出して出力手段
から出力し、書き込み位置と読み出し位置とが所定の閾
値よりも接近した場合には、読み出し位置をＰ×Ｎ（Ｐ
＝１，２，３，・・・）バイトだけ移動させるようにし
たので、システムに重篤な影響を与えるようなデータ化
けが生ずることを防止することができる。
【０１０３】また、第１のクロックに同期してデータを
入力し、第２のクロックに同期して出力するクロック乗
り換え装置において、入力したデータを書き込み手段に
よって記憶手段に書き込むとともに、読み出し手段によ
って記憶手段から読み出して出力手段から出力し、書き
込み位置と読み出し位置とが所定の閾値よりも接近した
場合には、読み出し位置を所定量だけ移動させ、また、
電源投入時や障害復旧時においては閾値変更手段によっ
て閾値を一時的に大きな値に設定するようにしたので、
起動時におけるシステムの不安定さによって、書き込み
位置と読み出し位置が閾値の近傍で安定し、その結果、
データ化けを生じたデータが頻繁に出力されることを防
止することが可能となる。
【０１０４】更に、Ｎバイト周期で同一のデータ構造が
繰り返されるデータを第１のクロックに同期して入力
し、第２のクロックに同期して出力するクロック乗り換
え装置において、入力したデータを書き込み手段によっ
て記憶手段に書き込むとともに、読み出し手段によって
読み出し、読み出されたデータのうち、所定のデータを
保持手段に保持し、判定手段によって第１のクロック信
号が正常であると判定された場合には、保持手段に保持
されているデータを出力手段から出力するようにしたの
で、第１のクロック信号が断状態となった場合において
も、重要なデータがデータ化けを生じ、システムに重篤
な影響を与えることを防止することができる。
【０１０５】更にまた、Ｎバイト周期で同一のデータ構
造が繰り返されるデータを第１のクロックに同期して入
力し、第２のクロックに同期して出力するクロック乗り
換え装置において、判定情報発生手段によって判定情報
を発生し、内挿手段によって発生された判定情報をデー
タの所定の位置に内挿し、判定情報が内挿されたデータ
を書き込み手段によって記憶手段に書き込むとともに、
読み出し手段によって読み出し、読み出したデータのう
ち、所定のデータを保持手段に保持し、判定手段によっ
て第１のクロック信号が正常であると判定された場合に
は、保持手段に保持されているデータを出力手段から出
力するようにしたので、第１のクロック信号が断状態と
なった場合においても、重要なデータがデータ化けを生
じ、システムに重篤な影響を与えることを防止すること
ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成例を示すブロ
ック図である。
【図２】図１に示す第１の実施の形態が適用されたディ
ジタル通信装置の構成例を示すブロック図である。
【図３】図１に示す記憶手段のメモリ空間と、そこに格
納されるデータの一例を示す図である。
【図４】図１に示す移動手段の動作の詳細を説明するた
めの図である。
【図５】本発明の第２の実施の形態の構成例を示すブロ
ック図である。
【図６】図５に示す閾値変更手段の動作を説明するため
の図である。
【図７】本発明の第３の実施の形態の構成例を示すブロ
ック図である。
【図８】図７に示す実施の形態の主要な部分の信号のタ
イミングを示すタイミングチャートである。
【図９】本発明の第４の実施の形態の構成例を示すブロ
ック図である。
【図１０】図９に示す記憶手段のメモリ空間と、そこに
格納されるデータの一例を示す図である。
【図１１】従来のクロック乗り換え装置の構成例を示す
ブロック図である。
【図１２】図１１に示す従来例のメモリのメモリ空間
と、そこに格納されるデータの一例を示す図である。
【図１３】図１１に示す従来例の動作を説明するための
図である。
【図１４】図１１に示す従来例の動作を説明するための
図である。
【符号の説明】
１５ ＳＯＮＥＴ多重化装置 １６ 光ケーブル １７ クロック乗り換え装置 ２０ 入力手段 ２１ 書き込み手段 ２２ 記憶手段 ２３ 読み出し手段 ２４ 出力手段 ２５ 検知手段 ２６ 移動手段 ２７ 閾値変更手段 ３０ 判定手段 ３１ 保持手段 ３２ 出力手段 ４０ 判定情報生成手段 ４１ 内挿手段 ４２ 判定手段
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年２月１９日（１９９９．２．１
９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】ここで、入力手段２０は、データを入力す
る。記憶手段２２は、データを記憶する。判定情報生成
手段４０は、データが正常であるか否かを判定するため
の判定情報を生成する。内挿手段４１は、入力手段２０
から入力されたＮバイト分のデータの一部に、判定情報
生成手段４０によって生成された判定情報を内挿する。
書き込み手段２１は、判定情報が内挿されたＮバイト分
のデータを第１のクロックに同期して記憶手段２２に順
次書き込む。読み出し手段２３は、書き込み手段２１に
よって書き込まれたＮバイト分のデータを、第２のクロ
ックに同期して順次読み出す。判定手段４２は、内挿さ
れている判定情報を参照して、データが正常であるか否
かを判定する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】書き込み手段２１は、記憶手段２２に記憶
されているデータを、第２のクロックに同期して、ＡＤ
ＤＲＥＳＳ：１〜２Ｎの順に読み出し、出力手段２４に
供給する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正内容】
【００５５】すると、書き込み手段２１は、入力された
データに含まれているクロック（第１のクロック）信号
に同期して、記憶手段２２のＡＤＤＲＥＳＳ：１〜２Ｎ
に対して入力手段２０から入力されたデータを順次書き
込む。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正内容】
【００７５】図８（Ａ）の例では、クロックの断が発生
した期間Ｐ１では、クロックのエッジが検出されるた
め、期間Ｐ２の先頭で断検出タイマがアクティブにされ
ても、断検出アラーム信号はアクティブにはされない。
期間Ｐ２では、クロックのエッジは１つも検出されない
ことから、期間Ｐ３から断検出アラーム信号がアクティ
ブにされる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正内容】
【００８７】判定情報生成手段４０は、入力手段２０か
ら新たなフレームが入力される度に、００〜１１（２進
数）を循環する値を１つ発生し、内挿手段４１と判定手
段４２に供給する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正内容】
【００９２】書き込み手段２１は、判定情報が内挿され
たデータを、記憶手段２２に順次書き込む。図１０は、
このとき、記憶手段２２に書き込まれたデータの一例を
示している。この例では、ＡＤＤＲＥＳＳ：Ｎに格納さ
れるｄａｔａＮに判定情報が内挿されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正内容】
【００９９】その結果、出力手段３２は保持手段３１に
格納されているデータ化けを生じたデータを入力せず
に、１フレーム前に入力した正常なｄａｔａＸ（ＡＤＤ
ＲＥＳＳ：ＸのｄａｔａＸ）を出力することになる。従
って、データ化けを生じたＫ１，Ｋ２ビットが出力され
ることを防止することができる。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K034 AA05 BB04 DD02 EE01 EE09 FF11 HH26 HH34 HH42 PP01 5K047 AA01 BB02 GG42 GG52 JJ07 LL06 MM24

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 Ｎバイト周期で同一のデータ構造が繰り
    返されるデータを第１のクロックに同期して入力し、第
    ２のクロックに同期して出力するクロック乗り換え装置
    において、 前記データを入力する入力手段と、 少なくともＭ×Ｎ（Ｍ＝２，３，４，・・・）バイトの
    記憶容量を有する記憶手段と、 前記入力手段から入力された前記データを、前記第１の
    クロックに同期して前記記憶手段に順次書き込む書き込
    み手段と、 前記書き込み手段によって書き込まれた前記データを、
    前記第２のクロックに同期して順次読み出す読み出し手
    段と、 前記読み出し手段によって読み出されたデータを出力す
    る出力手段と、 前記書き込み手段の書き込み位置と、前記読み出し手段
    の読み出し位置とが所定の閾値以上接近したことを検知
    する検知手段と、 前記検知手段によって書き込み位置と読み出し位置とが
    所定の閾値以上接近したことが検知された場合には、前
    記読み出し手段の読み出し位置をＰ×Ｎ（Ｐ＝１，２，
    ３，・・・）バイト分だけ移動させる移動手段と、 を有することを特徴とするクロック乗り換え装置。
  2. 【請求項２】 第１のクロックに同期してデータを入力
    し、第２のクロックに同期して出力するクロック乗り換
    え装置において、 前記データを入力する入力手段と、 前記データを記憶する記憶手段と、 前記入力手段から入力された前記データを、前記第１の
    クロックに同期して前記記憶手段に順次書き込む書き込
    み手段と、 前記書き込み手段によって書き込まれた前記データを、
    前記第２のクロックに同期して順次読み出す読み出し手
    段と、 前記読み出し手段によって読み出されたデータを出力す
    る出力手段と、 前記書き込み手段の書き込み位置と、前記読み出し手段
    の読み出し位置とが所定の閾値以上接近したことを検知
    する検知手段と、 前記検知手段によって書き込み位置と読み出し位置とが
    所定の閾値以上接近したことが検知された場合には、前
    記読み出し手段の読み出し位置を所定の距離だけ移動さ
    せる移動手段と、 電源投入時および障害復旧時に、所定の期間だけ、前記
    閾値を大きな値に変更する閾値変更手段と、 を有することを特徴とするクロック乗り換え装置。
  3. 【請求項３】 Ｎバイト周期で同一のデータ構造が繰り
    返されるデータを第１のクロックに同期して入力し、第
    ２のクロックに同期して入力されたデータを出力するク
    ロック乗り換え装置において、 前記データを入力する入力手段と、 前記データを記憶する記憶手段と、 前記入力手段から入力された前記データを、前記第１の
    クロックに同期して前記記憶手段に順次書き込む書き込
    み手段と、 前記書き込み手段によって書き込まれた前記データを、
    前記第２のクロックに同期して順次読み出す読み出し手
    段と、 前記読み出し手段によって読み出された前記Ｎバイト分
    のデータのうち、所定のデータを抽出して所定の期間に
    わたって保持する保持手段と、 前記データに含まれている前記第１のクロックが正常で
    あるか否かを判定する判定手段と、 前記判定手段によって前記データに含まれている前記第
    １のクロックが正常であると判定された場合には、前記
    保持手段に保持された前記データを取得し、前記読み出
    し手段によって読み出された前記Ｎバイト分のデータの
    所定の位置に挿入して出力する出力手段と、 を有することを特徴とするクロック乗り換え装置。
  4. 【請求項４】 Ｎバイト周期で同一のデータ構造が繰り
    返されるデータを第１のクロックに同期して入力し、第
    ２のクロックに同期して出力するクロック乗り換え装置
    において、 前記データを入力する入力手段と、 前記データを記憶する記憶手段と、 前記データが正常であるか否かを判定するための判定情
    報を生成する判定情報生成手段と、 前記入力手段から入力された前記Ｎバイト分のデータの
    一部に、前記判定情報生成手段によって生成された前記
    判定情報を内挿する内挿手段と、 前記判定情報が内挿された前記Ｎバイト分のデータを前
    記第１のクロックに同期して前記記憶手段に順次書き込
    む書き込み手段と、 前記書き込み手段によって書き込まれた前記Ｎバイト分
    のデータを、前記第２のクロックに同期して順次読み出
    す読み出し手段と、 内挿されている前記判定情報を参照して、前記データが
    正常であるか否かを判定する判定手段と、 を有することを特徴とするクロック乗り換え装置。
  5. 【請求項５】 前記判定情報生成手段は、循環する値を
    発生し、 前記判定手段は、前記読み出し手段によって読み出され
    た判定情報と、その前回値とを比較することにより、前
    記データが正常であるか否かを判定することを特徴とす
    る請求項４記載のクロック乗り換え装置。
  6. 【請求項６】 前記読み出し手段によって読み出された
    前記Ｎバイト分のデータのうち、所定のデータを抽出し
    て所定の期間にわたって保持する保持手段と、 前記判定手段によって前記所定のデータが正常であると
    判定された場合には、前記読み出し手段によって読み出
    された前記Ｎバイト分のデータの所定の位置に挿入して
    出力する出力手段と、 を更に有することを特徴とする請求項４記載のクロック
    乗り換え装置。
JP10197149A 1998-07-13 1998-07-13 クロック乗り換え装置 Withdrawn JP2000031948A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10197149A JP2000031948A (ja) 1998-07-13 1998-07-13 クロック乗り換え装置
GB9903537A GB2339515A (en) 1998-07-13 1999-02-16 Signal resynchronization apparatus
US09/262,707 US6400785B1 (en) 1998-07-13 1999-03-04 Signal resynchronization apparatus having capability to avoid data corruption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10197149A JP2000031948A (ja) 1998-07-13 1998-07-13 クロック乗り換え装置

Publications (1)

Publication Number Publication Date
JP2000031948A true JP2000031948A (ja) 2000-01-28

Family

ID=16369588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10197149A Withdrawn JP2000031948A (ja) 1998-07-13 1998-07-13 クロック乗り換え装置

Country Status (3)

Country Link
US (1) US6400785B1 (ja)
JP (1) JP2000031948A (ja)
GB (1) GB2339515A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010231821A (ja) * 2010-07-20 2010-10-14 Tokyo Gas Co Ltd 警報器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694445B1 (en) * 2000-01-11 2004-02-17 Phoenix Technologies Ltd. Reliable reading of multiple time elements from real-time clock during update and non-update periods
JP3715498B2 (ja) * 2000-02-28 2005-11-09 富士通株式会社 信号制御装置、伝送システム及び信号乗せ換え制御方法
GB2362777B (en) * 2000-05-25 2002-05-08 3Com Corp System for detection of asynchronous packet rates and maintenance of maximum theoretical packet rate
US6738395B1 (en) * 2000-09-15 2004-05-18 Nortel Networks Limited Pointer processing and path BIP-8 computation for large concatenated payloads
US7161999B2 (en) * 2002-01-02 2007-01-09 Intel Corporation Synchronizing data or signal transfer across clocked logic domains
US7024583B2 (en) * 2002-10-31 2006-04-04 Hewlett-Packard Development Company, L.P. Method and apparatus for detecting file system corruption
US7366935B1 (en) * 2003-04-01 2008-04-29 Extreme Networks, Inc. High speed bus with alignment, re-timing and buffer underflow/overflow detection enhancements
US7272672B1 (en) 2003-04-01 2007-09-18 Extreme Networks, Inc. High speed bus with flow control and extended burst enhancements between sender and receiver wherein counter is maintained at sender for free buffer space available
US8352439B1 (en) * 2004-06-03 2013-01-08 Emc Corporation Database verification following database write
US20060039411A1 (en) * 2004-08-23 2006-02-23 Suvhasis Mukhopadhyay SONET/SDH frame synchronization in the presence of high bit error rates
US7894489B2 (en) * 2005-06-10 2011-02-22 Symmetricom, Inc. Adaptive play-out buffers and adaptive clock operation in packet networks
TW200717246A (en) * 2005-06-24 2007-05-01 Koninkl Philips Electronics Nv Self-synchronizing data streaming between address-based producer and consumer circuits
DE102006030977A1 (de) * 2006-07-03 2008-02-07 Deutsche Thomson-Brandt Gmbh Datenübertragungsverfahren und Gerät zur Durchführung des Verfahrens
JP2011135187A (ja) * 2009-12-22 2011-07-07 Fujitsu Ltd ポインタ処理装置及びポインタ処理方法
US8676227B2 (en) * 2011-05-23 2014-03-18 Transcend Information, Inc. Method of performing a data transaction between a portable storage device and an electronic device
JP6512640B1 (ja) 2017-10-19 2019-05-15 Ｎｅｃプラットフォームズ株式会社 非同期ｆｉｆｏ回路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402079A (en) * 1978-08-28 1983-08-30 International Telephone And Telegraph Corporation Delay correction circuit
US4429386A (en) * 1981-01-05 1984-01-31 Siemens Corporation Buffer arrangement of a PCM exchange system
US4561095A (en) * 1982-07-19 1985-12-24 Fairchild Camera & Instrument Corporation High-speed error correcting random access memory system
JPS61198471A (ja) 1985-02-27 1986-09-02 Sony Corp 時間軸補正回路
JPS63306729A (ja) 1987-06-09 1988-12-14 Fujitsu Ltd クロック乗り換え回路
JPH01101748A (ja) 1987-10-15 1989-04-19 Fujitsu Ltd クロック乗り換え回路
US5142529A (en) * 1988-12-09 1992-08-25 Transwitch Corporation Method and means for transferring a data payload from a first SONET signal to a SONET signal of different frequency
CA1326719C (en) * 1989-05-30 1994-02-01 Thomas E. Moore Ds3 to 28 vt1.5 sonet interface circuit
JPH0398341A (ja) 1989-09-11 1991-04-23 Fujitsu Ltd データ転送回路
JPH03106235A (ja) * 1989-09-20 1991-05-02 Fujitsu Ltd フレームアライナ回路
IT1237657B (it) * 1989-10-30 1993-06-15 Gian Battista Parati Dispositivo per la bobinatura sequenziale di almeno due avvolgimenti su uno stesso corpo bobina particolarmente per bobine di commponenti elettrici e simili
US5103467A (en) 1989-10-31 1992-04-07 Motorola, Inc. Asynchronous voice reconstruction for a digital communication system
US5052025A (en) * 1990-08-24 1991-09-24 At&T Bell Laboratories Synchronous digital signal to asynchronous digital signal desynchronizer
JP3159981B2 (ja) * 1990-09-07 2001-04-23 富士通株式会社 ホールドオーバー回路
NL9002426A (nl) * 1990-11-08 1992-06-01 Koninkl Philips Electronics Nv Elastisch buffergeheugen.
JPH05183530A (ja) * 1991-06-06 1993-07-23 Fujitsu Ltd 同期ペイロードポインタ処理方式
JPH0588992A (ja) * 1991-09-28 1993-04-09 Fujitsu Ltd メモリ制御方式
JPH05167551A (ja) * 1991-12-18 1993-07-02 Fujitsu Ltd 同期通信システムにおけるポインターの付け替え方式
JPH0669913A (ja) 1992-06-18 1994-03-11 Fujitsu Ltd クロック乗換回路
DE4326771A1 (de) * 1993-08-10 1995-02-16 Philips Patentverwaltung Übertragungssystem
JP3156526B2 (ja) * 1994-10-13 2001-04-16 松下電器産業株式会社 時間軸変換信号処理回路
US5583894A (en) * 1995-03-20 1996-12-10 Vlsi Technology, Inc. Slip buffer for synchronizing data transfer between two devices
US5563891A (en) * 1995-09-05 1996-10-08 Industrial Technology Research Institute Waiting time jitter reduction by synchronizer stuffing threshold modulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010231821A (ja) * 2010-07-20 2010-10-14 Tokyo Gas Co Ltd 警報器

Also Published As

Publication number Publication date
GB2339515A (en) 2000-01-26
GB9903537D0 (en) 1999-04-07
US6400785B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
JP2000031948A (ja) クロック乗り換え装置
US20040015770A1 (en) Path error monitoring method and apparatus thereof
EP2141837B1 (en) Active/standby switchover method and device of asynchronous backplane in transport network
US20160127067A1 (en) Method for operating a node of a communications network, a node and a communications network
US8275001B1 (en) Systems and methods for synchronizing backup receivers to network clocks
JP2001352241A (ja) デジタルｐｌｌ装置
JP4699913B2 (ja) 無瞬断切り替え装置
JP4855663B2 (ja) 専用クロックマスターのない通信システムが許容可能な範囲外のクロック周波数をつくることを防止するための回路と、システムと、その方法
US6438143B1 (en) Image packet communications system
US7315539B2 (en) Method for handling data between a clock and data recovery circuit and a data processing unit of a telecommunications network node of an asynchronous network, as well as a bit rate adaptation circuit and a clock and data recovery system
JP2004289326A (ja) フレーム信号の速度変換処理を行なう光信号伝送装置
JP2003289287A (ja) データ受信回路、データ受信方法
US7418036B2 (en) Method and circuit for timing pulse generation
JPH06252906A (ja) 同期制御方式
JP2616408B2 (ja) ポインタ付替回路
JPH10257034A (ja) 無瞬断切替装置
JP3230550B2 (ja) 位相制御回路
JP3388335B2 (ja) マルチフレーム位相合わせ回路
JP3654241B2 (ja) 位相調整回路及びそれに用いる位相調整方法
JPH0738543A (ja) エラスティックメモリ回路
JP2000078099A (ja) ２次群フレーム同期方式
JPH0983501A (ja) 同期処理回路
JPH0964854A (ja) ヒットレス切替装置
JPH09298530A (ja) 現用予備方式用送信フレームタイミング同期回路
JPH05130090A (ja) 伝送路位相変動吸収回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004