JPH05130090A - 伝送路位相変動吸収回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、ビット位相同期をとる際に伝送路
位相変動の吸収をスタッフ処理により行う伝送路位相変
動吸収回路に関し、必要となるエラスティックストアの
書き込みアドレスおよび読み出しアドレスの操作を簡単
する。 【構成】 ビット位相同期をとるエラスティックストア
と、受信クロックに同期して書き込みアドレスを生成す
る書込アドレス生成手段と、装置内クロックに同期して
読み出しアドレスを生成する読出アドレス生成手段と、
書き込みアドレスと読み出しアドレスの差に応じて正ス
タッフ生成指示を読出アドレス生成手段に発するアドレ
ス差監視手段とを備え、読出アドレス生成手段は、正ス
タッフ生成指示に応じてデクリメントした値と読み出し
アドレスとを加算するか、あるいはインクリメントし、
読み出しアドレスからそのカウンタ値を減算して読み出
しアドレスの歩進を１クロック分遅らせる読出アドレス
制御手段を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同期ディジタル伝送方
式において、受信装置側で装置内クロック（システムク
ロック）にビット位相同期をとる際に、伝送路位相変動
の吸収をスタッフ処理により行う伝送路位相変動吸収回
路に関する。特に、本発明は伝送路位相変動吸収に際し
てのスタッフバイトの挿脱機構の改良に関する。

【０００２】

【従来の技術】同期ディジタル伝送方式によってディジ
タルデータの伝送を行う受信端では、発信局と受信局と
の間の伝送経路の違いによる伝送遅延時間の差や、伝送
路特性の時間変動による位相ゆらぎに伴う伝送遅延時間
の変動に応じて、空間的かつ時間的にその位相が変化し
た信号が受信される。このような受信信号を処理するに
は、ビット位相同期技術を用いて受信信号位相から装置
内位相への乗り換えが行われる。ディジタル処理により
ビット位相同期をとる方式としては、エラスティック
ストア（ＥＳ）方式、クロック位相比較方式、デー
タ遅延方式、多相クロック方式がある。

【０００３】従来の同期端局装置の伝送路インタフェー
ス部では、エラスティックストアを用いて伝送路で生じ
るジッタや温度変化による年間遅延変動その他の位相変
動の吸収を行っている。たとえば、同期端局方式に対応
するＭ20型多重変換装置（Ｍ20）では、１フレーム周期
分(125μ秒相当）の容量を有するエラスティックストア
を用いて伝送路位相変動を吸収しているが、メモリ容量
以上の位相変動が生じると信号の欠落や２度読みが生じ
る。この現象をスリップと呼んでいる。Ｍ20でメモリ容
量以上の位相変動が生じた場合には、強制的に書き込み
アドレスと読み出しアドレスを初期化してスリップの頻
発を防いでいる。しかし、１度スリップが発生すると、
その後アドレス初期化を経て読み出しアドレスが書き込
みアドレスの初期化値に達するまでの間のデータが無効
になる。したがって、この方式では伝送容量の増大に伴
うメモリ容量の増大が避けられず、また一旦スリップが
発生するとそれに伴って失われるデータ量も増加してい
た。

【０００４】一方、今後のネットワークの高機能化およ
び高速広帯域化を想定して制定された同期ディジタルハ
イアラーキ（ＳＤＨ）のＳＴＭフレームでは、従来と同
様のエラスティックストアを用いて伝送路位相から装置
内位相に乗り換えるが、伝送路位相変動がエラスティッ
クストアの容量を越えても、スリップによるデータの無
効が発生しないように工夫されている。その仕組みは、
ＳＴＭフレームの特徴であるポインタ機能を利用し、フ
レーム内のユーザ情報（ＡＵまたはＴＵの各ペイロー
ド）位相をフレームに対して動的に扱うことにより、エ
ラスティックストアの書き込みアドレスと読み出しアド
レスの接近を防ぐものである。

【０００５】すなわち、書き込みアドレスの歩進が読み
出しアドレスの歩進よりも速い場合には、エラスティッ
クストア内のまだ読み出されていない有効データ数が増
加する。この状態が続くと、ついには書き込みアドレス
が読み出しアドレスに追いつき、エラスティックストア
内データの読み飛ばしに至る。このような場合には、Ｓ
ＴＭフレーム内にあらかじめ格納されている余剰信号を
抜き取り、余剰信号以降のデータを早く読み出す操作を
行うことにより、書き込みアドレスと読み出しアドレス
の接近を避けることができる。

【０００６】逆に、書き込みアドレスの歩進が読み出し
アドレスの歩進よりも遅い場合には、エラスティックス
トア内のまだ読み出されていない有効データ数が減少す
る。この状態が続くと、ついには読み出しアドレスが書
き込みアドレスに追いつき、エラスティックストア内デ
ータの２度読みに至る。このような場合には、ＳＴＭフ
レーム内の指定された位置に余剰信号を挿入し、余剰信
号以降のデータを１クロック分遅らせて読み出す操作を
行うことにより、書き込みアドレスと読み出しアドレス
の接近を避けることができる。

【０００７】以上の操作においてフレームに対して挿脱
する余剰信号をスタッフバイトと呼ぶ。ＳＤＨ技術で
は、ビット同期をとるエラスティックストアの書き込み
アドレスおよび読み出しアドレスを監視し、伝送路位相
の変動によってアドレス差が接近したと判定された場合
に、ＳＴＭフレーム内の特定位置にスタッフバイトを挿
入する正スタッフ処理、あるいは特定位置にあらかじめ
格納されているスタッフバイトを抜き取る負スタッフ処
理を実行し、フレーム内の信号位相を±１バイト分変化
させる。すなわち、接近した書き込みアドレスおよび読
み出しアドレスを操作し、そのアドレス差を正常側へ戻
してエラスティックストアでスリップが発生することを
防いでいる。このように、伝送路位相変動をスタッフ処
理に変換して吸収することによりスリップのないビット
位相同期が可能になった。

【０００８】

【発明が解決しようとする課題】ところで、ＳＴＭフレ
ームの伝送において書き込みアドレスまたは読み出しア
ドレスを操作することは必須の技術であるが、スタッフ
処理ではアドレスをインクリメントあるいはデクリメン
トさせる必要があることと、ＳＤＨ技術におけるポイン
タを用いた伝送技術が提案されて間もないことから、簡
単な構成で上述のスタッフ処理を可能にするアドレス制
御回路は提案されていない。

【０００９】本発明は、スタッフ処理により伝送路位相
変動を吸収する際に、必要となるエラスティックストア
の書き込みアドレスおよび読み出しアドレスの操作を簡
単に行うことができる伝送路位相変動吸収回路を提供す
ることを目的とする。

【００１０】

【課題を解決するための手段】請求項１に記載の発明
は、受信クロックに同期して伝送路位相変動を含む受信
信号を書き込み、装置内クロックに同期してその受信信
号を読み出してビット位相同期をとるエラスティックス
トアと、前記受信クロックに同期し、前記エラスティッ
クストアのワード数の周期でサイクリックに計数して前
記エラスティックストアの書き込みアドレスを生成する
書込アドレス生成手段と、前記装置内クロックに同期
し、前記エラスティックストアのワード数の周期でサイ
クリックに計数して前記エラスティックストアの読み出
しアドレスを生成する読出アドレス生成手段と、前記書
き込みアドレスと前記読み出しアドレスとを監視し、そ
のアドレス差に応じて正スタッフ生成指示を前記読出ア
ドレス生成手段に発するアドレス差監視手段とを備えた
伝送路位相変動吸収回路において、前記読出アドレス生
成手段は、前記正スタッフ生成指示に応じて前記エラス
ティックストアのワード数の周期でサイクリックに計数
するカウンタを有し、前記正スタッフ生成指示でそのカ
ウンタをデクリメントし、前記読み出しアドレスとその
カウンタ値とを加算するか、あるいはそのカウンタをイ
ンクリメントし、前記読み出しアドレスからそのカウン
タ値を減算して読み出しアドレスの歩進を１クロック分
遅らせる読出アドレス制御手段を備えたことを特徴とす
る。

【００１１】請求項２に記載の発明は、同様のエラステ
ィックストア，書込アドレス生成手段，読出アドレス生
成手段と、前記書き込みアドレスと前記読み出しアドレ
スとを監視し、そのアドレス差に応じて正スタッフ生成
指示を前記書込アドレス生成手段に発するアドレス差監
視手段とを備えた伝送路位相変動吸収回路において、前
記書込アドレス生成手段は、前記正スタッフ生成指示に
応じて前記エラスティックストアのワード数の周期でサ
イクリックに計数するカウンタを有し、前記正スタッフ
生成指示でそのカウンタをインクリメントし、前記書き
込みアドレスとそのカウンタ値とを加算するか、あるい
はそのカウンタをデクリメントし、前記書き込みアドレ
スからそのカウンタ値を減算して前記書き込みアドレス
の歩進を１クロック分進ませる書込アドレス制御手段を
備えたことを特徴とする。

【００１２】請求項３に記載の発明は、同様のエラステ
ィックストア，書込アドレス生成手段，読出アドレス生
成手段と、前記書き込みアドレスと前記読み出しアドレ
スとを監視し、そのアドレス差に応じて負スタッフ生成
指示を前記読出アドレス生成手段に発するアドレス差監
視手段とを備えた伝送路位相変動吸収回路において、前
記読出アドレス生成手段は、前記負スタッフ生成指示に
応じて前記エラスティックストアのワード数の周期でサ
イクリックに計数するカウンタを有し、前記負スタッフ
生成指示でそのカウンタをインクリメントし、前記読み
出しアドレスとそのカウンタ値とを加算するか、あるい
はそのカウンタをデクリメントし、前記読み出しアドレ
スからそのカウンタ値を減算して前記読み出しアドレス
の歩進を１クロック分進ませる読出アドレス生成手段を
備えたことを特徴とする。

【００１３】請求項４に記載の発明は、同様のエラステ
ィックストア，書込アドレス生成手段，読出アドレス生
成手段と、前記書き込みアドレスと前記読み出しアドレ
スとを監視し、そのアドレス差に応じて負スタッフ生成
指示を前記書込アドレス生成手段に発するアドレス差監
視手段とを備えた伝送路位相変動吸収回路において、前
記書込アドレス生成手段は、前記負スタッフ生成指示に
応じて前記エラスティックストアのワード数の周期でサ
イクリックに計数するカウンタを有し、前記負スタッフ
生成指示でそのカウンタをインクリメントし、前記書き
込みアドレスからそのカウンタ値を減算するか、あるい
はそのカウンタをデクリメントし、前記書き込みアドレ
スとそのカウンタ値とを加算して前記書き込みアドレス
の歩進を１クロック分遅らせる書込アドレス生成手段を
備えたことを特徴とする。

【００１４】

【作用】伝送路位相から装置内位相に乗り換えるビット
位相同期は、受信信号を受信クロックに同期してエラス
ティックストアに書き込み、装置内クロックに同期して
エラスティックストアから読み出すことにより実現され
る。

【００１５】ここで、書き込みアドレスおよび読み出し
アドレスは、エラスティックストアのメモリ容量（ワー
ド数）を周期とするサイクリックカウンタによって生成
される。たとえば、エラスティックストアが８ワード構
成である場合には、書き込みアドレスおよび読み出しア
ドレスを生成するカウンタは３ビットカウンタとなる。
このカウンタは、カウンタ値が♯０，♯１，♯２，…と
インクリメントし、カウンタ値が♯７になったときに次
のクロックでカウンタ値が♯０にもどる。このサイクリ
ックカウンタにおいて、アドレス初期値を書き込み側で
♯０、読み出し側で♯４とすることにより、書き込みア
ドレスと読み出しアドレスは４ワード差をもって動作を
開始する。この状態では、受信信号がエラスティックス
トアに書き込まれてから４クロック後に読み出されるの
でスリップの危険性はない。また、伝送路位相変動がな
いならば、そのようなカウンタをエラスティックストア
の書き込み側と読み出し側の双方に設けるだけでビット
位相同期が実現できる。

【００１６】しかし、装置内クロックの位相に対して受
信クロックの位相が早くなったり遅くなったりする伝送
路位相変動が一方向に連続して起こると、上述したよう
に書き込みアドレスおよび読み出しアドレスのアドレス
差が増加あるいは減少し、ついにはアドレスの衝突を起
こしてデータスリップを発生させる。ＳＤＨ技術では、
スタッフ処理によりデータスリップを防止するが、その
際にエラスティックストア内のデータ遅延、すなわち書
き込みアドレスおよび読み出しアドレスのアドレス差を
認識するアドレス差監視部が設けられる。このアドレス
差監視部では、書き込みアドレスと読み出しアドレスを
監視し、そのアドレス差が所定値よりも接近すると、ア
ドレス差に応じて正スタッフ生成指示あるいは負スタッ
フ生成指示を発する。

【００１７】エラスティックストアの書き込みアドレス
および読み出しアドレスを生成するカウンタは、アドレ
ス差監視部からの正負スタッフ生成指示に基づいて各ア
ドレスを操作することによりスタッフバイトの挿脱を行
い、アドレス差の接近を緩和する。このスタッフバイト
の挿脱を行う処理は、エラスティックストアの書き込み
側あるいは読み出し側のいずれのアドレスを操作しても
よい。以下、読み出し側でアドレス操作を行う場合にお
ける本発明の原理について、図１を参照して説明する。

【００１８】図１において、エラスティックストア１１
の書き込みアドレスおよび読み出しアドレスは、それぞ
れ受信クロックでカウントアップする書込アドレスカウ
ンタ１２および装置内クロックでカウントアップする読
出アドレスカウンタ１３で生成される。ここで生成され
る書き込みアドレスと読み出しアドレスとのアドレス差
が所定値よりも接近したときに、アドレス差に応じて正
スタッフ生成指示あるいは負スタッフ生成指示が出され
る。

【００１９】この各正負スタッフ生成指示に応じてスタ
ッフバイトの挿脱を行うために読み出しアドレスを操作
する構成として、ここでは読出アドレスカウンタ１３と
同じビット数および周期をもち、正スタッフ生成指示あ
るいは負スタッフ生成指示に応じてデクリメントあるい
はインクリメントを行うアップダウンカウンタ１５と、
読出アドレスカウンタ１３の値とアップダウンカウンタ
１５の値とを加算し、その加算値を読み出しアドレスと
する加算器１６とを備える例を示す。

【００２０】以下、図２(1) を参照して本構成における
正スタッフ時の読み出しアドレス操作例について説明す
る。なお、エラスティックストア１１のアドレス♯０，
♯１，♯２，♯３，…には、それぞれデータＡ，Ｂ，
Ｃ，Ｄ，…が順に書き込まれているものとし、データＣ
があらかじめ格納されているスタッフバイトであり、正
スタッフバイトを格納すべき位置がデータＣとデータＤ
との間とする。

【００２１】読出アドレスカウンタ１３は、装置内クロ
ックによって１方向にインクリメントする。アップダウ
ンカウンタ１５は、正スタッフ生成指示に応じて、かつ
読出アドレスカウンタ１３がスタッフバイトを読み出す
アドレスを出力したときに、初期値「０」からデクリメ
ントして「−１（＝７）」に変化する。読み出しアドレ
スは、読出アドレスカウンタ１３の値とアップダウンカ
ウンタ１５の値を加算したものであり、アップダウンカ
ウンタ１５がデクリメントされるまでは、読出アドレス
カウンタ１３の値が読み出しアドレスとなる。すなわ
ち、読み出しアドレスは♯０，♯１，♯２と歩進する
が、読出アドレスカウンタ１３の値が「２」から「３」
になるときにアップダウンカウンタ１５がデクリメント
されるので読み出しアドレスは歩進が相殺される。した
がって、読み出しアドレスの歩進はそれ以降１クロック
分遅れて♯２を繰り返し、続いて♯３，♯４，…とイン
クリメントしてゆく。その結果、エラスティックストア
１１から読み出されるデータは、Ａ，Ｂ，Ｃ，Ｃ，Ｄ，
Ｅ，Ｆ，…となる。

【００２２】このように、正スタッフ処理では、フレー
ムの特定位置で読み出しアドレスの歩進を１クロック止
め、１クロック前のスタッフバイトＣを２度読みしてス
タッフバイトを挿入し、それ以降のデータを１クロック
遅らせてアドレス差の近接を回復する。

【００２３】次に、図２(2) を参照して本発明における
負スタッフ時の読み出しアドレス操作例について説明す
る。読出アドレスカウンタ１３は、装置内クロックによ
って１方向にインクリメントする。アップダウンカウン
タ１５は、負スタッフ生成指示に応じて、フレーム内の
スタッフバイトがエラスティックストア１１から読み出
されるときに初期値「０」からインクリメントして
「１」に変化する。したがって、読み出しアドレスは♯
０，♯１と歩進するが、スタッフバイトの位置でアップ
ダウンカウンタ１５がインクリメントされるので、読出
アドレスカウンタ１３の値が「２」になるものの、読み
出しアドレス♯２が読み飛ばされて♯３となり、以降読
み出しアドレスは♯４，♯５，…とインクリメントして
ゆく。その結果、エラスティックストア１１から読み出
されるデータは、Ａ，Ｂ，Ｄ，Ｅ，Ｆ，…となる。

【００２４】このように、負スタッフ処理では、フレー
ムの特定位置で読み出しアドレスの歩進を１クロック進
め、スタッフバイトＣを読み出すアドレスを飛ばすこと
により、それ以降のデータを１クロック進ませてアドレ
ス差の近接を回復する。

【００２５】ところで、以上示した構成は請求項１およ
び請求項３において、読み出しアドレスとカウンタ値と
を加算処理する場合に対応する。したがって、正スタッ
フ生成指示に対しては読み出しアドレスの歩進を遅らせ
るためにカウンタ値をデクリメントし、負スタッフ生成
指示に対しては読み出しアドレスの歩進を進ませるため
にカウンタ値をインクリメントするアップダウンカウン
タ１５が用いられる。なお、読み出しアドレスからカウ
ンタ値を減算処理する場合には、正スタッフ生成指示に
対してはカウンタ値をインクリメントし、負スタッフ生
成指示に対してはカウンタ値をデクリメントすることに
よって同様の機能が実現される（以上２通り）。

【００２６】また、請求項２および請求項４は、正負ス
タッフ生成指示に応じて書き込みアドレスを操作してス
タッフバイトの挿脱を行う構成である。ここで、書き込
みアドレスとカウンタ値とを加算処理する場合には、正
スタッフ生成指示に対しては書き込みアドレスの歩進を
進ませるためにカウンタ値をインクリメントし、負スタ
ッフ生成指示に対しては書き込みアドレスの歩進を遅ら
せるためにカウンタ値をデクリメントするアップダウン
カウンタが用いられる。なお、書き込みアドレスからカ
ウンタ値を減算処理する場合には、正スタッフ生成指示
に対してはカウンタ値をデクリメントし、負スタッフ生
成指示に対してはカウンタ値をインクリメントすること
によって同様の機能が実現される（以上２通り）。

【００２７】また、正負スタッフ生成指示に応じて書き
込みアドレスあるいは読み出しアドレスのみを操作する
のではなく、正負スタッフ生成指示を書き込みアドレス
および読み出しアドレスのそれぞれの操作に分散させる
こともできる。たとえば、正スタッフ生成指示は読み出
しアドレスに対して行う請求項１の構成と、負スタッフ
生成指示は書き込みアドレスに対して行う請求項４の構
成とを組み合わせることもできる。その場合には、読み
出しアドレスあるいは書き込みアドレスとカウンタ値と
を加算処理するか減算処理するかに応じて、それぞれカ
ウンタ値をインクリメントするかデクリメントするかが
選択される（以上４通り）。

【００２８】また、正スタッフ生成指示は書き込みアド
レスに対して行う請求項２の構成と、負スタッフ生成指
示は読み出しアドレスに対して行う請求項３の構成とを
組み合わせることも同様である（以上４通り）。

【００２９】このように、請求項１〜請求項４の構成を
組み合わせることにより、全部で少なくとも12通りの構
成をとることができる。

【００３０】

【実施例】実施例の説明に先立ち、処理対象となる信号
形式について図３を参照して説明する。なお、ここで
は、フレーム内に１つのポインタが収容されている単純
なフレーム構成について示す。

【００３１】図３(1) において、１フレームは12タイム
スロットから構成される。12タイムスロット中、１タイ
ムスロットがポインタ（ＰＴ）３１、１タイムスロット
がスタッフバイト（ＳＢ）３２であり、残りの10タイム
スロットがユーザ情報（ペイロード）３３である。な
お、ユーザ情報３３の各タイムスロットにおける番号♯
０〜♯９はオフセット値であり、それぞれポインタ３１
からの距離を示す。

【００３２】ポインタ３１はフレーム内でのユーザ情報
の先頭位置を示すが、図３(2) に示すように、１フレー
ム分のユーザ情報３３が２フレームに分散して収容され
ている場合には、そのユーザ情報の先頭位置を明らかに
しておくことが不可欠となる。そのために、ポインタ３
１にはユーザ情報３３の先頭位置があるタイムスロット
のオフセット値がポインタ値Ｘとして書かれる。たとえ
ば、ポインタ値Ｘが０であるとすると、ユーザ情報の先
頭は図３(1) に示す♯０の位置にあり、ユーザ情報３３
の最後尾は♯９の位置となる。このポインタ値が変更さ
れない限り、ユーザ情報の先頭位置は各フレームにおい
て同じオフセット位置にある。

【００３３】このようなフレーム構成の信号を受信フレ
ームとして処理する場合には、受信信号のビット位相か
ら装置内位相に乗り換えるビット位相同期がとられる。
このビット位相同期をとることにより、下流の処理が簡
単になるとともに、異なる相手からの複数の受信信号を
共通に処理することが可能となる。

【００３４】このビット位相同期では、上述したように
伝送路位相変動によって書き込みアドレスと読み出しア
ドレスとの接近が生ずるので、スタッフに変換してそれ
を吸収する必要がある。図３に示すフレーム構成では、
スタッフバイト３２が負スタッフ時に抜き取られる余剰
信号である。また、正スタッフ時には、スタッフバイト
３２とオフセット０のユーザ情報（♯０）との間に余剰
信号が挿入される。

【００３５】図４は、本発明の第一実施例の構成を示す
ブロック図である。なお、本実施例は、請求項１および
請求項３において、読み出しアドレスとカウンタ値とを
加算処理する場合に対応する。

【００３６】図４において、エラスティックストア１１
の書き込みアドレスおよび読み出しアドレスは、それぞ
れ受信クロックでカウントアップする書込アドレスカウ
ンタ１２および装置内クロックでカウントアップする読
出アドレスカウンタ１３で生成される。アドレス差監視
部１４は、書き込みアドレスと読み出しアドレスを取り
込み、そのアドレス差が所定値よりも接近したときにア
ドレス差に応じて正スタッフ生成指示あるいは負スタッ
フ生成指示を発する。アップダウンカウンタ１５は、装
置内クロックを取り込み、スタッフバイトの位置で正ス
タッフ生成指示に対してデクリメントし、負スタッフ生
成指示に対してインクリメントする。加算器１６は、読
出アドレスカウンタ１３の値とアップダウンカウンタ１
５の値を加算し、その加算値を読み出しアドレスとして
エラスティックストア１１に与える。

【００３７】以下、図３に示すフレーム信号を扱う場合
の本実施例の動作について、図５〜図７を参照して説明
する。なお、本実施例ではエラスティックストア１１の
ワード数を８ワード（♯０〜♯７）とする。したがっ
て、書込アドレスカウンタ１２は受信クロックに応じ
て、また読出アドレスカウンタ１３は装置内クロックに
応じて、それぞれ「０」〜「７」をサイクリックに計数
する構成となる。また、アップダウンカウンタ１５も
「０」〜「７」をサイクリックに計数する構成である
が、その計数動作は正負スタッフ生成指示に応じて装置
内クロックに同期して行われ、かつアップ／ダウンの双
方向である。

【００３８】書き込みアドレス♯０，♯１，♯２，…の
歩進に合わせて入力される受信信号Ａ，Ｂ，ＰＴ（ポイ
ンタ），ＳＢ（スタッフバイト），Ｃ，Ｄ，Ｅ，…は、
エラスティックストア１１の対応するアドレスに順次書
き込まれる。一方、スタッフ処理に用いられるアップダ
ウンカウンタ１５の初期値を「６」とする。したがっ
て、読出アドレスカウンタ１３の値にアップダウンカウ
ンタ１５のカウンタ値を加算して生成される読み出しア
ドレス（加算器出力）は、読出アドレスカウンタ１３の
値４，５，６，７，０，１，２，…に対して２，３，
４，５，６，７，０，…となる。なお、読み出しアドレ
ス♯０では受信信号Ａが読み出される。

【００３９】図６は、正スタッフ時の読み出しアドレス
操作例を説明する図である。読出アドレスカウンタ１３
は、装置内クロックによって１方向にインクリメントす
る。アップダウンカウンタ１５は、正スタッフ生成指示
に応じて、かつ読み出しアドレス♯３となったときに、
初期値「６」からデクリメントして「５」に変化する。
読み出しアドレスは、読出アドレスカウンタ１３の値と
アップダウンカウンタ１５の値を加算したものであり、
アップダウンカウンタ１５が変化するまでは順次インク
リメントしてゆく。すなわち、加算器出力として取り出
される読み出しアドレスは、…，♯７，♯０，♯１，♯
２，♯３と歩進するが、読出アドレスカウンタ１３の値
が「５」から「６」になるときにアップダウンカウンタ
１５がデクリメントされるので、読み出しアドレスは歩
進が相殺される。したがって、読み出しアドレスの歩進
はそれ以降１クロック分遅れて♯３を繰り返し、続いて
♯４，♯５，…とインクリメントしてゆく。その結果、
エラスティックストア１１から読み出されるデータは、
…，Ａ，Ｂ，ＰＴ（ポインタ），ＳＢ（スタッフバイ
ト），ＳＢ（スタッフバイト），Ｃ，Ｄ，…となる。

【００４０】このように、正スタッフ処理では、アップ
ダウンカウンタ１５をスタッフバイトの位置でデクリメ
ントさせる簡単な読み出しアドレス操作により、それ以
降のデータを１クロック遅らせてアドレス差の近接を回
復させることができる。

【００４１】図７は、負スタッフ時の読み出しアドレス
操作例を説明する図である。読出アドレスカウンタ１３
は、装置内クロックによって１方向にインクリメントす
る。アップダウンカウンタ１５は、負スタッフ生成指示
に応じて、フレーム内のスタッフバイトがエラスティッ
クストア１１から読み出されるときに初期値「６」から
インクリメントして「７」に変化する。したがって、加
算器出力として取り出される読み出しアドレスは、…，
♯７，♯０，♯１，♯２と歩進するが、スタッフバイト
の位置♯３でアップダウンカウンタ１５がインクリメン
トされ、一方で読出アドレスカウンタ１３もインクリメ
ントするので、読み出しアドレス♯３が飛ばされて♯４
となり、以降読み出しアドレスは♯５，♯６，…とイン
クリメントしてゆく。その結果、エラスティックストア
１１から読み出されるデータは、…，Ａ，Ｂ，ＰＴ（ポ
インタ），Ｃ，Ｄ，Ｅ，…となる。

【００４２】このように、負スタッフ処理では、アップ
ダウンカウンタ１５をスタッフバイトの位置でインクリ
メントさせる簡単な読み出しアドレス操作により、フレ
ームの特定位置で読み出しアドレスの歩進を１クロック
進ませ、読み出すアドレス♯３を飛ばしてスタッフバイ
トを抜き、それ以降のデータを１クロック進ませてアド
レス差の近接を回復させることができる。

【００４３】なお、本実施例構成において、加算器１６
に代えて減算器を使用した場合には、正スタッフ生成指
示および負スタッフ生成指示に対するアップダウンカウ
ンタ１５のアップダウン動作を反対にすることにより、
同等の読み出しアドレス操作を行うことができる。

【００４４】図８は、本発明の第二実施例の構成を示す
ブロック図である。なお、本実施例は、請求項２および
請求項４において、書き込みアドレスとカウンタ値とを
加算処理する場合に対応する。

【００４５】図８において、エラスティックストア１１
の書き込みアドレスおよび読み出しアドレスは、それぞ
れ受信クロックでカウントアップする書込アドレスカウ
ンタ１２および装置内クロックでカウントアップする読
出アドレスカウンタ１３で生成される。アドレス差監視
部１４は、書き込みアドレスと読み出しアドレスを取り
込み、そのアドレス差が所定値よりも接近したときにア
ドレス差に応じて正スタッフ生成指示あるいは負スタッ
フ生成指示を発する。アップダウンカウンタ２１は、受
信クロックを取り込み、スタッフバイトの位置で正スタ
ッフ生成指示に対してインクリメントし、負スタッフ生
成指示に対してデクリメントする。加算器２２は、書込
アドレスカウンタ１２の値とアップダウンカウンタ２１
の値を加算し、その加算値を書き込みアドレスとしてエ
ラスティックストア１１に与える。さらに、正スタッフ
処理をしたときに、挿入した余剰信号位置にスタッフバ
イトのコードを与える正スタッフ挿入部２３がエラステ
ィックストア１１の出力に設けられる。

【００４６】以下、図３に示すフレーム信号を扱う場合
の本実施例の動作について、図９〜図１１を参照して説
明する。なお、本実施例でもエラスティックストア１１
のワード数を８ワード（♯０〜♯７）とする。したがっ
て、書込アドレスカウンタ１２は受信クロックに応じ
て、また読出アドレスカウンタ１３は装置内クロックに
応じて、それぞれ「０」〜「７」をサイクリックに計数
する構成となる。また、アップダウンカウンタ２１も
「０」〜「７」をサイクリックに計数する構成である
が、その計数動作は正負スタッフ生成指示に応じて受信
クロックに同期して行われ、かつアップ／ダウンの双方
向である。

【００４７】スタッフ処理に用いられるアップダウンカ
ウンタ２１の初期値を「２」とする。したがって、書込
アドレスカウンタ１２の値にアップダウンカウンタ２１
のカウンタ値を加算して生成される書き込みアドレス
は、書込アドレスカウンタ１２の値５，６，７，０，
１，２，…に対して７，０，１，２，３，４，…とな
る。なお、書き込みアドレス♯０では受信信号Ｂが書き
込まれ、以下ＰＴ（ポインタ），ＳＢ（スタッフバイ
ト），Ｃ，Ｄ，…の順に書き込まれる。一方、読出アド
レスカウンタ１３は一方向にインクリメントし、順次読
み出しアドレスをエラスティックストア１１に与える。
なお、読み出しアドレス♯７では受信信号Ａが読み出さ
れる。

【００４８】図１０は、正スタッフ時の書き込みアドレ
ス操作例を説明する図である。書込アドレスカウンタ１
２は、受信クロックによって１方向にインクリメントす
る。アップダウンカウンタ２１は、正スタッフ生成指示
に応じて、かつ書き込みアドレスが♯２になったとき
に、初期値「２」からインクリメントして「３」に変化
する。書き込みアドレスは、書込アドレスカウンタ１２
の値とアップダウンカウンタ２１の値を加算したもので
あり、アップダウンカウンタ２１が変化するまでは順次
インクリメントしてゆく。すなわち、加算器出力として
取り出される書き込みアドレスは、…，♯７，♯０，♯
１，♯２と歩進するが、スタッフバイトの位置♯３でア
ップダウンカウンタ２１がインクリメントされ、一方で
書込アドレスカウンタ１２もインクリメントするので、
書き込みアドレスは♯２から♯４となり、以降書き込み
アドレスは♯５，♯６，…とインクリメントしてゆく。
その結果、エラスティックストア１１では、書き込みア
ドレス♯１にＰＴ（ポインタ）、♯２にＳＢ（スタッフ
バイト）が書き込まれ、スタッフバイトの次に受信した
データＣは書き込みアドレス♯４に書き込まれる。すな
わち、書き込みアドレス♯３のデータは入れ替わらず、
１周期前に書き込まれたデータが保持される。

【００４９】なお、読み出し側では、書き込みから４ク
ロック程度遅れて順次データが読み出される。すなわ
ち、エラスティックストア１１から読み出されるデータ
は、…，Ａ，Ｂ，ＰＴ（ポインタ），ＳＢ（スタッフバ
イト），１周期前に書き込まれたデータ，Ｃ，Ｄ，…と
なる。この１周期前に書き込まれたデータの位置に、正
スタッフ挿入部２３によって正スタッフバイトが挿入さ
れる。

【００５０】このように、正スタッフ処理では、アップ
ダウンカウンタ２１をスタッフバイトの位置でインクリ
メントさせる簡単な書き込みアドレス操作により、読み
出すときにその位置にスタッフバイトが挿入され、それ
以降のデータを１クロック遅らせてアドレス差の近接を
回復させることができる。

【００５１】図１１は、負スタッフ時の書き込みアドレ
ス操作例を説明する図である。書込アドレスカウンタ１
２は、受信クロックによって１方向にインクリメントす
る。アップダウンカウンタ２１は、負スタッフ生成指示
に応じて、かつ書き込みアドレスが♯２になったとき
に、初期値「２」からデクリメントして「１」に変化す
る。書き込みアドレスは、書込アドレスカウンタ１２の
値とアップダウンカウンタ２１の値を加算したものであ
り、アップダウンカウンタ２１が変化するまでは順次イ
ンクリメントしてゆく。すなわち、加算器出力として取
り出される書き込みアドレスは、…，♯７，♯０，♯
１，♯２と歩進するが、書込アドレスカウンタ１２の値
が「０」から「１」になるときにアップダウンカウンタ
２１がデクリメントされるので、書き込みアドレスは歩
進が相殺される。したがって、書き込みアドレスの歩進
はそれ以降１クロック分遅れて♯２を繰り返し、続いて
♯３，♯４，…とインクリメントしてゆく。その結果、
エラスティックストア１１に書き込まれるデータは、Ｓ
Ｂ（スタッフバイト）が書き込まれた上にデータＣが上
書きされるので、…，Ａ，Ｂ，ＰＴ（ポインタ），Ｃ，
Ｄ，…となる。

【００５２】なお、読み出し側では、書き込みから４ク
ロック程度遅れて順次データが読み出される。すなわ
ち、エラスティックストア１１から読み出されるデータ
は、…，Ｂ，ＰＴ（ポインタ），Ｃ，Ｄ，…となり、ス
タッフバイトが抜き出されてＣ以降のデータが１クロッ
ク早く読み出される。

【００５３】このように、負スタッフ処理では、アップ
ダウンカウンタ２１をスタッフバイトの位置でデクリメ
ントさせる簡単な書き込みアドレス操作により、読み出
すときにその位置のスタッフバイトを抜くことができ、
それ以降のデータを１クロック進ませてアドレス差の近
接を回復させることができる。

【００５４】なお、本実施例構成において、加算器２２
に代えて減算器を使用した場合には、正スタッフ生成指
示および負スタッフ生成指示に対するアップダウンカウ
ンタ２１のアップダウン動作を反対にすることにより、
同等の書き込みアドレス操作を行うことができる。

【００５５】図１２は、本発明の第三実施例の構成を示
すブロック図である。なお、本実施例は、正スタッフ生
成指示は書き込みアドレスに対して行う請求項２の構成
と、負スタッフ生成指示は読み出しアドレスに対して行
う請求項３の構成とを組み合わせたものである。図１２
において、エラスティックストア１１の書き込みアドレ
スおよび読み出しアドレスは、それぞれ受信クロックで
カウントアップする書込アドレスカウンタ１２および装
置内クロックでカウントアップする読出アドレスカウン
タ１３で生成される。アドレス差監視部１４は、書き込
みアドレスと読み出しアドレスを取り込み、そのアドレ
ス差が所定値よりも接近したときにアドレス差に応じて
正スタッフ生成指示あるいは負スタッフ生成指示を発す
る。書き込み側のアップカウンタ３１は、受信クロック
を取り込み、スタッフバイトの位置で正スタッフ生成指
示に応じてインクリメントする。読み出し側のアップカ
ウンタ３２は、装置内クロックを取り込み、スタッフバ
イトの位置で負スタッフ生成指示に応じてインクリメン
トする。加算器３３は、書込アドレスカウンタ１２の値
とアップカウンタ３１の値を加算し、その加算値を書き
込みアドレスとしてエラスティックストア１１に与え
る。加算器３４は、読出アドレスカウンタ１３の値とア
ップカウンタ３２の値を加算し、その加算値を読み出し
アドレスとしてエラスティックストア１１に与える。

【００５６】本実施例の動作は、正スタッフ生成指示に
対しては図１０を参照して説明した第二実施例の場合と
同等であり、負スタッフ生成指示に対しては図７を参照
して説明した第一実施例の場合と同等である。このよう
に、正負スタッフ生成指示を書き込みアドレスおよび読
み出しアドレスのそれぞれの操作に分散させることがで
きる。

【００５７】なお、加算器３３，３４に代えて減算器を
使用した場合には、正スタッフ生成指示および負スタッ
フ生成指示でインクリメントするアップカウンタ３１，
３２をダウンカウンタに置き換えることにより、同等の
書き込みアドレス操作および読み出しアドレス操作を行
うことができる。また、加算器および減算器は、書き込
み側および読み出し側でそれぞれ独立に使用することが
できる。

【００５８】また、正スタッフ生成指示は読み出しアド
レスに対して行う請求項１の構成と、負スタッフ生成指
示は書き込みアドレスに対して行う請求項４の構成とを
組み合わせたることもできる。その場合の正スタッフ生
成指示に対する読み出しアドレス操作では、ダウンカウ
ンタと加算器あるいはアップカウンタと減算器の組み合
わせで実現される。また、負スタッフ生成指示に対する
書き込みアドレス操作では、ダウンカウンタと加算器あ
るいはアップカウンタと減算器の組み合わせで実現され
る。

【００５９】また、以上説明した実施例では、簡単なフ
レームを用いて説明したが、同期ディジタルハイアラー
キ（ＳＤＨ）のＳＴＭフレームのように多くのタイムス
ロットから構成されるフレームに対しても同様に本発明
を適用することができる。

【００６０】

【発明の効果】以上説明したように本発明は、スタッフ
を用いた伝送路位相変動吸収において、従来構成にアッ
プカウンタ，ダウンカウンタあるいはアップダウンカウ
ンタと、加算器あるいは減算器とを加えるだけの簡単な
構成により、書き込みアドレスあるいは読み出しアドレ
スの操作が可能となり、エラスティックストアで正負の
スタッフを発生させることができる。

【図面の簡単な説明】

【図１】読み出しアドレス操作を行う場合の本発明原理
構成を示す図である。

【図２】本発明原理構成における正スタッフ時および負
スタッフ時の読み出しアドレス操作例を説明する図であ
る。

【図３】実施例で処理対象となる信号形式について説明
する図である。

【図４】本発明の第一実施例の構成を示すブロック図で
ある。

【図５】第一実施例の動作を説明する図である。

【図６】第一実施例における正スタッフ動作を説明する
図である。

【図７】第一実施例における負スタッフ動作を説明する
図である。

【図８】本発明の第二実施例の構成を示すブロック図で
ある。

【図９】第二実施例の動作を説明する図である。

【図１０】第二実施例における正スタッフ動作を説明す
る図である。

【図１１】第二実施例における負スタッフ動作を説明す
る図である。

【図１２】本発明の第三実施例の構成を示すブロック図
である。

【符号の説明】

１１ エラスティックストア １２ 書込アドレスカウンタ １３ 読出アドレスカウンタ １４ アドレス差監視部 １５ アップダウンカウンタ １６ 加算器 ２１ アップダウンカウンタ ２２ 加算器 ２３ 正スタッフ挿入部 ３１，３２ アップカウンタ ３３，３４ 加算器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 受信クロックに同期して伝送路位相変動
   を含む受信信号を書き込み、装置内クロックに同期して
   その受信信号を読み出してビット位相同期をとるエラス
   ティックストアと、 前記受信クロックに同期し、前記エラスティックストア
   のワード数の周期でサイクリックに計数して前記エラス
   ティックストアの書き込みアドレスを生成する書込アド
   レス生成手段と、 前記装置内クロックに同期し、前記エラスティックスト
   アのワード数の周期でサイクリックに計数して前記エラ
   スティックストアの読み出しアドレスを生成する読出ア
   ドレス生成手段と、 前記書き込みアドレスと前記読み出しアドレスとを監視
   し、そのアドレス差に応じて正スタッフ生成指示を前記
   読出アドレス生成手段に発するアドレス差監視手段とを
   備えた伝送路位相変動吸収回路において、 前記読出アドレス生成手段は、前記正スタッフ生成指示
   に応じて前記エラスティックストアのワード数の周期で
   サイクリックに計数するカウンタを有し、前記正スタッ
   フ生成指示でそのカウンタをデクリメントし、前記読み
   出しアドレスとそのカウンタ値とを加算するか、あるい
   はそのカウンタをインクリメントし、前記読み出しアド
   レスからそのカウンタ値を減算して読み出しアドレスの
   歩進を１クロック分遅らせる読出アドレス制御手段を備
   えたことを特徴とする伝送路位相変動吸収回路。
2. 【請求項２】 受信クロックに同期して伝送路位相変動
   を含む受信信号を書き込み、装置内クロックに同期して
   その受信信号を読み出してビット位相同期をとるエラス
   ティックストアと、 前記受信クロックに同期し、前記エラスティックストア
   のワード数の周期でサイクリックに計数して前記エラス
   ティックストアの書き込みアドレスを生成する書込アド
   レス生成手段と、 前記装置内クロックに同期し、前記エラスティックスト
   アのワード数の周期でサイクリックに計数して前記エラ
   スティックストアの読み出しアドレスを生成する読出ア
   ドレス生成手段と、 前記書き込みアドレスと前記読み出しアドレスとを監視
   し、そのアドレス差に応じて正スタッフ生成指示を前記
   書込アドレス生成手段に発するアドレス差監視手段とを
   備えた伝送路位相変動吸収回路において、 前記書込アドレス生成手段は、前記正スタッフ生成指示
   に応じて前記エラスティックストアのワード数の周期で
   サイクリックに計数するカウンタを有し、前記正スタッ
   フ生成指示でそのカウンタをインクリメントし、前記書
   き込みアドレスとそのカウンタ値とを加算するか、ある
   いはそのカウンタをデクリメントし、前記書き込みアド
   レスからそのカウンタ値を減算して前記書き込みアドレ
   スの歩進を１クロック分進ませる書込アドレス制御手段
   を備えたことを特徴とする伝送路位相変動吸収回路。
3. 【請求項３】 受信クロックに同期して伝送路位相変動
   を含む受信信号を書き込み、装置内クロックに同期して
   その受信信号を読み出してビット位相同期をとるエラス
   ティックストアと、 前記受信クロックに同期し、前記エラスティックストア
   のワード数の周期でサイクリックに計数して前記エラス
   ティックストアの書き込みアドレスを生成する書込アド
   レス生成手段と、 前記装置内クロックに同期し、前記エラスティックスト
   アのワード数の周期でサイクリックに計数して前記エラ
   スティックストアの読み出しアドレスを生成する読出ア
   ドレス生成手段と、 前記書き込みアドレスと前記読み出しアドレスとを監視
   し、そのアドレス差に応じて負スタッフ生成指示を前記
   読出アドレス生成手段に発するアドレス差監視手段とを
   備えた伝送路位相変動吸収回路において、 前記読出アドレス生成手段は、前記負スタッフ生成指示
   に応じて前記エラスティックストアのワード数の周期で
   サイクリックに計数するカウンタを有し、前記負スタッ
   フ生成指示でそのカウンタをインクリメントし、前記読
   み出しアドレスとそのカウンタ値とを加算するか、ある
   いはそのカウンタをデクリメントし、前記読み出しアド
   レスからそのカウンタ値を減算して前記読み出しアドレ
   スの歩進を１クロック分進ませる読出アドレス生成手段
   を備えたことを特徴とする伝送路位相変動吸収回路。
4. 【請求項４】 受信クロックに同期して伝送路位相変動
   を含む受信信号を書き込み、装置内クロックに同期して
   その受信信号を読み出してビット位相同期をとるエラス
   ティックストアと、 前記受信クロックに同期し、前記エラスティックストア
   のワード数の周期でサイクリックに計数して前記エラス
   ティックストアの書き込みアドレスを生成する書込アド
   レス生成手段と、 前記装置内クロックに同期し、前記エラスティックスト
   アのワード数の周期でサイクリックに計数して前記エラ
   スティックストアの読み出しアドレスを生成する読出ア
   ドレス生成手段と、 前記書き込みアドレスと前記読み出しアドレスとを監視
   し、そのアドレス差に応じて負スタッフ生成指示を前記
   書込アドレス生成手段に発するアドレス差監視手段とを
   備えた伝送路位相変動吸収回路において、 前記書込アドレス生成手段は、前記負スタッフ生成指示
   に応じて前記エラスティックストアのワード数の周期で
   サイクリックに計数するカウンタを有し、前記負スタッ
   フ生成指示でそのカウンタをインクリメントし、前記書
   き込みアドレスからそのカウンタ値を減算するか、ある
   いはそのカウンタをデクリメントし、前記書き込みアド
   レスとそのカウンタ値とを加算して前記書き込みアドレ
   スの歩進を１クロック分遅らせる書込アドレス生成手段
   を備えたことを特徴とする伝送路位相変動吸収回路。