JPH0583239A - ビツト位相同期ならびにフレーム位相同期方法 - Google Patents

ビツト位相同期ならびにフレーム位相同期方法

Info

Publication number
JPH0583239A
JPH0583239A JP3268823A JP26882391A JPH0583239A JP H0583239 A JPH0583239 A JP H0583239A JP 3268823 A JP3268823 A JP 3268823A JP 26882391 A JP26882391 A JP 26882391A JP H0583239 A JPH0583239 A JP H0583239A
Authority
JP
Japan
Prior art keywords
frame
pointer
phase
byte
phase synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3268823A
Other languages
English (en)
Inventor
Seijiro Tajima
清次郎 多嶋
Mineki Ichimori
峰樹 市森
Kennosuke Fukami
健之助 深見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
N T T ELECTRON TECHNOL KK
NTT ElectronicsTechno Corp
Original Assignee
N T T ELECTRON TECHNOL KK
NTT ElectronicsTechno Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by N T T ELECTRON TECHNOL KK, NTT ElectronicsTechno Corp filed Critical N T T ELECTRON TECHNOL KK
Priority to JP3268823A priority Critical patent/JPH0583239A/ja
Publication of JPH0583239A publication Critical patent/JPH0583239A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 簡単な構成で、フレーム位相同期におけるデ
ータ遅延又はデータの無効を抑えたビット位相同期とフ
レーム位相同期を行う。 【構成】 受信フレームにおけるポインタの直前バイト
(オフセットアドレス#29)が#29アドレス監視部
4´で検出されビット同期バッファ1から出力する時点
でダウンカウンタ8に受信ポイント値をロードする。#
29データの受信時点(ビット同期バッファ1に書き込
んだ時点)からフレーム位相同期バッファ5より#29
データが出力される迄の時間(バッファによる遅延)、
ダウンカウンタ8への受信ポインタ値のロードを遅らせ
前記遅延の効果を取り込む。又伝送路位相変動をスタッ
フに変換する場合、バッファ内でアクティブスタッフバ
イトを生成して、絶対時間位置が変動する特定バイトの
位置信号をダウンカウンタ8へのロードタイミングとし
て用い、受信ポインタ値をロードデータとして用いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、同期デジタル伝送にお
いて、伝送路から入力する受信信号のビット位相を局内
ビット位相に乗り換えるビット位相同期、ならびに伝送
路から入力する受信フレーム位相を局内フレーム位相に
乗り換えるフレーム位相同期方法に関するものである。
【0002】
【従来の技術】1フレーム内に複数の信号を時分割多重
して伝送するデジタル伝送において、入力回線の信号を
出力回線に対応した信号に変換する機能が必要であり、
その一機能としてフレーム位相同期がある。フレーム位
相同期とは、複数の伝送路から種々の位相で入力してく
る受信フレームを局内フレーム位置に揃えることであ
る。フレーム位相同期を実現する手段としては、1フレ
ーム分のバッファを用意し、受信フレームに従ってユー
ザ情報を書き込み、局内フレームに従ってユーザ情報を
読み出すフレーム・メモリを用いた方法がある。このフ
レーム・メモリを用いた方法では、ユーザ情報が受信フ
レームと局内フレームのフレーム位相差分遅れるため最
大1フレーム(125μsec)分データが遅れるとい
う問題があった。このデータ遅延量を小さくする伝送方
式としてポインタを用いたフレーム位相同期方式があ
る。
【0003】ポインタを用いるフレーム位相同期方式で
は、管理情報であるオーバヘッドビットとポインタが、
フレーム内固定位置に収容される。これに対しユーザ情
報はフレーム内の任意位置に収容される。またこのユー
ザ情報の位置は動的にフレーム内を変動することができ
る。自由かつ動的なユーザ情報の位置を管理するために
ポインタが使われる。ポインタとは、フレーム内に固定
的に定められるオフセットアドレスを用いて、先頭位置
を指す。ポインタを用いたフレーム位相同期では、デー
タをほとんど遅延させずに受信フレームから局内フレー
ムに乗り換えることができる。このようにポインタの採
用によりユーザ情報については、そのフレーム位相同期
処理による遅延量を低減することが可能となった。ただ
し、その際ユーザ情報位相の変換に対応してポインタ値
を付け替える必要がある。
【0004】ポインタを付け替える方法として、通常考
えられる方法としては以下に示す方法がある。受信フレ
ームで受信ポインタを検出して、そのポインタ値をカウ
ンタにセットする。受信フレームのオフセットアドレス
にしたがってダウンカウンティングし、カウント値が
■0' となった時のデータ(すなわちユーザ情報先頭バ
イト)をバッファに書き込む際の書き込みアドレスを記
憶する。発信側では発信フレームのオフセットアドレス
に対応したカウンタを動作させておき、前記ユーザ情報
先頭バイトを読み出すまでのカウント値を発信ポインタ
とする方法が考えられる。しかしながら、この方法では
ポインタ値が時間的に変動せず一定の場合には問題ない
が、受信ポインタが変動した場合には、正しい発信ポイ
ンタを得るまで1フレーム以上の時間を必要とする。よ
って変動したポインタの受信から正しい発信ポインタ生
成までの期間、データを無効なものとしてしまう。
【0005】この問題を解決するために、受信フレーム
内の特定のデータが発信フレームに出現した時点から発
信フレームのポインタまでのデータ数を、受信フレーム
のポインタ値から減算し発信フレームのポインタ値を求
める方法が提案されている。具体的には受信フレームの
ポインタ値をダウンカウンタにセットし、このダウンカ
ウンタを受信フレームと発信フレームの位相差分だけカ
ウントダウンした値を発信ポインタとして設定する。本
方法を用いれば、受信ポインタが変動した場合も、1フ
レーム以内に発信ポインタを得ることができポインタ値
が変動した場合も、無効となるデータ量を削減すること
ができる。
【0006】以上述べてきたように、既発明技術を用い
ることにより受信ポインタ値が変動した場合のフレーム
位相同期は、少ないデータ遅延で実現することができ
る。これに対して受信ポインタ値は変動していなくて
も、発信ポインタ値を変更する処理が必要となる場合が
ある。例えば、国際電信電話諮問委員会(CCITT)
で標準化された同期デジタルハイアラーキ(SDH)技
術における、一機能モジュールであるSTMインタフェ
ースにおいては、「スタッフによる伝送路位相変動吸
収」機能が要求されている。この機能は伝送路クロック
から局内クロックにクロックを乗り換えるビット位相同
期において、伝送路の位相変動をスタッフに変換して伝
送するものである。このビット位相同期技術はスタッフ
を生成するため、フレーム位相同期技術と密接な関係を
もつ。この場合受信ポインタが一定でも、伝送路位相変
動により内部でスタッフの生成が行われ、発信ポインタ
が変化する場合がある。このようにビット位相同期とフ
レーム位相同期は密接な関係をもつにもかかわらず、既
存技術では独立に扱われているため構成が簡単でかつ、
データ遅延の少ない処理方式が存在しないという問題が
あった。
【0007】
【発明が解決しようとする課題】デジタル伝送におけ
る、ビット位相同期機能、フレーム位相同期機能の要求
に鑑み、本発明は前記ダウンカウンタを用いたフレーム
位相同期技術と、伝送路位相変動を吸収するビット位相
同期技術を組み合わせることにより簡単な構成で両機能
を実現するものである。
【0008】
【課題を解決するための手段】このような目的を達成す
るために、本発明ではビット位相同期部とフレーム位相
同期部を組み合わせて、簡単に両機能を実現し、かつフ
レーム位相同期におけるデータ遅延、またはデータの無
効を抑えた伝送方式を提供する。以下、各構成要素につ
いて詳説する。
【0009】本発明は大別して、ビット位相同期部とフ
レーム位相同期部から構成される。ビット位相同期技術
としては、1)エラスティック・ストア・メモリ方式、
2)クロック位相比較方式、3)データ遅延方式、4)
多相クロック方式等がある。例えばエラスティック・ス
トア・メモリを用いてビット位相同期をとる場合、伝送
路クロックに同期してバッファにデータを書き込み、局
内クロックに同期してデータを読み出すことにより機能
を実現できる。ビット位相同期をとるバッファでは、す
べてのデータを順次書き込み、すべてのデータを順次読
み出している。従って、伝送路位相が変動すると、バッ
ファの書き込みアドレスと読み出しアドレスの差が、初
期状態から変動する。伝送路位相変動が一方向に大きく
なるとバッファの書き込み、読み出しアドレスが接近
し、ついにはデータの2度読み、読み飛ばしが生じる危
険性がある。この場合、スタッフを生成してバッファの
書き込み、読み出しアドレス差をもとにもどす方向に動
かし、2度読み、読み飛ばしを回避する必要がある。局
内クロックに対して伝送路クロックが速い場合、書き込
みアドレスが読み出しアドレスに追いつくと、データの
読み飛ばしが発生する。この時は、事前に負スタッフを
発生させることによりスタッフ以降のデータを1クロッ
ク前倒しで送ることができる。これによりアドレス差を
安全な方向へもっていく。一方、局内クロックに対し、
伝送路クロックが遅い場合、読み出しアドレスが書き込
みアドレスを追い越すと2度読みが生じる。このとき
は、正スタッフを発生して、スタッフ以降のデータを1
クロック遅らせて、2度読みを回避する。
【0010】このスタッフの生成は、ビット位相同期用
バッファにおいて、読み出しアドレスを制御することに
より実現する。正スタッフを生成する場合、余剰バイト
(スタッフバイト)を挿入する1クロック前のバイトを
読み出した後、さらにあと1クロック間、読み出しアド
レスを進めずに、1クロック前のデータを再び読み出し
続ける。この余分なデータの読み出し期間がスタッフバ
イトに対応する。一方、負スタッフは、バッファ読み出
し側で、あらかじめフレーム内に収容されている余剰バ
イトを読み飛ばすことにより生成する。伝送路位相変動
を吸収し、ビット位相同期をとった信号は、フレーム位
相同期部へ送られる。
【0011】フレーム位相同期もバッファを用いて実現
する。受信データのうちユーザ情報だけを、フレーム位
相同期用バッファに書き込み、発信フレームにしたがっ
てデータを読み出す。フレーム位相同期に伴うポインタ
の付け替えは、前記ダウンカウンタを用いた演算により
発信ポインタを計算する。ポインタ計算の原理を図1に
示す。受信ポインタをX、受信フレームと発信フレーム
のフレーム差をα、バッファ通過によるデータ遅延をβ
とすると、発信ポインタ値Yは、 Y=X−α+β (1) と表せる。具体的には、受信したポインタ値をダウンカ
ウンタにセットし、フレーム位相同期用バッファの読み
出しイネーブル信号をカウントイネーブル信号として用
いる。読み出しイネーブル期間カウントダウンする処理
が、(1)式における“−α" の項に対応している。ま
たバッファによる遅延は特定バイトがバッファから出力
する位置で、先の受信ポインタ値のセットを行うことに
より取り込む。受信フレームにおいて、ポインタを受信
してから、特定バイトがバッファを通過する期間ダウン
カウンタへの受信ポインタ値のセットを遅らせることに
より、(1)式の“+β" の項を取り込む。以上がビッ
ト位相同期、およびフレーム位相同期の既存技術であ
る。ここまでは既存技術と同様であるが、本発明ではダ
ウンカウンタへ受信ポインタ値をセットするタイミング
として、ビット位相同期後の特定バイトを用いる。この
結果、ビット位相同期部で伝送路位相変動を吸収するた
めのスタッフが生成された場合、ビット位相同期用バッ
ファ読み出し部でバイトの挿入、あるいは抜き取りによ
り特定バイトの読み出し位置も前フレームの特定バイト
読み出し位置に比べて±1バイト分変化する。よってダ
ウンカウントの値も±1変化し、受信ポインタ値が一定
で、伝送路位相変動によるスタッフの内部生成にも対応
した発信ポインタの付け替えを、ポインタを受信してか
ら1フレーム以内に行うことができる。尚、この方式の
実現は、ポインタ付け替え用ダウンカウンタのロード信
号に、ビット位相同期処理の特定信号を割り当てるだけ
で、既存の装置にほとんど回路を追加することなしに実
現できる。また遅延量もビット位相同期部とフレーム位
相同期部を積算しても8〜16クロック程度の遅延です
むという長所を有する。
【0012】従って、本発明の構成は下記に示す通りで
ある。即ち、本発明は、伝送路位相変動を含む受信信号
位相を、装置内ビット位相、装置内フレーム位相に同期
させるポインタを用いた同期デジタル伝送技術のうち、
受信フレームのポインタ受信後、発信フレームの最初の
ポインタ発生前に、発信フレームのポインタの値および
特定データが発信フレームに発生した時点から発信フレ
ームまでのポインタまでのデータを求め、上記受信フレ
ームのポインタの値から上記データ数を減算した値を発
信フレームのポインタ値として設定するポインタ変換手
段において、伝送路位相変動をスタッフに変換する場
合、バッファ内でアクティブスタッフバイトを生成し、
そのアクティブスタッフバイトにより、その絶対時間位
置が変動する特定バイトの位置信号をダウンカウンタへ
のロードタイミングとして用い、受信ポインタ値をロー
ドデータとして用いることを特徴とするビット位相同期
ならびにフレーム位相同期方法としての構成を有するも
のであり、或いはまた、
【0013】前記ビット位相同期ならびにフレーム位相
同期方法において、フレームとして同期デジタルハイア
ラーキ技術のSTM−0フレームまたはSTM−1フレ
ームを、ポインタとしてAUポインタまたはTUポイン
タを、ロード位置信号として受信フレームのポインタの
直前又は直後のデータのいずれかであることを特徴とす
るビット位相同期ならびにフレーム位相同期方法として
の構成を有するものである。
【0014】本発明の原理的構成を図1を用いて説明す
る。本発明のビット位相同期、フレーム位相同期回路
は、ビット同期バッファ1と、ビット同期バッファ用書
き込み制御部2と、ビット同期バッファ用読み出し制御
部3と、ビット同期バッファアドレス監視部4と、フレ
ーム位相同期バッファ5と、フレーム位相同期バッファ
書き込み制御部6と、フレーム位相同期バッファ読み出
し制御部7と、ポインタ演算用ダウンカウンタ8により
構成される。
【0015】
【実施例】本発明の第1の実施例を図4を用いて説明す
る。本実施例のビット位相同期、フレーム位相同期回路
は、ビット同期バッファ1と、ビット同期バッファ用書
き込み制御部2と、ビット同期バッファ用読み出し制御
部3と、ビット同期バッファ#29データアドレス監視
部4’と、フレーム位相同期バッファ5と、フレーム位
相同期バッファ書き込み制御6と、フレーム位相同期バ
ッファ読み出し制御部7と、ポインタ演算用ダウンカウ
ンタ8により構成される。
【0016】上記実施例動作説明にあたり、信号形式に
ついて説明する。図2は1フレーム分の信号構成を示
す。1フレームは36バイトからなり1フレームの第
1、第2バイト目にフレーム同期信号、第13、第14
バイト目にポインタ、第25、第26バイト目にオーバ
ヘッド用バイトが格納されている。特定バイト間に各1
0バイト、1フレームでは30バイトのユーザ情報が配
置されている。ユーザ情報のバイト内の番号はポインタ
からのオフセットアドレスを示している。
【0017】ポインタはフレーム内でのユーザ情報の先
頭位置をオフセットアドレスを用いて示している。例え
ばポインタ値が ■0' であるとユーザ情報の先頭バイ
トはオフセットアドレス=0の位置にあり、データの最
後はオフセットアドレス=29の位置にある。上述のよ
うなフレーム構成の信号を受信フレームとして、新しい
発信フレームを構成する場合、ポインタを用いたフレー
ム同期方法では、発信フレームのフレーム同期信号、ポ
インタおよびオーバヘッドの位置は、受信フレームのそ
れらの位置とは独立に、発信フレームのみによって決ま
る。一方ユーザ情報は受信フレーム上の時間位置とほぼ
同一位置に格納される(バッファ通過により数バイト程
度遅延する)。
【0018】図3は受信フレームと発信フレームとの時
間関係を説明するためのタイムチャートである。図3に
示すように、発信フレームのユーザ情報バイトは、受信
フレーム上での位置から数バイト遅延している。これは
バッファを通過するさいの遅れである。一方、受信フレ
ーム位相と発信フレーム位相は独立である。従って、ポ
インタの位置は受信フレーム上と発信フレーム上では独
立に設定される。受信フレームと発信フレームの位相差
をα、バッファによるユーザ情報の遅延をβ、受信ポイ
ンタ値をX、発信ポインタ値をYとする。
【0019】図1において図2に示した受信フレーム信
号を受信する。受信フレームの信号は全バイト伝送路ク
ロックに同期して動作する書き込み制御部2の指示に従
って、ビット同期バッファ1に書き込まれる。一方ビッ
ト同期バッファ1からの読み出しは局内クロックに同期
して動作する読み出し制御部3に従って全バイトを読み
出す。この動作により受信した信号は局内クロックに同
期した信号となりビット同期が確立された。
【0020】ビット同期バッファからの信号の読み出し
側では、通常は書き込まれた全信号を1バイトずつ読み
出している。しかし伝送路位相の変動により、局内クロ
ックに対して伝送路クロックが遅くなったり、速くなっ
た場合にはスタッフを発生して伝送路位相変動を吸収す
る。局内クロックに対して伝送路クロックが遅い場合に
は、正スタッフを発生し、局内クロックに対して伝送路
クロックが速い場合には負スタッフを発生する。スタッ
フを発生する際、ビット同期バッファの読み出し側にお
いて、フレーム上の正規のアクティブスタッフバイト位
置に相当するバイトの挿脱を行えば、以降のフレーム位
相同期処理が簡潔となる。
【0021】本実施例では、フレームに定められたアク
ティブスタッフバイト位置にバイトの挿脱を行う。例え
ばフレームの第13、第14バイト目のポインタのうち
第14バイト目があらかじめ格納された余剰なバイト
(負スタッフバイト)であり、第14バイト目と第15
バイト目の間が余剰なバイトを挿入する位置(正スタッ
フバイト)とする。伝送路位相変動を負スタッフを生成
して吸収する場合は、ビット同期バッファから読み出す
際、第13バイト目のポインタを読み出した後、読み出
しアドレスを1つ飛ばし第15バイト目のユーザ情報を
読み出す。これにより第14バイト目の負スタッフバイ
トが抜き取られ伝送路位相変動が負スタッフに変換され
た。よって以降のユーザ情報は1バイト前倒しで送られ
る。
【0022】一方、伝送路位相変動を正スタッフを生成
して吸収する場合には、ビット同期バッファから信号を
読み出す際、第13、第14バイト目のポインタを読み
出した後、読み出しアドレスの歩進をとめ第14バイト
目をさらに1クロック間読み出す。よってバッファから
は第13、第14、第14、第15バイト目が読み出さ
れる。2クロック分の第14バイトのうち、2回目の第
14バイトがアクティブ正スタッフバイトに対応する。
以降のユーザ情報は1バイトずつ遅れて伝送される。こ
れにより伝送路位相変動は正スタッフに変換された。
【0023】ビット同期バッファ以降では、スタッフバ
イトはフレーム内の所定の位置に格納されているので、
伝送路位相変動を吸収するためのスタッフも、対抗局
(中継器)から送られてきたスタッフも、ビット同期バ
ッファより下流では区別せずに処理ができる。
【0024】ビット同期をとった信号は、さらにバッフ
ァを用いてフレーム位相同期がとられる。フレーム位相
同期部では、ビット同期バッファ出力のうちユーザ情報
のみがバッファに書き込まれ、局内フレームに従って読
み出される。従って、通常は第1、第2バイト目(フレ
ーム同期パタン)、第13、第14バイト目(ポイン
タ)、第25、第26バイト目(オーバヘッド)が書き
込まれずにそれ以外のユーザ情報が書き込まれる。ビッ
ト同期バッファ出力にスタッフが含まれている場合に
は、スタッフの種類により第14バイト目をバッファに
書き込んだり(負スタッフ)、第14バイト目の次バイ
トを書き込まなかったり(正スタッフ)してユーザ情報
のみを書き込む。フレーム位相同期バッファの読み出し
では、局内フレームのユーザ情報位置でバッファからユ
ーザ情報を読み出す。このとき正負のスタッフに従って
書き込みが行われた場合は、読み出し側でもスタッフを
生成して発生する。以上の動作によりフレーム位相同期
がとられる。
【0025】次にポインタ付け替え方法を説明する。い
ままで述べてきたビット同期バッファ、フレーム位相同
期バッファを用いて両機能を実現した場合、ポインタ演
算を行う既技術としてはダウンカウンタを用いた演算法
がある。すでに述べたようにダウンカウンタを用いた方
法は、発信フレームでポインタを送出する前に、新しい
ポインタと位相差αが検出されるので、ポインタ値が変
動した場合も1フレーム以内に正しいポインタを発信す
ることができ、データの無効期間を削減することができ
る。既技術においては、受信したポインタ値の変更に伴
う発信ポインタの変更に対応している。(1)式で説明
すると、受信したポインタ“X”が変化したことによる
“Y”の変化をサポートしている。具体的には変化した
受信ポインタ値はダウンカウンタへロードされる。よっ
てそれに基づきダウンカウントした値は自動的に変化
し、発信ポインタが変化する。
【0026】本発明は受信ポインタ値は変化しないが、
発信ポインタは変化する場合の一例である、伝送路位相
変動吸収のためのスタッフ時に有効となる。すでに説明
してきたように、対抗局からスタッフが送られてきた場
合と異なり、伝送路位相変動のためのスタッフでは受信
ポインタ値は変化しない。しかしビット同期バッファ読
み出し側で、スタッフを発生することにより発信ポイン
タ値は変化する。この場合のポインタ付け替え方法とし
て受信フレーム上の特定バイトをトレースし、該バイト
が発信フレーム上に発出した時点、すなわち、フレーム
位相同期バッファから読み出された時点をもって受信ポ
インタ値をダウンカウンタへロードすればよい。例えば
受信フレームにおけるポインタの直前バイト(オフセッ
トアドレス♯29)がバッファから出力される時点で、
ダウンカウンタに受信ポインタ値をロードする。オフセ
ットアドレス♯29のデータを受信した時点(ビット同
期バッファに書き込んだ時点)から2つのバッファを通
過して、フレーム位相同期バッファから♯29データが
出力されるまでの間(β)、ダウンカウンタへの受信ポ
インタ値のロードを遅らせることにより(1)式におけ
る“+β”の効果を取り込んでいる。
【0027】伝送路位相変動吸収によるスタッフが生成
された場合、第14バイトの抜き取り(負スタッフ)、
または第14バイトの次への余剰バイトの挿入に対応し
てアクテイブスタッフ以降のユーザ情報はその時間的位
置が、スタッフのない場合に比べて±1変動する。よっ
てアクテイブスタッフバイトが発信フレームに出現した
以降の発信フレームにおいては、オフセットアドレス♯
29のユーザ情報データもアクティブスタッフの影響に
より±1バイト分時間位置が変化する。この変動はダウ
ンカウンタのロードタイミングを±1クロック分変動さ
せる。(1)式によれば“β”が変化し、付け替えポイ
ンタが自動的に±1される。
【0028】オフセットアドレス♯29のユーザ情報位
置をダウンカウンタへのロードタイミングに用いた場
合、♯29のユーザ情報はポインタの直前であるため、
あるフレームで伝送路位相変動吸収のためのスタッフを
生成した場合、該フレームではアクティブスタッフバイ
トの挿脱による影響が現れず次フレームのロードタイミ
ングで現れる。従って、実際にスタッフを発出するフレ
ームでは、まだポインタ値は変更せず、次フレームで±
1変動する。よって実施例1の場合、伝送路位相変動を
負スタッフで吸収した場合の受信ポインタ、発信ポイン
タを列挙すると、表1に示す通りになる。
【0029】
【表1】 受信ポインタ値 発信ポインタ値 N−1フレーム X Y N フレーム X Y (負スタッフ発信) N+1フレーム X Y−1 N+2フレーム X Y−1
【0030】また実施例1において、伝送路位相変動を
正スタッフで吸収した場合、受信ポインタ値、発信ポイ
ンタ値は、表2に示す通りになる。
【0031】
【表2】 受信ポインタ値 発信ポインタ値 N−1フレーム X Y N フレーム X Y (正スタッフ発信) N+1フレーム X Y+1 N+2フレーム X Y+1
【0032】♯29の位置をダウンカウンタのロードタ
イミングに用いると、スタッフを送出するフレームの次
から、発信ポインタ値が±1される。以上のようにビッ
ト同期技術とフレーム位相同期技術を組み合わせること
により、受信ポインタ値が変動した場合も、伝送路位相
変動吸収等によりバッファ内遅延が変動した場合にも、
1フレーム以内に正しい付け替えポインタを発信でき
る。
【0033】次に本発明の第2の実施例を図5を用いて
説明する。本実施例におけるビット同期回路、フレーム
位相同期回路は、ビット同期バッファ1と、ビット同期
バッファ用書き込み制御部2と、ビット同期バッファ用
読み出し制御部3と、ビット同期バッファ#0データア
ドレス監視部4”と、フレーム位相同期バッファ5と、
フレーム位相同期バッファ書き込み制御6と、フレーム
位相同期バッファ読み出し制御部7と、ポインタ演算用
ダウンカウンタ8により構成される。
【0034】ビット位相同期部では、第1の実施例と同
様に、全データを伝送路クロックに従いバッファに書き
込み、局内クロックに従って全データを読み出す。伝送
路クロックと局内クロックの間に位相差がある場合、そ
の位相差を吸収するようにスタッフを生成する。スタッ
フの生成は読み出しアドレスの操作により、簡単に行う
ことができる。また余剰バイトの挿脱は、受信フレーム
上の正規のアクティブスタッフバイト位置で行う。よっ
て以降の処理は、対抗局からスタッフが送られてきた場
合と類似の処理が可能となる。
【0035】引き続き、フレーム位相同期処理を行う。
受信フレーム上のユーザ情報データのみがバッファに書
き込まれ、発信フレームに従ってバッファから読み出さ
れる。このフレーム位相同期バッファ通過による遅延は
数バイト程度である。このユーザ情報のフレーム乗せ替
えに対応して、ポインタを付け替える。ポインタ演算に
は第1の実施例と同じくダウンカウンタを用いる。受信
ポインタ値のダウンカウンタへのロードは、受信フレー
ムでのオフセットアドレス♯0のデータがバッファを通
過して受信フレームに現れたタイミングとする。以降発
信フレームに従ってダウンカウンティングを実行する。
発信フレームにおいてポインタを発出する時点でのダウ
ンカウンタの値が、発信フレームでのユーザ情報先頭位
置を示す発信ポインタ値となる。
【0036】受信フレームでのオフセットアドレス♯0
のデータ位置を、ダウンカウンタのロードタイミングに
用いた場合、♯0のデータはポインタの直後である。こ
のため、あるフレームで伝送路位相変動吸収のためのス
タッフを生成した場合、該フレームにおいてアクティブ
スタッフバイトを挿脱した影響により、スタッフを生成
しない場合と比較して♯0データがバッファから出力さ
れるタイミングが変動する。伝送路位相変動吸収により
負スタッフを生成した場合、受信フレーム上での♯0バ
イトの直前での1バイトが抜き取られる。従って、受信
フレーム上の♯0バイトは発信フレーム上では、1バイ
ト早く現れる。よってダウンカウンタへの受信ポインタ
値のロードタイミングも1バイト分早くなる。ロードタ
イミングが早まるとダウンカウンタの出力としては−1
され、前フレームでの発信ポインタ値に対して−1した
値が発出される。よって実施例2の場合、伝送路位相変
動吸収を負スタッフで吸収した場合の受信ポインタ値、
発信ポインタ値を列挙すると、表3に示す通りになる。
【0037】
【表3】 受信ポインタ値 発信ポインタ値 N−1フレーム X Y N フレーム X Y−1 (負スタッフ発信) N+1フレーム X Y−1 N+2フレーム X Y−1
【0038】また実施例2において、伝送路位相変動を
正スタッフで吸収した場合、受信ポインタ値、発信ポイ
ンタ値は、表4に示す通りになる。
【0039】
【表4】 受信ポインタ値 発信ポインタ値 N−1フレーム X Y N フレーム X Y+1 (正スタッフ発信) N+1フレーム X Y+1 N+2フレーム X Y+1
【0040】♯0の位置をロードタイミングに用いる
と、スタッフを送出したフレームから、発信ポインタ値
が±1される。以上のようにビット同期技術とフレーム
位相同期技術を組み合わせることにより、受信ポインタ
値が変動した場合も、伝送路位相変動吸収等によりバッ
ファ内遅延が変動した場合にも、1フレーム以内に正し
い付け替えポインタを発信できる。
【0041】
【発明の効果】以上述べたように、本発明では伝送路位
相変動をもつ受信信号を、局内位相に同期する際の、ビ
ット同期技術、フレーム位相同期技術について、両技術
を組み合わせることにより、伝送路位相変動吸収のため
にスタッフを発生して、発信ポインタ値を変更する場合
にも受信ポインタの検出から1フレーム以内に発信ポイ
ンタを算出する方法を提供するものである。これにより
伝送路位相変動吸収時のスタッフ生成に伴う、ポインタ
値変更時の無効期間のない伝送を簡単に実現できる。ま
た本発明は、通常用いられるビット同期技術と、フレー
ム位相同期技術を組み合わせて実現されているため、通
常のポインタ処理と比較して金物量の増加なしに実現で
きる。
【図面の簡単な説明】
【図1】本発明のビット位相同期ならびにフレーム位相
同期方法の原理的構成図
【図2】本発明の実施例の動作説明のための信号形式と
して1フレーム分の信号構成図
【図3】受信フレームと発信フレームとの時間関係を説
明するためのタイムチャート図
【図4】本発明の第1の実施例としてのビット位相なら
びにフレーム位相同期方法を説明するためのブロック構
成図
【図5】本発明の第2の実施例としてのビット位相なら
びにフレーム位相同期方法を説明するためのブロック構
成図
【符号の説明】
1 ビット同期バッファ 2 書込制御部 3 読出制御部 4 アドレス監視部 4’ ビット同期バッファ#29データアドレス監視部 4” ビット同期バッファ#0データアドレス監視部 5 フレーム位相同期バッファ 6 フレーム位相同期バッファ書込制御部 7 フレーム位相同期バッファ読出制御部 8 ダウンカウンタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 伝送路位相変動を含む受信信号位相を、
    装置内ビット位相、装置内フレーム位相に同期させるポ
    インタを用いた同期デジタル伝送技術のうち、受信フレ
    ームのポインタ受信後、発信フレームの最初のポインタ
    発生前に、発信フレームのポインタの値および特定デー
    タが発信フレームに発生した時点から発信フレームまで
    のポインタまでのデータを求め、上記受信フレームのポ
    インタの値から上記データ数を減算した値を発信フレー
    ムのポインタ値として設定するポインタ変換手段におい
    て、 伝送路位相変動をスタッフに変換する場合、バッファ内
    でアクティブスタッフバイトを生成し、そのアクティブ
    スタッフバイトにより、その絶対時間位置が変動する特
    定バイトの位置信号をダウンカウンタへのロードタイミ
    ングとして用い、受信ポインタ値をロードデータとして
    用いることを特徴とするビット位相同期ならびにフレー
    ム位相同期方法。
  2. 【請求項2】 前記ビット位相同期ならびにフレーム位
    相同期方法において、フレームとして同期デジタルハイ
    アラーキ技術のSTM−0フレームまたはSTM−1フ
    レームを、ポインタとしてAUポインタまたは、TUポ
    インタを、ロード位置信号として受信フレームのポイン
    タの直前又は直後のデータのいずれかであることを特徴
    とする前記請求項1記載のビット位相同期ならびにフレ
    ーム位相同期方法。
JP3268823A 1991-09-19 1991-09-19 ビツト位相同期ならびにフレーム位相同期方法 Pending JPH0583239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3268823A JPH0583239A (ja) 1991-09-19 1991-09-19 ビツト位相同期ならびにフレーム位相同期方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3268823A JPH0583239A (ja) 1991-09-19 1991-09-19 ビツト位相同期ならびにフレーム位相同期方法

Publications (1)

Publication Number Publication Date
JPH0583239A true JPH0583239A (ja) 1993-04-02

Family

ID=17463751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3268823A Pending JPH0583239A (ja) 1991-09-19 1991-09-19 ビツト位相同期ならびにフレーム位相同期方法

Country Status (1)

Country Link
JP (1) JPH0583239A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625218B1 (en) 1997-11-10 2003-09-23 Nec Electronics Corporation Audio/video separator including a user data start address register

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625218B1 (en) 1997-11-10 2003-09-23 Nec Electronics Corporation Audio/video separator including a user data start address register

Similar Documents

Publication Publication Date Title
JPH02272925A (ja) ポインタ変換によるフレーム位相同期方法およびその回路
JP3694534B2 (ja) 伝送システムおよび伝送装置
JP3429307B2 (ja) 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置
NO323652B1 (no) Virtuell tidssloyfe
EP0543327A1 (en) A synchronous optical multiplexing system
JPH0583239A (ja) ビツト位相同期ならびにフレーム位相同期方法
KR100358382B1 (ko) 동기식 광전송 시스템에서 직렬입력 데이터의 병렬처리를위한 매핑장치
US7349445B2 (en) Phase adjusting apparatus, phase adjusting method for use therein, and program for phase adjusting method
US7016344B1 (en) Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock
US6888826B1 (en) Pointer generator design that provides multiple outputs that can be synchronized to different clocks
JPH0621929A (ja) 伝送装置および等化回路装置
JP2713252B2 (ja) パケット位相同期回路
JP2834145B2 (ja) パケット位相同期回路およびパケット位相同期方法
JP3183441B2 (ja) 無瞬断切替方法
JP3034561B2 (ja) フレーム位相同期回路
JP3949595B2 (ja) ジッタ抑圧回路
JPH05130090A (ja) 伝送路位相変動吸収回路
JPH05130064A (ja) デスタツフ回路
JPH04322525A (ja) 同期ディジタルハイアラーキにおけるポインタ値発生方法
JPH08111672A (ja) パケット位相同期回路
KR100293941B1 (ko) 데이타전송장치에서의프레임정렬데이타출력회로
JP3102164B2 (ja) デスタッフ回路
JP3439428B2 (ja) Sdh伝送装置
JP3198675B2 (ja) データレート変換装置
JP2004112264A (ja) 伝送装置