JP2000030047A - 符号化装置とその方法および復号化装置とその方法 - Google Patents
符号化装置とその方法および復号化装置とその方法Info
- Publication number
- JP2000030047A JP2000030047A JP20035398A JP20035398A JP2000030047A JP 2000030047 A JP2000030047 A JP 2000030047A JP 20035398 A JP20035398 A JP 20035398A JP 20035398 A JP20035398 A JP 20035398A JP 2000030047 A JP2000030047 A JP 2000030047A
- Authority
- JP
- Japan
- Prior art keywords
- data
- decoding
- encoding
- variable
- macroblock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Abstract
(57)【要約】
【課題】ＭＰＥＧ符号化および復号化を、並列処理シス
テムを用いて高速に行う。 【解決手段】第１〜第３のプロセッサに対して各々処理
対象のマクロブロックを指示し、そのマクロブロックの
符号化、可変長符号化、局所復号化の全ての処理を、そ
のプロセッサにおいて行う。この時、可変長符号化につ
いては、前のマクロブロックに対する可変長符号化が終
了したことを確認してから行う。通常であれば、いずれ
か特定のプロセッサで逐次処理していた可変長符号化処
理を、各プロセッサにおいて行うことができ、また符号
化処理および局所復号化処理も、全てのプロセッサで行
うことができるので、負荷が分散され、全体として効率
が向上し、処理速度が速くなる。
テムを用いて高速に行う。 【解決手段】第１〜第３のプロセッサに対して各々処理
対象のマクロブロックを指示し、そのマクロブロックの
符号化、可変長符号化、局所復号化の全ての処理を、そ
のプロセッサにおいて行う。この時、可変長符号化につ
いては、前のマクロブロックに対する可変長符号化が終
了したことを確認してから行う。通常であれば、いずれ
か特定のプロセッサで逐次処理していた可変長符号化処
理を、各プロセッサにおいて行うことができ、また符号
化処理および局所復号化処理も、全てのプロセッサで行
うことができるので、負荷が分散され、全体として効率
が向上し、処理速度が速くなる。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばＭＰＥＧ
(Moving Picture coding Experts Groupによる高品質動
画符号化方式) のような、ビデオデータやオーディオデ
ータなどのデータを、可変長データからなるビットスト
リームに変換する符号化方式およびその復号化方式に関
し、特に、並列処理によりその符号化および復号化を高
速に行う符号化装置とその方法および復号化装置とその
方法に関する。
(Moving Picture coding Experts Groupによる高品質動
画符号化方式) のような、ビデオデータやオーディオデ
ータなどのデータを、可変長データからなるビットスト
リームに変換する符号化方式およびその復号化方式に関
し、特に、並列処理によりその符号化および復号化を高
速に行う符号化装置とその方法および復号化装置とその
方法に関する。
【０００２】
【従来の技術】現在、広く用いられている画像の標準的
符号化および復号化方式である、ＭＰＥＧ方式（ＭＰＥ
Ｇ１およびＭＰＥＧ２）について説明する。図１４は、
ＭＰＥＧにおける、画像データの構造を示す図である。
図１４に示すように、ＭＰＥＧの画像データは階層構造
に構成されている。各階層は、上位から順に、ビデオ・
シーケンス（以降、単にシーケンスと言う）、グループ
・オブ・ピクチャ（ＧＯＰ）、ピクチャ、スライス、マ
クロブロック、ブロックとなっている。ＭＰＥＧ符号化
では、画像データはこの階層構造に基づいて順次符号化
され、ビットストリームに変換される。
符号化および復号化方式である、ＭＰＥＧ方式（ＭＰＥ
Ｇ１およびＭＰＥＧ２）について説明する。図１４は、
ＭＰＥＧにおける、画像データの構造を示す図である。
図１４に示すように、ＭＰＥＧの画像データは階層構造
に構成されている。各階層は、上位から順に、ビデオ・
シーケンス（以降、単にシーケンスと言う）、グループ
・オブ・ピクチャ（ＧＯＰ）、ピクチャ、スライス、マ
クロブロック、ブロックとなっている。ＭＰＥＧ符号化
では、画像データはこの階層構造に基づいて順次符号化
され、ビットストリームに変換される。
【０００３】図１５に、ＭＰＥＧ符号化されたデータの
ビットストリームの構造を示す。図１５のビットストリ
ームでは、各ピクチャはｊ個のスライスからなり、各ス
ライスはｉ個のマクロブロックからなる。また、図１４
に示した階層のうちブロック以外は符号化モードなどが
格納されたヘッダを持つ。したがって、ビットストリー
ムの構成をビデオ・シーケンスの先頭から列挙すると、
シーケンス・ヘッダ（ＳＥＱＨ）１５１、ＧＯＰ・ヘッ
ダ（ＧＯＰＨ）１５２、ピクチャ・ヘッダ（ＰＨ）１５
３、スライス・ヘッダ（ＳＨ）１５４、マクロブロック
・ヘッダ（ＭＨ）１５５、マクロブロック０の圧縮デー
タ（ＭＢ０）１５６、マクロブロック・ヘッダ（ＭＨ）
１５７、マクロブロック１の圧縮データ（ＭＢ１）１５
８・・・となる。なお、ビットストリームに含まれるマ
クロブロックの圧縮データのサイズは可変長であり、画
像の性質などによって変動する。また、ＭＰＥＧ復号化
では、このビットストリームが順次復号化され、図１４
の階層構造に基づいて画像が再構成される。
ビットストリームの構造を示す。図１５のビットストリ
ームでは、各ピクチャはｊ個のスライスからなり、各ス
ライスはｉ個のマクロブロックからなる。また、図１４
に示した階層のうちブロック以外は符号化モードなどが
格納されたヘッダを持つ。したがって、ビットストリー
ムの構成をビデオ・シーケンスの先頭から列挙すると、
シーケンス・ヘッダ（ＳＥＱＨ）１５１、ＧＯＰ・ヘッ
ダ（ＧＯＰＨ）１５２、ピクチャ・ヘッダ（ＰＨ）１５
３、スライス・ヘッダ（ＳＨ）１５４、マクロブロック
・ヘッダ（ＭＨ）１５５、マクロブロック０の圧縮デー
タ（ＭＢ０）１５６、マクロブロック・ヘッダ（ＭＨ）
１５７、マクロブロック１の圧縮データ（ＭＢ１）１５
８・・・となる。なお、ビットストリームに含まれるマ
クロブロックの圧縮データのサイズは可変長であり、画
像の性質などによって変動する。また、ＭＰＥＧ復号化
では、このビットストリームが順次復号化され、図１４
の階層構造に基づいて画像が再構成される。
【０００４】次に、ＭＰＥＧによる符号化処理および復
号化処理を行うための、処理装置の構成、処理アルゴリ
ズムおよび処理の流れについて具体的に説明する。ま
ず、符号化処理について説明する。図１６は、ＭＰＥＧ
符号化を行うための一般的な処理装置の構成を示すブロ
ック図である。図１６に示す符号化装置１６０は、動き
ベクトル検出部（ＭＥ）１６１、減算器１６２、離散コ
サイン変換部（ＦＤＣＴ）１６３、量子化部１６４、可
変長符号化部（ＶＬＣ）１６５，逆量子化部（ＩＱ）１
６６、逆離散コサイン変換部（ＩＤＣＴ）１６７、加算
器１６８、動き補償部（ＭＣ）１６９およびエンコード
制御部１７０を有する。
号化処理を行うための、処理装置の構成、処理アルゴリ
ズムおよび処理の流れについて具体的に説明する。ま
ず、符号化処理について説明する。図１６は、ＭＰＥＧ
符号化を行うための一般的な処理装置の構成を示すブロ
ック図である。図１６に示す符号化装置１６０は、動き
ベクトル検出部（ＭＥ）１６１、減算器１６２、離散コ
サイン変換部（ＦＤＣＴ）１６３、量子化部１６４、可
変長符号化部（ＶＬＣ）１６５，逆量子化部（ＩＱ）１
６６、逆離散コサイン変換部（ＩＤＣＴ）１６７、加算
器１６８、動き補償部（ＭＣ）１６９およびエンコード
制御部１７０を有する。
【０００５】このような構成の符号化装置１６０におい
ては、入力された画像データの符号化モードがＰ（Pred
ictive coded）ピクチャまたはＢ（Bidirectionally pr
edictive coded）ピクチャの場合には、動きベクトル検
出部１６１でマクロブロック単位に動き補償予測が行わ
れ、減算器１６２で予測誤差が検出され、その予測誤差
に対して、離散コサイン変換部１６３でＤＣＴを行って
ＤＣＴ係数が求められる。また、符号化モードがＩ（In
tra coded ）ピクチャの場合には、画素値がそのまま離
散コサイン変換部１６３に入力されてＤＣＴが行われ、
ＤＣＴ係数が求められる。
ては、入力された画像データの符号化モードがＰ（Pred
ictive coded）ピクチャまたはＢ（Bidirectionally pr
edictive coded）ピクチャの場合には、動きベクトル検
出部１６１でマクロブロック単位に動き補償予測が行わ
れ、減算器１６２で予測誤差が検出され、その予測誤差
に対して、離散コサイン変換部１６３でＤＣＴを行って
ＤＣＴ係数が求められる。また、符号化モードがＩ（In
tra coded ）ピクチャの場合には、画素値がそのまま離
散コサイン変換部１６３に入力されてＤＣＴが行われ、
ＤＣＴ係数が求められる。
【０００６】求められたＤＣＴ係数が、量子化部１６４
で量子化され、可変長符号化部１６５で動きベクトルや
符号化モード情報とともに可変長符号化されることによ
り、符号化ビットストリームが生成される。また、量子
化部１６４で生成された量子化データは、逆量子化部１
６６で逆量子化され、逆離散コサイン変換部１６７でＩ
ＤＣＴされて元の予測誤差に復元され、加算器１６８で
参照画像に加算され、動き補償部１６９において参照画
像が生成される。なお、エンコード制御部１７０は、こ
れら符号化装置１６０の各部の動作を制御する。
で量子化され、可変長符号化部１６５で動きベクトルや
符号化モード情報とともに可変長符号化されることによ
り、符号化ビットストリームが生成される。また、量子
化部１６４で生成された量子化データは、逆量子化部１
６６で逆量子化され、逆離散コサイン変換部１６７でＩ
ＤＣＴされて元の予測誤差に復元され、加算器１６８で
参照画像に加算され、動き補償部１６９において参照画
像が生成される。なお、エンコード制御部１７０は、こ
れら符号化装置１６０の各部の動作を制御する。
【０００７】このような符号化処理は、一般に、動きベ
クトル検出部１６１における動きベクトル検出処理から
量子化部１６４における量子化処理までの符号化処理、
ビットストリームを生成する可変長符号化部１６５、お
よび、逆量子化部１６６における逆量子化処理から動き
補償部１６９における動き補償処理までの局所復号化処
理の、３つの処理部に大別される。
クトル検出部１６１における動きベクトル検出処理から
量子化部１６４における量子化処理までの符号化処理、
ビットストリームを生成する可変長符号化部１６５、お
よび、逆量子化部１６６における逆量子化処理から動き
補償部１６９における動き補償処理までの局所復号化処
理の、３つの処理部に大別される。
【０００８】次に、このような符号化処理を行い、図１
５に示したような構造の符号化ビットストリームを生成
するための処理の流れについて、図１７を参照して説明
する。図１７は、ＭＰＥＧ符号化を行ってビットストリ
ームを生成する処理の流れを示すフローチャートであ
る。符号化処理を開始したら（ステップＳ１８０）、シ
ーケンス・ヘッダを生成し（ステップＳ１８１）、ＧＯ
Ｐ・ヘッダを生成し（ステップＳ１８２）、ピクチャ・
ヘッダを生成し（ステップＳ１８３）、スライス・ヘッ
ダを生成する（ステップＳ１８４）。
５に示したような構造の符号化ビットストリームを生成
するための処理の流れについて、図１７を参照して説明
する。図１７は、ＭＰＥＧ符号化を行ってビットストリ
ームを生成する処理の流れを示すフローチャートであ
る。符号化処理を開始したら（ステップＳ１８０）、シ
ーケンス・ヘッダを生成し（ステップＳ１８１）、ＧＯ
Ｐ・ヘッダを生成し（ステップＳ１８２）、ピクチャ・
ヘッダを生成し（ステップＳ１８３）、スライス・ヘッ
ダを生成する（ステップＳ１８４）。
【０００９】各階層のヘッダの生成が終了したら、マク
ロブロック符号化を行い（ステップＳ１８５）、マクロ
ブロック可変長符号化を行い（ステップＳ１８６）、マ
クロブロック局所符号化を行う（ステップＳ１８７）。
そして、スライス内の全てのマクロブロックについて符
号化処理が終了したら、次のスライスの処理に移る（ス
テップＳ１８８）。以下同様に、１つのピクチャの全て
の処理が終了したら、次のピクチャの処理に移り（ステ
ップＳ１８９）、１ＧＯＰの全ての処理が終了したら、
次のＧＯＰの処理に移る（ステップＳ１９０）。そし
て、これらの処理を、シーケンスが終了するまで繰り返
したら（ステップＳ１８１）、処理を終了する（ステッ
プＳ１９２）。
ロブロック符号化を行い（ステップＳ１８５）、マクロ
ブロック可変長符号化を行い（ステップＳ１８６）、マ
クロブロック局所符号化を行う（ステップＳ１８７）。
そして、スライス内の全てのマクロブロックについて符
号化処理が終了したら、次のスライスの処理に移る（ス
テップＳ１８８）。以下同様に、１つのピクチャの全て
の処理が終了したら、次のピクチャの処理に移り（ステ
ップＳ１８９）、１ＧＯＰの全ての処理が終了したら、
次のＧＯＰの処理に移る（ステップＳ１９０）。そし
て、これらの処理を、シーケンスが終了するまで繰り返
したら（ステップＳ１８１）、処理を終了する（ステッ
プＳ１９２）。
【００１０】また、このような符号化処理を、たとえば
ＤＳＰ（デジタル・シグナル・プロセッサ）などの演算
処理装置により逐次処理する場合の、タイムチャートを
図１８に示す。図１８に示すように、演算処理装置にお
いては、図１６に示したフローチャートの各処理を、各
マクロブロックごとに順に行うことになる。なお、図１
８において、処理ＭＢｘ−ＥＮＣは、第（ｘ＋１）番目
のマクロブロックｘのデータに対する符号化処理を示
し、処理ＭＢｘ−ＶＬＣは、第（ｘ＋１）番目のマクロ
ブロックｘのデータに対する可変長符号化処理を示し、
処理ＭＢｘ−ＤＥＣは、第（ｘ＋１）番目のマクロブロ
ックｘのデータに対する局所符号化処理を示す。
ＤＳＰ（デジタル・シグナル・プロセッサ）などの演算
処理装置により逐次処理する場合の、タイムチャートを
図１８に示す。図１８に示すように、演算処理装置にお
いては、図１６に示したフローチャートの各処理を、各
マクロブロックごとに順に行うことになる。なお、図１
８において、処理ＭＢｘ−ＥＮＣは、第（ｘ＋１）番目
のマクロブロックｘのデータに対する符号化処理を示
し、処理ＭＢｘ−ＶＬＣは、第（ｘ＋１）番目のマクロ
ブロックｘのデータに対する可変長符号化処理を示し、
処理ＭＢｘ−ＤＥＣは、第（ｘ＋１）番目のマクロブロ
ックｘのデータに対する局所符号化処理を示す。
【００１１】次に、復号化処理について説明する。図１
９は、ＭＥＰＧ復号化を行うための一般的な処理装置の
構成を示すブロック図である。図１９に示す復号化装置
２００は、可変長復号化部（ＶＬＤ）２０１、逆量子化
部（ＩＱ）２０２、逆離散コサイン変換部（ＩＤＣＴ）
２０３、加算器２０４、動き補償部（ＭＣ）２０５およ
びデコード制御部２０６を有する。
９は、ＭＥＰＧ復号化を行うための一般的な処理装置の
構成を示すブロック図である。図１９に示す復号化装置
２００は、可変長復号化部（ＶＬＤ）２０１、逆量子化
部（ＩＱ）２０２、逆離散コサイン変換部（ＩＤＣＴ）
２０３、加算器２０４、動き補償部（ＭＣ）２０５およ
びデコード制御部２０６を有する。
【００１２】このような構成の復号化装置２００におい
ては、入力された符号化データのビットストリームは、
可変長復号化部２０１で復号化され、マクロブロックご
との符号化モード、動きベクトル、量子化情報および量
子化ＤＣＴ係数が分離される。復号化された量子化ＤＣ
Ｔ係数は、逆量子化部２０２で逆量子化されてＤＣＴ係
数に復元され、逆離散コサイン変換部２０３によりＩＤ
ＣＴされて画素空間データに変換される。
ては、入力された符号化データのビットストリームは、
可変長復号化部２０１で復号化され、マクロブロックご
との符号化モード、動きベクトル、量子化情報および量
子化ＤＣＴ係数が分離される。復号化された量子化ＤＣ
Ｔ係数は、逆量子化部２０２で逆量子化されてＤＣＴ係
数に復元され、逆離散コサイン変換部２０３によりＩＤ
ＣＴされて画素空間データに変換される。
【００１３】そして、そのブロックが動き補償予測モー
ドの場合には、加算器２０４で動き補償予測されたブロ
ックデータが加算されて元のデータが復元され出力され
る。また、動き補償部２０５では、復号された画像に基
づいて、動き補償予測を行い、加算器２０４において加
算されるデータを生成しておく。なお、第１の可変長復
号化部（ＶＬＤ）２０６は、これら復号化装置２００の
各部の動作を制御する。
ドの場合には、加算器２０４で動き補償予測されたブロ
ックデータが加算されて元のデータが復元され出力され
る。また、動き補償部２０５では、復号された画像に基
づいて、動き補償予測を行い、加算器２０４において加
算されるデータを生成しておく。なお、第１の可変長復
号化部（ＶＬＤ）２０６は、これら復号化装置２００の
各部の動作を制御する。
【００１４】なお、このような復号化処理は、一般に、
ビットストリームを解読する可変長復号化部２０１にお
ける可変長復号化処理と、逆量子化部２０２における逆
量子化から動き補償部２０５における動き補償処理まで
の復号化処理の、２つの処理部に大別される。
ビットストリームを解読する可変長復号化部２０１にお
ける可変長復号化処理と、逆量子化部２０２における逆
量子化から動き補償部２０５における動き補償処理まで
の復号化処理の、２つの処理部に大別される。
【００１５】次に、このような符号化処理を行い、図１
５に示したような構造の符号化ビットストリームを復号
するための処理の流れについて、図２０を参照して説明
する。図２０は、ＭＰＥＧ復号化を行って元の画像デー
タを生成する処理の流れを示すフローチャートである。
復号化処理を開始したら（ステップＳ２１０）、シーケ
ンス・ヘッダを復号化し（ステップＳ２１１）、ＧＯＰ
・ヘッダを復号化し（ステップＳ２１２）、ピクチャ・
ヘッダを復号化し（ステップＳ２１３）、スライス・ヘ
ッダを復号化する（ステップＳ２１４）。
５に示したような構造の符号化ビットストリームを復号
するための処理の流れについて、図２０を参照して説明
する。図２０は、ＭＰＥＧ復号化を行って元の画像デー
タを生成する処理の流れを示すフローチャートである。
復号化処理を開始したら（ステップＳ２１０）、シーケ
ンス・ヘッダを復号化し（ステップＳ２１１）、ＧＯＰ
・ヘッダを復号化し（ステップＳ２１２）、ピクチャ・
ヘッダを復号化し（ステップＳ２１３）、スライス・ヘ
ッダを復号化する（ステップＳ２１４）。
【００１６】各階層のヘッダの復号化が終了したら、マ
クロブロック可変長復号化を行い（ステップＳ２１
５）、マクロブロックの復号化処理を行う（ステップＳ
２１６）。そして、スライス内の全てのマクロブロック
について復号化処理が終了したら、次のスライスの処理
に移る（ステップＳ２１７）。以下同様に、１ピクチャ
の全ての処理が終了したら、次のピクチャの処理に移り
（ステップＳ２１８）、１ＧＯＰの全ての処理が終了し
たら、次のＧＯＰの処理に移る（ステップＳ２１９）。
そして、これらの処理を、シーケンスが終了するまで繰
り返したら（ステップＳ２２０）、処理を終了する（ス
テップＳ２２１）。
クロブロック可変長復号化を行い（ステップＳ２１
５）、マクロブロックの復号化処理を行う（ステップＳ
２１６）。そして、スライス内の全てのマクロブロック
について復号化処理が終了したら、次のスライスの処理
に移る（ステップＳ２１７）。以下同様に、１ピクチャ
の全ての処理が終了したら、次のピクチャの処理に移り
（ステップＳ２１８）、１ＧＯＰの全ての処理が終了し
たら、次のＧＯＰの処理に移る（ステップＳ２１９）。
そして、これらの処理を、シーケンスが終了するまで繰
り返したら（ステップＳ２２０）、処理を終了する（ス
テップＳ２２１）。
【００１７】また、このような復号化処理を、たとえば
ＤＳＰ（デジタル・シグナル・プロセッサ）などの演算
処理装置により逐次処理する場合の、タイムチャートを
図２１に示す。図２１に示すように、演算処理装置にお
いては、図２０に示したフローチャートの各処理を、各
スライスごとに、また、各スライス内では各マクロブロ
ックごとに順に行うことになる。なお、図１８におい
て、処理ＳＨ−ＶＬＤは、スライス・ヘッダ復号化処理
を示し、ＭＢｘ−ＶＬＤは、第（ｘ＋１）番目のマクロ
ブロックｘの符号化データに対する可変長復号化処理を
示し、処理ＭＢｘ−ＤＥＣは、第（ｘ＋１）番目のマク
ロブロックｘの符号化データに対する復号化処理を示
す。
ＤＳＰ（デジタル・シグナル・プロセッサ）などの演算
処理装置により逐次処理する場合の、タイムチャートを
図２１に示す。図２１に示すように、演算処理装置にお
いては、図２０に示したフローチャートの各処理を、各
スライスごとに、また、各スライス内では各マクロブロ
ックごとに順に行うことになる。なお、図１８におい
て、処理ＳＨ−ＶＬＤは、スライス・ヘッダ復号化処理
を示し、ＭＢｘ−ＶＬＤは、第（ｘ＋１）番目のマクロ
ブロックｘの符号化データに対する可変長復号化処理を
示し、処理ＭＢｘ−ＤＥＣは、第（ｘ＋１）番目のマク
ロブロックｘの符号化データに対する復号化処理を示
す。
【００１８】
【発明が解決しようとする課題】ところで、このような
画像などのデータの符号化および復号化を、複数の演算
処理装置を有する並列処理装置により効率よく高速に行
いたいという要望がある。しかしながら、これまでの並
列処理装置および並列処理方法では、種々の問題があり
十分に効率よく高速な処理が行えなかった。具体的に
は、まず、前述した符号化処理および復号化処理を並列
処理により効率よく行おうとした場合、どの工程をどの
ように複数の演算処理装置に振り分ければよいか、決定
するのが難しいという問題がある。
画像などのデータの符号化および復号化を、複数の演算
処理装置を有する並列処理装置により効率よく高速に行
いたいという要望がある。しかしながら、これまでの並
列処理装置および並列処理方法では、種々の問題があり
十分に効率よく高速な処理が行えなかった。具体的に
は、まず、前述した符号化処理および復号化処理を並列
処理により効率よく行おうとした場合、どの工程をどの
ように複数の演算処理装置に振り分ければよいか、決定
するのが難しいという問題がある。
【００１９】また、このような符号化処理および復号化
処理においては、可変長データを処理対象としているた
め、この可変長符号化処理および可変長復号化処理につ
いてはデータ処理の順番として逐次処理を行わざるを得
ない。そのため、この逐次処理部分の実行時に並列処理
が中断されたり、また、この逐次処理部分がネックとな
って処理速度が制限されたりする場合がある。また、各
演算処理装置における処理の実行時間が等しければ負荷
が均等になり効率よい処理が行えるが、各工程の処理時
間は異なるために、各演算処理装置の負荷は不均等にな
り、効率よい処理が行えないという問題も生じる。
処理においては、可変長データを処理対象としているた
め、この可変長符号化処理および可変長復号化処理につ
いてはデータ処理の順番として逐次処理を行わざるを得
ない。そのため、この逐次処理部分の実行時に並列処理
が中断されたり、また、この逐次処理部分がネックとな
って処理速度が制限されたりする場合がある。また、各
演算処理装置における処理の実行時間が等しければ負荷
が均等になり効率よい処理が行えるが、各工程の処理時
間は異なるために、各演算処理装置の負荷は不均等にな
り、効率よい処理が行えないという問題も生じる。
【００２０】また、このような並列処理方法では、たと
えば前述した画像データの場合には１つのビデオセグメ
ントであるような、１つのデータに対する処理を複数の
演算処理装置で分割して行っているため、データの授受
に伴う同期や通信の制御を行う必要があり、装置の構成
や制御方法などが複雑になるという問題もある。さら
に、各演算処理装置で行う処理が異なるため、個々の演
算処理装置に対して処理プログラムを用意し、また、個
々の演算処理装置に対して別個に処理の制御を行わなけ
ればならず、一層装置の構成や制御方法などが複雑にな
るという問題もある。
えば前述した画像データの場合には１つのビデオセグメ
ントであるような、１つのデータに対する処理を複数の
演算処理装置で分割して行っているため、データの授受
に伴う同期や通信の制御を行う必要があり、装置の構成
や制御方法などが複雑になるという問題もある。さら
に、各演算処理装置で行う処理が異なるため、個々の演
算処理装置に対して処理プログラムを用意し、また、個
々の演算処理装置に対して別個に処理の制御を行わなけ
ればならず、一層装置の構成や制御方法などが複雑にな
るという問題もある。
【００２１】したがって、本発明の目的は、複数の演算
処理装置を有し、たとえば画像データなどの符号化処理
および復号化処理を高速に行うことができ、構成が簡単
な、符号化装置および復号化装置を提供することにあ
る。また、本発明の他の目的は、任意の構成の並列処理
装置に適用可能であり、たとえば画像データなどの符号
化処理および復号化処理を高速に行うことができる符号
化方法および復号化方法を提供することにある。
処理装置を有し、たとえば画像データなどの符号化処理
および復号化処理を高速に行うことができ、構成が簡単
な、符号化装置および復号化装置を提供することにあ
る。また、本発明の他の目的は、任意の構成の並列処理
装置に適用可能であり、たとえば画像データなどの符号
化処理および復号化処理を高速に行うことができる符号
化方法および復号化方法を提供することにある。
【００２２】
【課題を解決するための手段】したがって、本発明の符
号化装置は、複数の要素データを有する所定のデータを
符号化する符号化装置であって、前記所定のデータを分
割して得られる所定の複数の部分データごとに、所定の
方式による符号化を行う複数の符号化手段であって、各
々並行して前記符号化を行う複数の前記符号化手段と、
前記複数の符号化手段に対応して設けられ、対応する前
記符号化手段において符号化された前記部分データごと
の符号化データを可変長符号化する複数の可変長符号化
手段であって、前記所定のデータ上の当該部分データの
位置に基づく所定の順番で、前記複数の符号化手段にお
いて符号化された複数の前記部分データごとの符号化デ
ータを順に可変長符号化する複数の可変長符号化手段と
を有する。
号化装置は、複数の要素データを有する所定のデータを
符号化する符号化装置であって、前記所定のデータを分
割して得られる所定の複数の部分データごとに、所定の
方式による符号化を行う複数の符号化手段であって、各
々並行して前記符号化を行う複数の前記符号化手段と、
前記複数の符号化手段に対応して設けられ、対応する前
記符号化手段において符号化された前記部分データごと
の符号化データを可変長符号化する複数の可変長符号化
手段であって、前記所定のデータ上の当該部分データの
位置に基づく所定の順番で、前記複数の符号化手段にお
いて符号化された複数の前記部分データごとの符号化デ
ータを順に可変長符号化する複数の可変長符号化手段と
を有する。
【００２３】また、本発明の符号化方法は、複数の要素
データを有する所定のデータを符号化する符号化方法で
あって、前記所定のデータを所定の複数の部分データに
分割し、前記分割された複数の部分データを、複数の信
号処理装置上に設けられた複数の符号化手段に順次振り
分け、前記複数の符号化手段において、各々前記振り分
けられた部分データを所定の方式に基づいて符号化し、
前記複数の符号化手段において符号化された符号化デー
タ各々を、前記所定のデータ上の当該部分データの位置
に基づく所定の順番で、当該符号化データが符号化され
た符号化手段と同一の前記信号処理装置上に設けられた
可変長符号化手段において順次可変長符号化し、前記可
変長符号化手段において前記可変長符号化が終了した前
記信号処理装置の前記符号化手段に対して、順次前記部
分データを振り分ける。
データを有する所定のデータを符号化する符号化方法で
あって、前記所定のデータを所定の複数の部分データに
分割し、前記分割された複数の部分データを、複数の信
号処理装置上に設けられた複数の符号化手段に順次振り
分け、前記複数の符号化手段において、各々前記振り分
けられた部分データを所定の方式に基づいて符号化し、
前記複数の符号化手段において符号化された符号化デー
タ各々を、前記所定のデータ上の当該部分データの位置
に基づく所定の順番で、当該符号化データが符号化され
た符号化手段と同一の前記信号処理装置上に設けられた
可変長符号化手段において順次可変長符号化し、前記可
変長符号化手段において前記可変長符号化が終了した前
記信号処理装置の前記符号化手段に対して、順次前記部
分データを振り分ける。
【００２４】また、本発明の復号化装置は、複数の要素
データを有する所定のデータが、所定の部分データごと
に所定の方式により符号化され、さらに可変長符号化さ
れて順に配置された符号化データを復号化する復号化装
置であって、前記符号化データより、前記可変長符号化
された前記所定の部分データごとの符号化データを、順
に可変長復号化する複数の可変長復号化手段と、前記複
数の可変長復号化手段に対応して設けられ、対応する前
記可変長復号化手段において可変長復号化された前記部
分データごとの符号化データを復号化する複数の復号化
手段であって、各々並行して前記復号化を行う複数の前
記復号化手段とを有し、前記可変長復号化手段は、当該
可変長復号化手段に対応して設けられている前記復号化
手段における復号化処理が終了するごとに、前記符号化
データより次の前記部分データの符号化データを可変長
復号化する。
データを有する所定のデータが、所定の部分データごと
に所定の方式により符号化され、さらに可変長符号化さ
れて順に配置された符号化データを復号化する復号化装
置であって、前記符号化データより、前記可変長符号化
された前記所定の部分データごとの符号化データを、順
に可変長復号化する複数の可変長復号化手段と、前記複
数の可変長復号化手段に対応して設けられ、対応する前
記可変長復号化手段において可変長復号化された前記部
分データごとの符号化データを復号化する複数の復号化
手段であって、各々並行して前記復号化を行う複数の前
記復号化手段とを有し、前記可変長復号化手段は、当該
可変長復号化手段に対応して設けられている前記復号化
手段における復号化処理が終了するごとに、前記符号化
データより次の前記部分データの符号化データを可変長
復号化する。
【００２５】また、本発明の復号化方法は、複数の画素
データを有する画像データが、マクロブロックごとに符
号化され、さらに可変長符号化された符号化画像データ
を復号化する装置であって、前記複数の可変長復号化手
段の各々は、当該可変長復号化手段に対応して設けられ
ている前記復号化手段における前記復号化処理が終了す
るごとに、前記符号化画像データの次の復号化対象のマ
クロブロックの符号化データを可変長復号化し、前記復
号化手段の各々は、対応する前記可変長復号化手段にお
いて可変長復号化された前記マクロブロックごとの符号
化データを復号化する。
データを有する画像データが、マクロブロックごとに符
号化され、さらに可変長符号化された符号化画像データ
を復号化する装置であって、前記複数の可変長復号化手
段の各々は、当該可変長復号化手段に対応して設けられ
ている前記復号化手段における前記復号化処理が終了す
るごとに、前記符号化画像データの次の復号化対象のマ
クロブロックの符号化データを可変長復号化し、前記復
号化手段の各々は、対応する前記可変長復号化手段にお
いて可変長復号化された前記マクロブロックごとの符号
化データを復号化する。
【００２６】
【発明の実施の形態】本発明の実施の形態について、図
１〜図１３を参照して説明する。本実施の形態において
は、複数のプロセッサにより並列処理を行い、ＭＰＥＧ
２により動画像の符号化および復号化を行う、画像符号
化／復号化装置を例示して本発明を説明する。
１〜図１３を参照して説明する。本実施の形態において
は、複数のプロセッサにより並列処理を行い、ＭＰＥＧ
２により動画像の符号化および復号化を行う、画像符号
化／復号化装置を例示して本発明を説明する。
【００２７】なお、ＭＰＥＧ符号化および復号化の並列
処理を行う際の処理単位としては、図１４に示した各階
層のいずれか、あるいは画素が考えられるが、本実施の
形態においては、マクロブロックを並列処理単位として
選択した場合について説明する。マクロブロックを並列
処理単位とした場合、１スライス内においては符号化処
理、局所復号化処理および復号化処理は並列実行できる
が、可変長符号化処理および可変長復号化処理について
は逐次実行する必要がある。これは、可変長符号化処理
および可変長復号化処理ではマクロブロックの圧縮デー
タが可変長であり、ビットストリーム上におけるマクロ
ブロックの圧縮データの先頭位置が、直前のマクロブロ
ックの可変長符号化処理または可変長復号化処理が完了
するまで決定しないためである。なお、この制約は、ス
ライスを並列処理単位にした場合も同様である。
処理を行う際の処理単位としては、図１４に示した各階
層のいずれか、あるいは画素が考えられるが、本実施の
形態においては、マクロブロックを並列処理単位として
選択した場合について説明する。マクロブロックを並列
処理単位とした場合、１スライス内においては符号化処
理、局所復号化処理および復号化処理は並列実行できる
が、可変長符号化処理および可変長復号化処理について
は逐次実行する必要がある。これは、可変長符号化処理
および可変長復号化処理ではマクロブロックの圧縮デー
タが可変長であり、ビットストリーム上におけるマクロ
ブロックの圧縮データの先頭位置が、直前のマクロブロ
ックの可変長符号化処理または可変長復号化処理が完了
するまで決定しないためである。なお、この制約は、ス
ライスを並列処理単位にした場合も同様である。
【００２８】第１の画像符号化／復号化装置 まず、並列処理により前述したような画像の符号化およ
び復号化を行う、これまでの画像符号化／復号化装置に
ついて説明する。図１は、その画像符号化／復号化装置
の並列処理部の構成を示す概略ブロック図である。図１
に示すように、画像符号化／復号化装置の並列処理部９
は、ｎ個のプロセッサ２-1〜２-n、メモリ３および結合
網４を有する。
び復号化を行う、これまでの画像符号化／復号化装置に
ついて説明する。図１は、その画像符号化／復号化装置
の並列処理部の構成を示す概略ブロック図である。図１
に示すように、画像符号化／復号化装置の並列処理部９
は、ｎ個のプロセッサ２-1〜２-n、メモリ３および結合
網４を有する。
【００２９】まず、この並列処理部９の構成について説
明する。ｎ個のプロセッサ２-1〜２-nは、各々独立して
所定の演算処理を行うプロセッサである。各プロセッサ
２-i（ｉ＝１〜ｎ）は、実行する演算処理プログラムが
格納されるプログラムＲＯＭまたはプログラムＲＡＭ、
演算に係わるデータなどを記憶するＲＡＭを有してい
る。そして、プロセッサ２-iは、このプログラムＲＯＭ
またはプログラムＲＡＭに予め記憶されているプログラ
ムに従って所定の動作を行う。
明する。ｎ個のプロセッサ２-1〜２-nは、各々独立して
所定の演算処理を行うプロセッサである。各プロセッサ
２-i（ｉ＝１〜ｎ）は、実行する演算処理プログラムが
格納されるプログラムＲＯＭまたはプログラムＲＡＭ、
演算に係わるデータなどを記憶するＲＡＭを有してい
る。そして、プロセッサ２-iは、このプログラムＲＯＭ
またはプログラムＲＡＭに予め記憶されているプログラ
ムに従って所定の動作を行う。
【００３０】なお、本実施の形態においてはｎ＝３、す
なわち、並列処理部９は３つのｎ個のプロセッサ２-1〜
２-3を有するものとする。また、以下の説明では、各プ
ロセッサ２-1〜２-nについて、画像データの符号化およ
び復号化に関する処理についてのみ述べるが、これと並
行して、いずれか１つのプロセッサ２-i（ｉ＝１〜ｎ）
において、あるいは、ｎ個のプロセッサ２-1〜２-n各々
において、並列処理部９全体の動作を制御するための処
理も行われる。そして、この制御動作により、各プロセ
ッサ２-1〜２-nが協働して、また同期して、以下に説明
するような動作をするものである。
なわち、並列処理部９は３つのｎ個のプロセッサ２-1〜
２-3を有するものとする。また、以下の説明では、各プ
ロセッサ２-1〜２-nについて、画像データの符号化およ
び復号化に関する処理についてのみ述べるが、これと並
行して、いずれか１つのプロセッサ２-i（ｉ＝１〜ｎ）
において、あるいは、ｎ個のプロセッサ２-1〜２-n各々
において、並列処理部９全体の動作を制御するための処
理も行われる。そして、この制御動作により、各プロセ
ッサ２-1〜２-nが協働して、また同期して、以下に説明
するような動作をするものである。
【００３１】メモリ３は、ｎ個のプロセッサ２-1〜２-n
の共有メモリである。メモリ３には、処理対象の画像デ
ータや処理結果のデータが記憶され、ｎ個のプロセッサ
２-1〜２-nにより適宜データの読み出しおよび書き込み
が行われる。結合網４は、ｎ個のプロセッサ２-1〜２-n
が協働して動作するように、また、ｎ個のプロセッサ２
-1〜２-nがメモリ３を適宜参照するように、ｎ個のプロ
セッサ２-1〜２-nおよびメモリ３を相互に接続する接続
部である。
の共有メモリである。メモリ３には、処理対象の画像デ
ータや処理結果のデータが記憶され、ｎ個のプロセッサ
２-1〜２-nにより適宜データの読み出しおよび書き込み
が行われる。結合網４は、ｎ個のプロセッサ２-1〜２-n
が協働して動作するように、また、ｎ個のプロセッサ２
-1〜２-nがメモリ３を適宜参照するように、ｎ個のプロ
セッサ２-1〜２-nおよびメモリ３を相互に接続する接続
部である。
【００３２】次に、このような構成の並列処理部９にお
いて、前述したような動画像の符号化処理を行う場合
の、各プロセッサ２-i（ｉ＝１〜３）における処理、お
よび、並列処理部９の動作について説明する。まず、各
プロセッサ２-iにおける処理について説明する。並列処
理部９においては、各マクロブロックの可変長符号化処
理を１つのプロセッサ（以降、このプロセッサを親プロ
セッサと言う。）に固定して割り当てて逐次実行させ、
符号化処理および局所復号化処理をその他のプロセッサ
（以降、このプロセッサを子プロセッサと言う。）に割
り当てて、並列実行を行う。図１に示す並列処理部９に
おいては、第１のプロセッサ２-1を親プロセッサ、第２
および第３のプロセッサ２-2，２-3を子プロセッサとす
る。
いて、前述したような動画像の符号化処理を行う場合
の、各プロセッサ２-i（ｉ＝１〜３）における処理、お
よび、並列処理部９の動作について説明する。まず、各
プロセッサ２-iにおける処理について説明する。並列処
理部９においては、各マクロブロックの可変長符号化処
理を１つのプロセッサ（以降、このプロセッサを親プロ
セッサと言う。）に固定して割り当てて逐次実行させ、
符号化処理および局所復号化処理をその他のプロセッサ
（以降、このプロセッサを子プロセッサと言う。）に割
り当てて、並列実行を行う。図１に示す並列処理部９に
おいては、第１のプロセッサ２-1を親プロセッサ、第２
および第３のプロセッサ２-2，２-3を子プロセッサとす
る。
【００３３】まず、親プロセッサである第１のプロセッ
サ２-1は、図２のフローチャートに示すような処理を行
う。すなわち、符号化処理を開始したら（ステップＳ１
０）、シーケンス・ヘッダを生成し（ステップＳ１
１）、ＧＯＰ・ヘッダを生成し（ステップＳ１２）、ピ
クチャ・ヘッダを生成し（ステップＳ１３）、スライス
・ヘッダを生成する（ステップＳ１４）。スライス・ヘ
ッダの生成が終了したら、親プロセッサは子プロセッサ
を起動し（ステップＳ１５）、子プロセッサにおける符
号化処理の終了待ち状態に入る（ステップＳ１６）。
サ２-1は、図２のフローチャートに示すような処理を行
う。すなわち、符号化処理を開始したら（ステップＳ１
０）、シーケンス・ヘッダを生成し（ステップＳ１
１）、ＧＯＰ・ヘッダを生成し（ステップＳ１２）、ピ
クチャ・ヘッダを生成し（ステップＳ１３）、スライス
・ヘッダを生成する（ステップＳ１４）。スライス・ヘ
ッダの生成が終了したら、親プロセッサは子プロセッサ
を起動し（ステップＳ１５）、子プロセッサにおける符
号化処理の終了待ち状態に入る（ステップＳ１６）。
【００３４】子プロセッサにおけるマクロブロックの符
号化処理が終了したら（ステップＳ１６）、そのマクロ
ブロックの可変長符号化処理を始める（ステップＳ１
７）。なお、この可変長符号化処理は、前述したような
制約により逐次実行しなくてはならない。したがって、
たとえマクロブロック１の符号化処理の方がマクロブロ
ック０の符号化処理よりも先に終了したとしても、プロ
セッサ０は必ずマクロブロック０の可変長符号化処理を
先に行う。
号化処理が終了したら（ステップＳ１６）、そのマクロ
ブロックの可変長符号化処理を始める（ステップＳ１
７）。なお、この可変長符号化処理は、前述したような
制約により逐次実行しなくてはならない。したがって、
たとえマクロブロック１の符号化処理の方がマクロブロ
ック０の符号化処理よりも先に終了したとしても、プロ
セッサ０は必ずマクロブロック０の可変長符号化処理を
先に行う。
【００３５】親プロセッサは、スライス内の全ての処理
が終了するまで、この手順を繰り返し（ステップＳ１
８）、スライス内の全ての処理が終了したら、子プロセ
ッサにおける全ての処理が終了するまで待つ（ステップ
Ｓ１９）。以下同様に、１ピクチャの全ての処理が終了
したら、次のピクチャの処理に移り（ステップＳ２
０）、１ＧＯＰの全てのピクチャの処理が終了したら、
次のＧＯＰの処理に移る（ステップＳ２１）。そして、
これらの処理を、シーケンスが終了するまで繰り返した
ら（ステップＳ２２）、処理を終了する（ステップＳ２
３）。
が終了するまで、この手順を繰り返し（ステップＳ１
８）、スライス内の全ての処理が終了したら、子プロセ
ッサにおける全ての処理が終了するまで待つ（ステップ
Ｓ１９）。以下同様に、１ピクチャの全ての処理が終了
したら、次のピクチャの処理に移り（ステップＳ２
０）、１ＧＯＰの全てのピクチャの処理が終了したら、
次のＧＯＰの処理に移る（ステップＳ２１）。そして、
これらの処理を、シーケンスが終了するまで繰り返した
ら（ステップＳ２２）、処理を終了する（ステップＳ２
３）。
【００３６】次に、子プロセッサである第２および第３
のプロセッサ２-2，２-3は、図３のフローチャートに示
すような処理を行う。すなわち、親プロセッサにおける
ステップＳ１５の処理で起動され符号化処理を開始した
ら（ステップＳ３０）、まず、処理すべきマクロブロッ
クの番号を取得し（ステップＳ３１）、そのマクロブロ
ックの符号化処理を行う（ステップＳ３２）。符号化処
理が終了したら、親プロセッサにおける可変長符号化処
理の終了を待ち（ステップＳ３３）、可変長符号化処理
が終了したら、局所復号化処理を行う（ステップＳ３
４）。スライス内の全ての処理が終了するまで、この手
順を繰り返し（ステップＳ３５）、スライス内の全ての
処理が終了したら（ステップＳ３５）、子プロセッサの
処理は終了する（ステップＳ３６）。
のプロセッサ２-2，２-3は、図３のフローチャートに示
すような処理を行う。すなわち、親プロセッサにおける
ステップＳ１５の処理で起動され符号化処理を開始した
ら（ステップＳ３０）、まず、処理すべきマクロブロッ
クの番号を取得し（ステップＳ３１）、そのマクロブロ
ックの符号化処理を行う（ステップＳ３２）。符号化処
理が終了したら、親プロセッサにおける可変長符号化処
理の終了を待ち（ステップＳ３３）、可変長符号化処理
が終了したら、局所復号化処理を行う（ステップＳ３
４）。スライス内の全ての処理が終了するまで、この手
順を繰り返し（ステップＳ３５）、スライス内の全ての
処理が終了したら（ステップＳ３５）、子プロセッサの
処理は終了する（ステップＳ３６）。
【００３７】なお、これらの親プロセッサおよび子プロ
セッサの各処理を行うプログラムは、各プロセッサ２-i
に対して設けられたプログラムＲＯＭまたはプログラム
ＲＡＭに予め記憶しておく。そして、このプログラムに
従って各プロセッサ２-iが動作することにより、実際に
これらの処理が行われる。
セッサの各処理を行うプログラムは、各プロセッサ２-i
に対して設けられたプログラムＲＯＭまたはプログラム
ＲＡＭに予め記憶しておく。そして、このプログラムに
従って各プロセッサ２-iが動作することにより、実際に
これらの処理が行われる。
【００３８】次に、動画像の符号化処理を行う場合の、
並列処理部９の動作について、図４を参照して説明す
る。図４は、３個のプロセッサ２-1〜２-3における符号
化処理の状態を示すタイムチャートである。なお、図４
において、処理ＭＢｘ−ＥＮＣは、第（ｘ＋１）のマク
ロブロックｘに対する符号化処理（図３におけるステッ
プＳ３２）を示し、処理ＭＢｘ−ＤＥＣは、第（ｘ＋
１）のビデオセグメントｘに対する局所復号化処理（図
３におけるステップＳ３４）を示し、処理ＭＢｘ−ＶＬ
Ｃは、第（ｘ＋１）のビデオセグメントｘに対する可変
長符号化処理（図２における、ステップＳ１７）を示
す。
並列処理部９の動作について、図４を参照して説明す
る。図４は、３個のプロセッサ２-1〜２-3における符号
化処理の状態を示すタイムチャートである。なお、図４
において、処理ＭＢｘ−ＥＮＣは、第（ｘ＋１）のマク
ロブロックｘに対する符号化処理（図３におけるステッ
プＳ３２）を示し、処理ＭＢｘ−ＤＥＣは、第（ｘ＋
１）のビデオセグメントｘに対する局所復号化処理（図
３におけるステップＳ３４）を示し、処理ＭＢｘ−ＶＬ
Ｃは、第（ｘ＋１）のビデオセグメントｘに対する可変
長符号化処理（図２における、ステップＳ１７）を示
す。
【００３９】図４に示すように、符号化処理を開始した
ら、まず、第２のプロセッサ２-2および第３のプロセッ
サ２-3においてマクロブロック０およびマクロブロック
１の符号化処理ＭＢ０−ＥＮＣ，ＭＢ１−ＥＮＣが行わ
れる。第２のプロセッサ２-2におけるマクロブロック０
の符号化処理ＭＢ０−ＥＮＣが終了したら、その符号化
されたデータに対して第１のプロセッサ２-1において可
変長符号化処理ＭＢ０−ＶＬＣが行われる。第１のプロ
セッサ２-1でマクロブロック０の可変長符号化処理ＭＢ
０−ＶＬＣを行っている間に、第３のプロセッサ２-3に
おけるマクロブロック１の符号化処理ＭＢ１−ＥＮＣは
終了するので、第１のプロセッサ２-1は、引き続きマク
ロブロック１の符号化データに対する可変長符号化処理
ＭＢ１−ＶＬＣを行う。
ら、まず、第２のプロセッサ２-2および第３のプロセッ
サ２-3においてマクロブロック０およびマクロブロック
１の符号化処理ＭＢ０−ＥＮＣ，ＭＢ１−ＥＮＣが行わ
れる。第２のプロセッサ２-2におけるマクロブロック０
の符号化処理ＭＢ０−ＥＮＣが終了したら、その符号化
されたデータに対して第１のプロセッサ２-1において可
変長符号化処理ＭＢ０−ＶＬＣが行われる。第１のプロ
セッサ２-1でマクロブロック０の可変長符号化処理ＭＢ
０−ＶＬＣを行っている間に、第３のプロセッサ２-3に
おけるマクロブロック１の符号化処理ＭＢ１−ＥＮＣは
終了するので、第１のプロセッサ２-1は、引き続きマク
ロブロック１の符号化データに対する可変長符号化処理
ＭＢ１−ＶＬＣを行う。
【００４０】一方、第２のプロセッサ２-2においては、
第１のプロセッサ２-1においてマクロブロック０に対す
る可変長符号化処理ＭＢ０−ＶＬＣが終了したら、その
データに対する局所復号化処理ＭＢ０−ＤＥＣを行う。
そして、この局所復号化処理ＭＢ０−ＤＥＣが終了した
ら、次のマクロブロック２に対する符号化処理ＭＢ２−
ＥＮＣを行う。第３のプロセッサ２-3においても、同様
に、第１のプロセッサ２-1においてマクロブロック１に
対する可変長符号化処理ＭＢ１−ＶＬＣが終了したら、
そのデータに対する局所復号化処理ＭＢ０−ＤＥＣを行
う。そして、この局所復号化処理ＭＢ０−ＤＥＣが終了
したら、次のマクロブロック３に対する符号化処理ＭＢ
３−ＥＮＣを行う。
第１のプロセッサ２-1においてマクロブロック０に対す
る可変長符号化処理ＭＢ０−ＶＬＣが終了したら、その
データに対する局所復号化処理ＭＢ０−ＤＥＣを行う。
そして、この局所復号化処理ＭＢ０−ＤＥＣが終了した
ら、次のマクロブロック２に対する符号化処理ＭＢ２−
ＥＮＣを行う。第３のプロセッサ２-3においても、同様
に、第１のプロセッサ２-1においてマクロブロック１に
対する可変長符号化処理ＭＢ１−ＶＬＣが終了したら、
そのデータに対する局所復号化処理ＭＢ０−ＤＥＣを行
う。そして、この局所復号化処理ＭＢ０−ＤＥＣが終了
したら、次のマクロブロック３に対する符号化処理ＭＢ
３−ＥＮＣを行う。
【００４１】以下、同様に、第１のプロセッサ２-1にお
いては、第２のプロセッサ２-2または第３のプロセッサ
２-3において、次に処理すべきマクロブロックの符号化
処理ＭＢｘ−ＥＮＣが終了したら、その符号化されたデ
ータの復号化処理ＭＢｘ−ＶＬＣを順に行う。また、第
２のプロセッサ２-2および第３のプロセッサ２-3におい
ては、第１のプロセッサ２-1において可変長符号化処理
ＭＢｘ−ＶＬＣが終了したら、そのマクロブロックに対
する局所符号化処理ＭＢｘ−ＤＥＣを行い、その処理終
了後、引き続き、次のマクロブロックｘ＋１に対する符
号化処理ＭＢｘ−ＥＮＣを行う。
いては、第２のプロセッサ２-2または第３のプロセッサ
２-3において、次に処理すべきマクロブロックの符号化
処理ＭＢｘ−ＥＮＣが終了したら、その符号化されたデ
ータの復号化処理ＭＢｘ−ＶＬＣを順に行う。また、第
２のプロセッサ２-2および第３のプロセッサ２-3におい
ては、第１のプロセッサ２-1において可変長符号化処理
ＭＢｘ−ＶＬＣが終了したら、そのマクロブロックに対
する局所符号化処理ＭＢｘ−ＤＥＣを行い、その処理終
了後、引き続き、次のマクロブロックｘ＋１に対する符
号化処理ＭＢｘ−ＥＮＣを行う。
【００４２】なお、可変長符号化処理は、テーブル変換
により固定長データから可変長データを生成するフェー
ズと可変長データをまとめてビットストリームを生成す
るフェーズとに分けることができる。この２つのフェー
ズとも逐次実行してもよいし、後半フェーズだけ逐次実
行して前半フェーズは並列実行しても構わない。ただ
し、後者の方式では前半フェーズと後半フェ−ズ間にバ
ッファメモリが必要となる。
により固定長データから可変長データを生成するフェー
ズと可変長データをまとめてビットストリームを生成す
るフェーズとに分けることができる。この２つのフェー
ズとも逐次実行してもよいし、後半フェーズだけ逐次実
行して前半フェーズは並列実行しても構わない。ただ
し、後者の方式では前半フェーズと後半フェ−ズ間にバ
ッファメモリが必要となる。
【００４３】次に、並列処理部９において、前述したよ
うな動画像の復号化処理を行う場合の、各プロセッサ２
-i（ｉ＝１〜３）における処理、および、並列処理部９
の動作について説明する。まず、各プロセッサ２-iにお
ける処理について説明する。並列処理部９においては、
各マクロブロックの可変長復号化処理を１つのプロセッ
サ（以降、このプロセッサを親プロセッサと言う。）に
固定して割り当てて逐次実行させ、復号化処理をその他
のプロセッサ（以降、このプロセッサを子プロセッサと
言う。）に割り当てて、並列実行を行う。図１に示す並
列処理部９においては、第１のプロセッサ２-1を親プロ
セッサ、第２および第３のプロセッサ２-2，２-3を子プ
ロセッサとする。
うな動画像の復号化処理を行う場合の、各プロセッサ２
-i（ｉ＝１〜３）における処理、および、並列処理部９
の動作について説明する。まず、各プロセッサ２-iにお
ける処理について説明する。並列処理部９においては、
各マクロブロックの可変長復号化処理を１つのプロセッ
サ（以降、このプロセッサを親プロセッサと言う。）に
固定して割り当てて逐次実行させ、復号化処理をその他
のプロセッサ（以降、このプロセッサを子プロセッサと
言う。）に割り当てて、並列実行を行う。図１に示す並
列処理部９においては、第１のプロセッサ２-1を親プロ
セッサ、第２および第３のプロセッサ２-2，２-3を子プ
ロセッサとする。
【００４４】まず、親プロセッサである第１のプロセッ
サ２-1は、図５のフローチャートに示すような処理を行
う。すなわち、復号化処理を開始したら（ステップＳ４
０）、シーケンス・ヘッダを復号化し（ステップＳ４
１）、ＧＯＰ・ヘッダを復号化し（ステップＳ４２）、
ピクチャ・ヘッダを復号化し（ステップＳ４３）、スラ
イス・ヘッダを復号化する（ステップＳ４４）。スライ
ス・ヘッダの復号化が終了したら、親プロセッサは子プ
ロセッサを起動し（ステップＳ４５）、マクロブロック
に対して可変長復号化処理を行う（ステップＳ４６）。
親プロセッサは、スライス内の全てのマクロブロックに
対してこの処理が終了するまで、この可変長復号化処理
（ステップＳ４６）を繰り返し行う。
サ２-1は、図５のフローチャートに示すような処理を行
う。すなわち、復号化処理を開始したら（ステップＳ４
０）、シーケンス・ヘッダを復号化し（ステップＳ４
１）、ＧＯＰ・ヘッダを復号化し（ステップＳ４２）、
ピクチャ・ヘッダを復号化し（ステップＳ４３）、スラ
イス・ヘッダを復号化する（ステップＳ４４）。スライ
ス・ヘッダの復号化が終了したら、親プロセッサは子プ
ロセッサを起動し（ステップＳ４５）、マクロブロック
に対して可変長復号化処理を行う（ステップＳ４６）。
親プロセッサは、スライス内の全てのマクロブロックに
対してこの処理が終了するまで、この可変長復号化処理
（ステップＳ４６）を繰り返し行う。
【００４５】スライス内の全てのマクロブロックに対す
る可変長復号化処理が終了したら、子プロセッサにおけ
る全ての処理が終了するまで待ち（ステップＳ４８）、
子プロセッサにおける処理が終了したら（ステップＳ４
８）、次のピクチャに対する処理に移る（ステップＳ４
９）。１ＧＯＰの全てのピクチャの処理が終了したら
（ステップＳ４９）、次のＧＯＰの処理に移り（ステッ
プＳ５０）、全てのＧＯＰの処理が終了したら（ステッ
プＳ５０）、次のシーケンスの処理に移る（ステップＳ
５１）。そして、これらの処理を、全てのシーケンスが
終了するまで繰り返したら（ステップＳ５１）、処理を
終了する（ステップＳ５２）。
る可変長復号化処理が終了したら、子プロセッサにおけ
る全ての処理が終了するまで待ち（ステップＳ４８）、
子プロセッサにおける処理が終了したら（ステップＳ４
８）、次のピクチャに対する処理に移る（ステップＳ４
９）。１ＧＯＰの全てのピクチャの処理が終了したら
（ステップＳ４９）、次のＧＯＰの処理に移り（ステッ
プＳ５０）、全てのＧＯＰの処理が終了したら（ステッ
プＳ５０）、次のシーケンスの処理に移る（ステップＳ
５１）。そして、これらの処理を、全てのシーケンスが
終了するまで繰り返したら（ステップＳ５１）、処理を
終了する（ステップＳ５２）。
【００４６】次に、子プロセッサである第２および第３
のプロセッサ２-2，２-3は、図６のフローチャートに示
すような処理を行う。すなわち、親プロセッサにおける
ステップＳ４５の処理で起動され復号化処理を開始した
ら（ステップＳ６０）、まず、処理すべきマクロブロッ
クの番号を取得し（ステップＳ６１）、親プロセッサの
ステップＳ４６における当該マクロブロックの可変長復
号化処理の終了を待つ（ステップＳ６２）。そして、可
変長復号化処理が終了したら、そのデータを用いてマク
ロブロックの復号化処理を行う（ステップＳ６３）。そ
して、スライス内の全てのマクロブロックの処理が終了
するまで、この手順を繰り返し（ステップＳ６４）、ス
ライス内の全ての処理が終了したら（ステップＳ６
４）、子プロセッサの処理は終了する（ステップＳ６
５）。
のプロセッサ２-2，２-3は、図６のフローチャートに示
すような処理を行う。すなわち、親プロセッサにおける
ステップＳ４５の処理で起動され復号化処理を開始した
ら（ステップＳ６０）、まず、処理すべきマクロブロッ
クの番号を取得し（ステップＳ６１）、親プロセッサの
ステップＳ４６における当該マクロブロックの可変長復
号化処理の終了を待つ（ステップＳ６２）。そして、可
変長復号化処理が終了したら、そのデータを用いてマク
ロブロックの復号化処理を行う（ステップＳ６３）。そ
して、スライス内の全てのマクロブロックの処理が終了
するまで、この手順を繰り返し（ステップＳ６４）、ス
ライス内の全ての処理が終了したら（ステップＳ６
４）、子プロセッサの処理は終了する（ステップＳ６
５）。
【００４７】なお、これらの親プロセッサおよび子プロ
セッサの各処理を行うプログラムは、各プロセッサ２-i
に対して設けられたプログラムＲＯＭまたはプログラム
ＲＡＭに予め記憶しておく。そして、このプログラムに
従って各プロセッサ２-iが動作することにより、実際に
これらの処理が行われる。また、可変長復号化処理でス
ライスを並列処理単位とした場合、可変長復号化処理を
することなしに、ビットストリーム上の次のスライスの
先頭を見つけることができる。これは、スライスの先頭
に置かれるスライス・スタートコードをスキャンして探
すことにより可能になる。したがって、このスキャン処
理のみを逐次的に行い、可変長復号化処理を含めた他の
処理を並列に行う処理方法も可能である。
セッサの各処理を行うプログラムは、各プロセッサ２-i
に対して設けられたプログラムＲＯＭまたはプログラム
ＲＡＭに予め記憶しておく。そして、このプログラムに
従って各プロセッサ２-iが動作することにより、実際に
これらの処理が行われる。また、可変長復号化処理でス
ライスを並列処理単位とした場合、可変長復号化処理を
することなしに、ビットストリーム上の次のスライスの
先頭を見つけることができる。これは、スライスの先頭
に置かれるスライス・スタートコードをスキャンして探
すことにより可能になる。したがって、このスキャン処
理のみを逐次的に行い、可変長復号化処理を含めた他の
処理を並列に行う処理方法も可能である。
【００４８】次に、動画像の復号化処理を行う場合の、
並列処理部９の動作について、図７を参照して説明す
る。図７は、３個のプロセッサ２-1〜２-3における復号
化処理の状態を示すタイムチャートである。なお、図７
において、処理ＭＢｘ−ＶＬＤは、第（ｘ＋１）のマク
ロブロックｘに対する可変長復号化処理（図５における
ステップＳ４６）を示し、処理ＭＢｘ−ＤＥＣは、第
（ｘ＋１）のビデオセグメントｘに対する復号化処理
（図６におけるステップＳ６３）を示す。
並列処理部９の動作について、図７を参照して説明す
る。図７は、３個のプロセッサ２-1〜２-3における復号
化処理の状態を示すタイムチャートである。なお、図７
において、処理ＭＢｘ−ＶＬＤは、第（ｘ＋１）のマク
ロブロックｘに対する可変長復号化処理（図５における
ステップＳ４６）を示し、処理ＭＢｘ−ＤＥＣは、第
（ｘ＋１）のビデオセグメントｘに対する復号化処理
（図６におけるステップＳ６３）を示す。
【００４９】図７に示すように、復号化処理を開始した
ら、第１のプロセッサ２-1においては、マクロブロック
０より、順次可変長復号化処理を行う。第２のプロセッ
サ２-2においては、第１のプロセッサ２-1において、マ
クロブロック０の可変長復号化処理が終了したら、この
データに対して復号化処理ＭＢ０−ＤＥＣを行う。ま
た、第３のプロセッサ２-3においては、その次のマクロ
ブロック１の可変長復号化処理が第１のプロセッサ２-1
において終了したら、このデータに対して福愚押下処理
ＭＢ１−ＤＥＣを行う。以後、第２のプロセッサ２-2ま
たは第３のプロセッサ２-3の、復号化処理の終了した方
のプロセッサが、第１のプロセッサ２-1で可変長復号化
された次のマクロブロックのデータを取り込んで、符号
化処理を行う。
ら、第１のプロセッサ２-1においては、マクロブロック
０より、順次可変長復号化処理を行う。第２のプロセッ
サ２-2においては、第１のプロセッサ２-1において、マ
クロブロック０の可変長復号化処理が終了したら、この
データに対して復号化処理ＭＢ０−ＤＥＣを行う。ま
た、第３のプロセッサ２-3においては、その次のマクロ
ブロック１の可変長復号化処理が第１のプロセッサ２-1
において終了したら、このデータに対して福愚押下処理
ＭＢ１−ＤＥＣを行う。以後、第２のプロセッサ２-2ま
たは第３のプロセッサ２-3の、復号化処理の終了した方
のプロセッサが、第１のプロセッサ２-1で可変長復号化
された次のマクロブロックのデータを取り込んで、符号
化処理を行う。
【００５０】このように、第１の画像符号化／復号化装
置においては、符号化処理および復号化処理の処理工程
を、各々、並列処理が可能な工程と、並列処理が不可能
で逐次処理が必要な可変長符号化／復号化に係わる工程
に分割し、逐次処理が必要な工程は親プロセッサに振り
分け、並列処理が可能な工程は子プロセッサに振り分
け、符号化処理および復号化処理を行うようにしてい
る。したがって、順次入力されるデータは、これら３個
のプロセッサ２-1〜２-3で順次処理され、所望の圧縮符
号化データへ、または、復元された画像データへ変換さ
れる。そして、このように、並列処理により画像の符号
化処理および復号化処理を行うことにより、通常の、１
つのプロセッサにより処理を行う場合に比べて高速に処
理を行うことができる。
置においては、符号化処理および復号化処理の処理工程
を、各々、並列処理が可能な工程と、並列処理が不可能
で逐次処理が必要な可変長符号化／復号化に係わる工程
に分割し、逐次処理が必要な工程は親プロセッサに振り
分け、並列処理が可能な工程は子プロセッサに振り分
け、符号化処理および復号化処理を行うようにしてい
る。したがって、順次入力されるデータは、これら３個
のプロセッサ２-1〜２-3で順次処理され、所望の圧縮符
号化データへ、または、復元された画像データへ変換さ
れる。そして、このように、並列処理により画像の符号
化処理および復号化処理を行うことにより、通常の、１
つのプロセッサにより処理を行う場合に比べて高速に処
理を行うことができる。
【００５１】第２の画像符号化／復号化装置 しかしながら、第１の画像符号化／復号化装置において
は、逐次処理部分（可変長符号化処理および可変長復号
化処理）を、特定のプロセッサ（第１のプロセッサ
２-1）に固定して割り当てて逐次実行させていたため、
３個のプロセッサ２-1〜２-3間で負荷が不均等になると
いう問題を見い出した。このような場合、逐次処理部分
と並列処理部分の実行時間の比が、逐次処理部分を実行
するプロセッサと並列処理部分を実行するプロセッサ台
数の比に比例していれば負荷は均等になるが、そうでな
ければ各プロセッサの負荷が不均等になり、性能低下を
引き起こす。
は、逐次処理部分（可変長符号化処理および可変長復号
化処理）を、特定のプロセッサ（第１のプロセッサ
２-1）に固定して割り当てて逐次実行させていたため、
３個のプロセッサ２-1〜２-3間で負荷が不均等になると
いう問題を見い出した。このような場合、逐次処理部分
と並列処理部分の実行時間の比が、逐次処理部分を実行
するプロセッサと並列処理部分を実行するプロセッサ台
数の比に比例していれば負荷は均等になるが、そうでな
ければ各プロセッサの負荷が不均等になり、性能低下を
引き起こす。
【００５２】たとえば、図４に示したＭＰＥＧ符号化の
並列処理においては、可変長符号化処理の負荷が比較的
軽いため、特に第１のプロセッサ２-1に遊びが頻繁に生
じている。これはプロセッサ台数が２台の並列計算機シ
ステムでは、さらに顕著になる。また、図７に示したＭ
ＰＥＧ復号化の並列処理においても、可変長復号化処理
の負荷が比較的軽いため、第１のプロセッサ２-1は１ス
ライス分の可変長復号化処理が終了した時点で、第２の
プロセッサ２-2および第３のプロセッサ２-3における全
ての復号化処理が終了するまでの間、遊ぶことになる。
並列処理においては、可変長符号化処理の負荷が比較的
軽いため、特に第１のプロセッサ２-1に遊びが頻繁に生
じている。これはプロセッサ台数が２台の並列計算機シ
ステムでは、さらに顕著になる。また、図７に示したＭ
ＰＥＧ復号化の並列処理においても、可変長復号化処理
の負荷が比較的軽いため、第１のプロセッサ２-1は１ス
ライス分の可変長復号化処理が終了した時点で、第２の
プロセッサ２-2および第３のプロセッサ２-3における全
ての復号化処理が終了するまでの間、遊ぶことになる。
【００５３】さらに、第１の画像符号化／復号化装置に
おいては、各プロセッサで実行する処理が異なるため、
各プロセッサを別々に制御したり、同期をとってデータ
の授受や通信を行う必要があり、制御が複雑化するとい
う問題も生じている。
おいては、各プロセッサで実行する処理が異なるため、
各プロセッサを別々に制御したり、同期をとってデータ
の授受や通信を行う必要があり、制御が複雑化するとい
う問題も生じている。
【００５４】そこで、そのような問題を解決し、より一
層高速に画像の符号化処理および復号化処理が行え、さ
らに構成や制御方法なども簡単にすることのできる、本
発明に係わる画像符号化／復号化装置について、第２の
画像符号化／復号化装置として説明する。
層高速に画像の符号化処理および復号化処理が行え、さ
らに構成や制御方法なども簡単にすることのできる、本
発明に係わる画像符号化／復号化装置について、第２の
画像符号化／復号化装置として説明する。
【００５５】第２の画像符号化／復号化装置のハードウ
ェア構成は、前述した第１の画像符号化／復号化装置と
同一である。すなわち、その並列処理部１は、図１に示
したような構成であり、ｎ個のプロセッサ２-1〜２-n、
メモリ３および結合網４を有する。なお、これらの各構
成部は、各々ハードウェア構成が第１の画像符号化／復
号化装置の並列処理部９の場合と同一なので、同一の符
号を用いて説明する。また、ｎ個のプロセッサ２-1〜２
-n〜結合網４の機能および構成も、前述した第１の画像
符号化／復号化装置の並列処理部９の場合と同じなので
その説明を省略する。また、第２の画像符号化／復号化
装置の並列処理部１の場合も、プロセッサ２の個数ｎは
３である。
ェア構成は、前述した第１の画像符号化／復号化装置と
同一である。すなわち、その並列処理部１は、図１に示
したような構成であり、ｎ個のプロセッサ２-1〜２-n、
メモリ３および結合網４を有する。なお、これらの各構
成部は、各々ハードウェア構成が第１の画像符号化／復
号化装置の並列処理部９の場合と同一なので、同一の符
号を用いて説明する。また、ｎ個のプロセッサ２-1〜２
-n〜結合網４の機能および構成も、前述した第１の画像
符号化／復号化装置の並列処理部９の場合と同じなので
その説明を省略する。また、第２の画像符号化／復号化
装置の並列処理部１の場合も、プロセッサ２の個数ｎは
３である。
【００５６】このような第１の画像符号化／復号化装置
の並列処理部９と同じハードウェア構成の第２の画像符
号化／復号化装置の並列処理部１であるが、動画像の符
号化処理および復号化処理の処理方法および各プロセッ
サ２-i（ｉ＝１〜３）の動作などは、第１の画像符号化
／復号化装置と異なる。すなわち、３個のプロセッサ２
-1〜２-3に対して設けられているプログラムＲＯＭまた
はプログラムＲＡＭに記憶されるプログラムが第１の画
像符号化／復号化装置の場合とは異なり、これにより第
２の画像符号化／復号化装置の並列処理部１は全体とし
て第１の画像符号化／復号化装置の並列処理部９とは異
なる処理を行う。
の並列処理部９と同じハードウェア構成の第２の画像符
号化／復号化装置の並列処理部１であるが、動画像の符
号化処理および復号化処理の処理方法および各プロセッ
サ２-i（ｉ＝１〜３）の動作などは、第１の画像符号化
／復号化装置と異なる。すなわち、３個のプロセッサ２
-1〜２-3に対して設けられているプログラムＲＯＭまた
はプログラムＲＡＭに記憶されるプログラムが第１の画
像符号化／復号化装置の場合とは異なり、これにより第
２の画像符号化／復号化装置の並列処理部１は全体とし
て第１の画像符号化／復号化装置の並列処理部９とは異
なる処理を行う。
【００５７】そして、第２の画像符号化／復号化装置に
おいては、前記課題を解決するために、並列処理部分の
みならず逐次処理部分も各プロセッサに分担して実行さ
せるようにしている。符号化に関して、第２の画像符号
化／復号化装置の並列処理部１においては、各マクロブ
ロックの可変長符号化処理を各プロセッサが分担して逐
次的に行う。したがって、各プロセッサは、担当するマ
クロブロックについて、符号化処理、可変長符号化処
理、局所復号化処理の全てを行う。この際、あるマクロ
ブロックの可変長符号化処理を始める時点で、前のマク
ロブロックの可変長符号化処理が終了していない場合に
限り、その可変長符号化処理の終了を待つ。また、復号
化に関して、第２の画像符号化／復号化装置の並列処理
部１においては、各マクロブロックの可変長復号化処理
をも各プロセッサが分担して逐次的に行う。したがっ
て、各プロセッサは、担当するマクロブロックについ
て、可変長復号化処理、復号化処理の両方を行う。この
際、あるマクロブロックの可変長復号化処理が終了して
いない場合に限り、その可変長復号化処理の終了を待
つ。
おいては、前記課題を解決するために、並列処理部分の
みならず逐次処理部分も各プロセッサに分担して実行さ
せるようにしている。符号化に関して、第２の画像符号
化／復号化装置の並列処理部１においては、各マクロブ
ロックの可変長符号化処理を各プロセッサが分担して逐
次的に行う。したがって、各プロセッサは、担当するマ
クロブロックについて、符号化処理、可変長符号化処
理、局所復号化処理の全てを行う。この際、あるマクロ
ブロックの可変長符号化処理を始める時点で、前のマク
ロブロックの可変長符号化処理が終了していない場合に
限り、その可変長符号化処理の終了を待つ。また、復号
化に関して、第２の画像符号化／復号化装置の並列処理
部１においては、各マクロブロックの可変長復号化処理
をも各プロセッサが分担して逐次的に行う。したがっ
て、各プロセッサは、担当するマクロブロックについ
て、可変長復号化処理、復号化処理の両方を行う。この
際、あるマクロブロックの可変長復号化処理が終了して
いない場合に限り、その可変長復号化処理の終了を待
つ。
【００５８】以下、第２の画像符号化／復号化装置の並
列処理部１において、動画像の符号化処理および復号化
処理を行う場合の各プロセッサ２-i（ｉ＝１〜３）にお
ける処理、および、並列処理部１の動作について説明す
る。
列処理部１において、動画像の符号化処理および復号化
処理を行う場合の各プロセッサ２-i（ｉ＝１〜３）にお
ける処理、および、並列処理部１の動作について説明す
る。
【００５９】まず、符号化処理を行う場合の、各プロセ
ッサ２-iにおける処理について説明する。第２の画像符
号化／復号化装置の並列処理部１においては、前述した
第１の画像符号化／復号化装置と同様に、１つの親プロ
セッサとその他のプロセッサを予め決定し、各々で異な
る所定の処理を行わせる。しかしながら、この親プロセ
ッサと子プロセッサにおける処理の違いは、親プロセッ
サにおいてヘッダの生成と子プロセッサの起動を行う点
のみであり、実際の符号化処理に係わる符号化処理、可
変長符号化処理および局所復号化処理は、親プロセッサ
および子プロセッサの両方で同様の手順により行う。す
なわち、親プロセッサと子プロセッサは、一応、異なる
処理手順で処理を行うものの、符号化の際の主な処理部
は同一の手順で行われるものである。
ッサ２-iにおける処理について説明する。第２の画像符
号化／復号化装置の並列処理部１においては、前述した
第１の画像符号化／復号化装置と同様に、１つの親プロ
セッサとその他のプロセッサを予め決定し、各々で異な
る所定の処理を行わせる。しかしながら、この親プロセ
ッサと子プロセッサにおける処理の違いは、親プロセッ
サにおいてヘッダの生成と子プロセッサの起動を行う点
のみであり、実際の符号化処理に係わる符号化処理、可
変長符号化処理および局所復号化処理は、親プロセッサ
および子プロセッサの両方で同様の手順により行う。す
なわち、親プロセッサと子プロセッサは、一応、異なる
処理手順で処理を行うものの、符号化の際の主な処理部
は同一の手順で行われるものである。
【００６０】以下、各プロセッサの処理について説明す
る。まず、親プロセッサである第１のプロセッサ２
-1は、図８のフローチャートに示すような処理を行う。
すなわち、符号化処理を開始したら（ステップＳ７
０）、シーケンス・ヘッダを生成し（ステップＳ７
１）、ＧＯＰ・ヘッダを生成し（ステップＳ７２）、ピ
クチャ・ヘッダを生成し（ステップＳ７３）、スライス
・ヘッダを生成する（ステップＳ７４）。そして、スラ
イス・ヘッダの生成が終了したら、親プロセッサは子プ
ロセッサを起動する（ステップＳ７５）。
る。まず、親プロセッサである第１のプロセッサ２
-1は、図８のフローチャートに示すような処理を行う。
すなわち、符号化処理を開始したら（ステップＳ７
０）、シーケンス・ヘッダを生成し（ステップＳ７
１）、ＧＯＰ・ヘッダを生成し（ステップＳ７２）、ピ
クチャ・ヘッダを生成し（ステップＳ７３）、スライス
・ヘッダを生成する（ステップＳ７４）。そして、スラ
イス・ヘッダの生成が終了したら、親プロセッサは子プ
ロセッサを起動する（ステップＳ７５）。
【００６１】子プロセッサの起動が終了したら、親プロ
セッサは、子プロセッサと同様の符号化に係わる処理を
行う。すなわち、まず、処理すべきマクロブロックの番
号を取得し（ステップＳ７６）、そのマクロブロックの
符号化処理を行う（ステップＳ７７）。次に、前のマク
ロブロックの可変長符号化処理が終了するのを確認して
（ステップＳ７８）、可変長符号化処理を行い（ステッ
プＳ７９）、さらに、局所復号化処理を行う（ステップ
Ｓ８０）。
セッサは、子プロセッサと同様の符号化に係わる処理を
行う。すなわち、まず、処理すべきマクロブロックの番
号を取得し（ステップＳ７６）、そのマクロブロックの
符号化処理を行う（ステップＳ７７）。次に、前のマク
ロブロックの可変長符号化処理が終了するのを確認して
（ステップＳ７８）、可変長符号化処理を行い（ステッ
プＳ７９）、さらに、局所復号化処理を行う（ステップ
Ｓ８０）。
【００６２】このような手順を、スライス内の全ての処
理が終了するまで繰り返し（ステップＳ８１）、スライ
ス内の全ての処理が終了したら、子プロセッサにおける
全ての処理が終了するまで待つ（ステップＳ８２）。そ
して、１ピクチャの全ての処理が終了したら、次のピク
チャの処理に移り（ステップＳ８３）、１ＧＯＰの全て
のピクチャの処理が終了したら、次のＧＯＰの処理に移
る（ステップＳ８４）。そして、これらの処理を、シー
ケンスが終了するまで繰り返したら（ステップＳ８
５）、処理を終了する（ステップＳ８６）。
理が終了するまで繰り返し（ステップＳ８１）、スライ
ス内の全ての処理が終了したら、子プロセッサにおける
全ての処理が終了するまで待つ（ステップＳ８２）。そ
して、１ピクチャの全ての処理が終了したら、次のピク
チャの処理に移り（ステップＳ８３）、１ＧＯＰの全て
のピクチャの処理が終了したら、次のＧＯＰの処理に移
る（ステップＳ８４）。そして、これらの処理を、シー
ケンスが終了するまで繰り返したら（ステップＳ８
５）、処理を終了する（ステップＳ８６）。
【００６３】次に、子プロセッサである第２および第３
のプロセッサ２-2，２-3は、図９のフローチャートに示
すような処理を行う。すなわち、親プロセッサにおける
ステップＳ７５の処理で起動され符号化処理を開始した
ら（ステップＳ９０）、まず、処理すべきマクロブロッ
クの番号を取得し（ステップＳ９１）、そのマクロブロ
ックの符号化処理を行う（ステップＳ９２）。次に、前
のマクロブロックの可変長符号化処理が終了するのを確
認して（ステップＳ９３）、可変長符号化処理を行い
（ステップＳ９４）、さらに、局所復号化処理を行う
（ステップＳ９５）。このような手順を、スライス内の
全ての処理が終了するまで繰り返し（ステップＳ９
６）、スライス内の全ての処理が終了したら、子プロセ
ッサにおける処理を終了する（ステップＳ９７）。
のプロセッサ２-2，２-3は、図９のフローチャートに示
すような処理を行う。すなわち、親プロセッサにおける
ステップＳ７５の処理で起動され符号化処理を開始した
ら（ステップＳ９０）、まず、処理すべきマクロブロッ
クの番号を取得し（ステップＳ９１）、そのマクロブロ
ックの符号化処理を行う（ステップＳ９２）。次に、前
のマクロブロックの可変長符号化処理が終了するのを確
認して（ステップＳ９３）、可変長符号化処理を行い
（ステップＳ９４）、さらに、局所復号化処理を行う
（ステップＳ９５）。このような手順を、スライス内の
全ての処理が終了するまで繰り返し（ステップＳ９
６）、スライス内の全ての処理が終了したら、子プロセ
ッサにおける処理を終了する（ステップＳ９７）。
【００６４】次に、このような処理手順で３個のプロセ
ッサ２-1〜２-3が動作して符号化処理を行う場合の、並
列処理部１の動作について、図１０を参照して説明す
る。図１０は、３個のプロセッサ２-1〜２-3における符
号化処理の状態を示すタイムチャートである。なお、図
１０における各処理を示す標記は、図４に示した標記と
同一であるので説明を省略する。
ッサ２-1〜２-3が動作して符号化処理を行う場合の、並
列処理部１の動作について、図１０を参照して説明す
る。図１０は、３個のプロセッサ２-1〜２-3における符
号化処理の状態を示すタイムチャートである。なお、図
１０における各処理を示す標記は、図４に示した標記と
同一であるので説明を省略する。
【００６５】図示のごとく、符号化処理を開始したら、
３個のプロセッサ２-1〜２-3で、各々、マクロブロック
０、マクロブロック１およびマクロブロック２の符号化
処理ＭＢ０−ＥＮＣ，ＭＢ１−ＥＮＣ，ＭＢ２−ＥＮＣ
を開始する。そして、第１のプロセッサ２-1において
は、符号化処理ＭＢ０−ＥＮＣが終了したら、引き続き
そのマクロブロック０の可変長符号化処理ＭＢ０−ＶＬ
Ｃを行い、さらに、マクロブロック０の局所復号化処理
ＭＢ０−ＤＥＣを行う。また、マクロブロック０の局所
復号化処理ＭＢ０−ＤＥＣが終了したら、次のマクロブ
ロック、すなわち、マクロブロック３に対する処理を符
号化処理ＭＢ３−ＥＮＣから開始する。
３個のプロセッサ２-1〜２-3で、各々、マクロブロック
０、マクロブロック１およびマクロブロック２の符号化
処理ＭＢ０−ＥＮＣ，ＭＢ１−ＥＮＣ，ＭＢ２−ＥＮＣ
を開始する。そして、第１のプロセッサ２-1において
は、符号化処理ＭＢ０−ＥＮＣが終了したら、引き続き
そのマクロブロック０の可変長符号化処理ＭＢ０−ＶＬ
Ｃを行い、さらに、マクロブロック０の局所復号化処理
ＭＢ０−ＤＥＣを行う。また、マクロブロック０の局所
復号化処理ＭＢ０−ＤＥＣが終了したら、次のマクロブ
ロック、すなわち、マクロブロック３に対する処理を符
号化処理ＭＢ３−ＥＮＣから開始する。
【００６６】一方、第２のプロセッサ２-2は、マクロブ
ロック１の符号化処理ＭＢ１−ＥＮＣが終了した時点で
は、まだ前のマクロブロック０の可変長符号化処理ＭＢ
０−ＶＬＣが第１のプロセッサ２-1で行われているの
で、この可変長符号化処理の終了を待ち、これが終了し
たらマクロブロック１の可変長符号化処理ＭＢ１−ＶＬ
Ｃを開始する。そして、その可変長符号化処理ＭＢ１−
ＶＬＣが終了したら、そのマクロブロック１の局所復号
化処理ＭＢ１−ＤＥＣを行う。また、そのマクロブロッ
ク１の局所復号化処理ＭＢ１−ＤＥＣが終了したら、次
のマクロブロック４に対する符号化処理ＭＢ４−ＥＮＣ
を開始する。
ロック１の符号化処理ＭＢ１−ＥＮＣが終了した時点で
は、まだ前のマクロブロック０の可変長符号化処理ＭＢ
０−ＶＬＣが第１のプロセッサ２-1で行われているの
で、この可変長符号化処理の終了を待ち、これが終了し
たらマクロブロック１の可変長符号化処理ＭＢ１−ＶＬ
Ｃを開始する。そして、その可変長符号化処理ＭＢ１−
ＶＬＣが終了したら、そのマクロブロック１の局所復号
化処理ＭＢ１−ＤＥＣを行う。また、そのマクロブロッ
ク１の局所復号化処理ＭＢ１−ＤＥＣが終了したら、次
のマクロブロック４に対する符号化処理ＭＢ４−ＥＮＣ
を開始する。
【００６７】また、第３のプロセッサ２-3においても、
マクロブロック２の符号化処理ＭＢ２−ＥＮＣが終了し
た時点ではまだ前のマクロブロック０およびマクロブロ
ック１の可変長符号化処理ＭＢ０−ＶＬＣおよびＭＢ１
−ＶＬＣが終了していないので、これらの処理の終了を
待つ。そして、マクロブロック０およびマクロブロック
１の可変長符号化処理が終了したら、マクロブロック２
の可変長符号化処理ＭＢ２−ＶＬＣを行う。そして、そ
の可変長符号化処理ＭＢ２−ＶＬＣが終了したら、その
マクロブロック２の局所復号化処理ＭＢ２−ＤＥＣを行
う。また、そのマクロブロック２の局所復号化処理ＭＢ
２−ＤＥＣが終了したら、次のマクロブロック５に対す
る符号化処理ＭＢ５−ＥＮＣを開始する。
マクロブロック２の符号化処理ＭＢ２−ＥＮＣが終了し
た時点ではまだ前のマクロブロック０およびマクロブロ
ック１の可変長符号化処理ＭＢ０−ＶＬＣおよびＭＢ１
−ＶＬＣが終了していないので、これらの処理の終了を
待つ。そして、マクロブロック０およびマクロブロック
１の可変長符号化処理が終了したら、マクロブロック２
の可変長符号化処理ＭＢ２−ＶＬＣを行う。そして、そ
の可変長符号化処理ＭＢ２−ＶＬＣが終了したら、その
マクロブロック２の局所復号化処理ＭＢ２−ＤＥＣを行
う。また、そのマクロブロック２の局所復号化処理ＭＢ
２−ＤＥＣが終了したら、次のマクロブロック５に対す
る符号化処理ＭＢ５−ＥＮＣを開始する。
【００６８】このようにして、各プロセッサ２-1〜２-3
においては、順次処理対象のマクロブロックｘを選択し
て、そのマクロブロックｘに対する符号化処理ＭＢｘ−
ＥＮＣ、可変長符号化処理ＭＢｘ−ＶＬＣおよび局所復
号化処理ＭＢｘ−ＤＥＣを行う。このように処理を行う
ことで、可変長符号化処理ＭＢｘ−ＶＬＣのみは、前の
マクロブロックｘ−１に対する可変長符号化処理ＭＢ
（ｘ−１）−ＶＬＣが終了していない場合には処理の開
始を待機させられるが、その他の箇所は全く並行して処
理を行うことができる。
においては、順次処理対象のマクロブロックｘを選択し
て、そのマクロブロックｘに対する符号化処理ＭＢｘ−
ＥＮＣ、可変長符号化処理ＭＢｘ−ＶＬＣおよび局所復
号化処理ＭＢｘ−ＤＥＣを行う。このように処理を行う
ことで、可変長符号化処理ＭＢｘ−ＶＬＣのみは、前の
マクロブロックｘ−１に対する可変長符号化処理ＭＢ
（ｘ−１）−ＶＬＣが終了していない場合には処理の開
始を待機させられるが、その他の箇所は全く並行して処
理を行うことができる。
【００６９】そして、その可変長符号化処理ＭＢｘ−Ｖ
ＬＣにおいても、処理の開始時こそ、図１０に示すよう
に、各プロセッサ２-1〜２-3で同時に符号化処理が開始
されるため、可変長符号化処理の開始の要求が重なり、
プロセッサ２-2，２-3に遊びが生じているが、その後
は、必然的に各プロセッサにおける処理工程がずれるこ
とになり、このような遊びが生じ難くなる。図１０に示
す例においても、第３のプロセッサ２-3におけるマクロ
ブロック５の可変長符号化処理ＭＢ５−ＶＬＣがわずか
に待たされているのみで、その他には、全く遊びが生じ
ていない。
ＬＣにおいても、処理の開始時こそ、図１０に示すよう
に、各プロセッサ２-1〜２-3で同時に符号化処理が開始
されるため、可変長符号化処理の開始の要求が重なり、
プロセッサ２-2，２-3に遊びが生じているが、その後
は、必然的に各プロセッサにおける処理工程がずれるこ
とになり、このような遊びが生じ難くなる。図１０に示
す例においても、第３のプロセッサ２-3におけるマクロ
ブロック５の可変長符号化処理ＭＢ５−ＶＬＣがわずか
に待たされているのみで、その他には、全く遊びが生じ
ていない。
【００７０】次に、第２の画像符号化／復号化装置にお
いて復号化処理を行う場合の、各プロセッサ２-iにおけ
る処理について説明する。復号化処理の場合も、前述し
た第１の画像符号化／復号化装置と同様に、１つの親プ
ロセッサとその他のプロセッサを予め決定し、各々で異
なる所定の処理を行わせる。しかしながら、この親プロ
セッサは、ヘッダの復号化と子プロセッサの起動を行う
点のみが子プロセッサの処理と異なるものであり、実際
の復号化処理に係わる可変長復号化処理および復号化処
理は、親プロセッサおよび子プロセッサの両方で同様の
手順により行う。すなわち、親プロセッサと子プロセッ
サは、一応、異なる処理手順で処理を行うものの、復号
化の際の主な処理部は同一の手順で行われるものであ
る。
いて復号化処理を行う場合の、各プロセッサ２-iにおけ
る処理について説明する。復号化処理の場合も、前述し
た第１の画像符号化／復号化装置と同様に、１つの親プ
ロセッサとその他のプロセッサを予め決定し、各々で異
なる所定の処理を行わせる。しかしながら、この親プロ
セッサは、ヘッダの復号化と子プロセッサの起動を行う
点のみが子プロセッサの処理と異なるものであり、実際
の復号化処理に係わる可変長復号化処理および復号化処
理は、親プロセッサおよび子プロセッサの両方で同様の
手順により行う。すなわち、親プロセッサと子プロセッ
サは、一応、異なる処理手順で処理を行うものの、復号
化の際の主な処理部は同一の手順で行われるものであ
る。
【００７１】以下、各プロセッサの処理について説明す
る。まず、親プロセッサである第１のプロセッサ２
-1は、図１１のフローチャートに示すような処理を行
う。すなわち、復号化処理を開始したら（ステップＳ１
００）、シーケンス・ヘッダを復号化し（ステップＳ１
０１）、ＧＯＰ・ヘッダを復号化し（ステップＳ１０
２）、ピクチャ・ヘッダを復号化し（ステップＳ１０
３）、スライス・ヘッダを復号化する（ステップＳ１０
４）。そして、スライス・ヘッダの復号化が終了した
ら、親プロセッサは子プロセッサを起動する（ステップ
Ｓ１０５）。
る。まず、親プロセッサである第１のプロセッサ２
-1は、図１１のフローチャートに示すような処理を行
う。すなわち、復号化処理を開始したら（ステップＳ１
００）、シーケンス・ヘッダを復号化し（ステップＳ１
０１）、ＧＯＰ・ヘッダを復号化し（ステップＳ１０
２）、ピクチャ・ヘッダを復号化し（ステップＳ１０
３）、スライス・ヘッダを復号化する（ステップＳ１０
４）。そして、スライス・ヘッダの復号化が終了した
ら、親プロセッサは子プロセッサを起動する（ステップ
Ｓ１０５）。
【００７２】子プロセッサの起動が終了したら、親プロ
セッサは、子プロセッサと同様の復号化に係わる処理を
行う。すなわち、まず、処理すべきマクロブロックの番
号を取得し（ステップＳ１０６）、前のマクロブロック
の可変長復号化処理が終了していることを確認して（ス
テップＳ１０７）、そのマクロブロックの可変長復号化
処理を行う（ステップＳ１０８）。そして、可変長復号
化処理が終了したら、そのマクロブロックの復号化処理
を行う（ステップＳ１０９）。
セッサは、子プロセッサと同様の復号化に係わる処理を
行う。すなわち、まず、処理すべきマクロブロックの番
号を取得し（ステップＳ１０６）、前のマクロブロック
の可変長復号化処理が終了していることを確認して（ス
テップＳ１０７）、そのマクロブロックの可変長復号化
処理を行う（ステップＳ１０８）。そして、可変長復号
化処理が終了したら、そのマクロブロックの復号化処理
を行う（ステップＳ１０９）。
【００７３】このような手順を、スライス内の全ての処
理が終了するまで繰り返し（ステップＳ１１０）、スラ
イス内の全ての処理が終了したら、子プロセッサにおけ
る全ての処理が終了するまで待つ（ステップＳ１１
１）。そして、１ピクチャの全ての処理が終了したら、
次のピクチャの処理に移り（ステップＳ１１２）、１Ｇ
ＯＰの全てのピクチャの処理が終了したら、次のＧＯＰ
の処理に移る（ステップＳ１１３）。そして、これらの
処理を、シーケンスが終了するまで繰り返したら（ステ
ップＳ１１４）、処理を終了する（ステップＳ１１
５）。
理が終了するまで繰り返し（ステップＳ１１０）、スラ
イス内の全ての処理が終了したら、子プロセッサにおけ
る全ての処理が終了するまで待つ（ステップＳ１１
１）。そして、１ピクチャの全ての処理が終了したら、
次のピクチャの処理に移り（ステップＳ１１２）、１Ｇ
ＯＰの全てのピクチャの処理が終了したら、次のＧＯＰ
の処理に移る（ステップＳ１１３）。そして、これらの
処理を、シーケンスが終了するまで繰り返したら（ステ
ップＳ１１４）、処理を終了する（ステップＳ１１
５）。
【００７４】次に、子プロセッサである第２および第３
のプロセッサ２-2，２-3は、図１２のフローチャートに
示すような処理を行う。すなわち、親プロセッサにおけ
るステップＳ１０５の処理で起動され復号化処理を開始
したら（ステップＳ１２０）、まず、処理すべきマクロ
ブロックの番号を取得し（ステップＳ１２１）、前のマ
クロブロックの可変長復号化処理が終了していることを
確認して（ステップＳ１２２）、そのマクロブロックの
可変長復号化処理を行う（ステップＳ１２３）。次に、
可変長復号化処理が終了したら、そのマクロブロックの
復号化処理を行う（ステップＳ１２４）。このような手
順を、スライス内の全ての処理が終了するまで繰り返し
（ステップＳ１２５）、スライス内の全ての処理が終了
したら、子プロセッサにおける処理を終了する（ステッ
プＳ１２６）。
のプロセッサ２-2，２-3は、図１２のフローチャートに
示すような処理を行う。すなわち、親プロセッサにおけ
るステップＳ１０５の処理で起動され復号化処理を開始
したら（ステップＳ１２０）、まず、処理すべきマクロ
ブロックの番号を取得し（ステップＳ１２１）、前のマ
クロブロックの可変長復号化処理が終了していることを
確認して（ステップＳ１２２）、そのマクロブロックの
可変長復号化処理を行う（ステップＳ１２３）。次に、
可変長復号化処理が終了したら、そのマクロブロックの
復号化処理を行う（ステップＳ１２４）。このような手
順を、スライス内の全ての処理が終了するまで繰り返し
（ステップＳ１２５）、スライス内の全ての処理が終了
したら、子プロセッサにおける処理を終了する（ステッ
プＳ１２６）。
【００７５】次に、このような処理手順で３個のプロセ
ッサ２-1〜２-3が動作して復号化処理を行う場合の、並
列処理部１の動作について、図１３を参照して説明す
る。図１３は、３個のプロセッサ２-1〜２-3における復
号化処理の状態を示すタイムチャートである。なお、図
１３における各処理を示す標記は、図７に示した標記と
同一であるので説明を省略する。
ッサ２-1〜２-3が動作して復号化処理を行う場合の、並
列処理部１の動作について、図１３を参照して説明す
る。図１３は、３個のプロセッサ２-1〜２-3における復
号化処理の状態を示すタイムチャートである。なお、図
１３における各処理を示す標記は、図７に示した標記と
同一であるので説明を省略する。
【００７６】図示のごとく、復号化処理を開始したら、
まず、第１のプロセッサ２-1で最小のマクロブロック０
の可変長復号化処理ＭＢ０−ＶＬＤを行う。第２のプロ
セッサ２-2は、マクロブロック１に対する処理を行うも
のであるが、可変長復号化処理については、マクロブロ
ックごとに順に行う必要があるので、第１のプロセッサ
２-1におけるマクロブロック０の可変長復号化処理ＭＢ
０−ＶＬＤが終了するのを待って、マクロブロック１の
可変長復号化処理ＭＢ１−ＶＬＤを行う。第３のプロセ
ッサ２-3も同様に、第１のプロセッサ２-1におけるマク
ロブロック０に対する可変長復号化処理ＭＢ０−ＶＬ
Ｄ、および、第２のプロセッサ２-2におけるマクロブロ
ック１に対する可変長復号化処理ＭＢ１−ＶＬＤが終了
するのを待って、マクロブロック２の可変長復号化処理
ＭＢ２−ＶＬＤを行う。
まず、第１のプロセッサ２-1で最小のマクロブロック０
の可変長復号化処理ＭＢ０−ＶＬＤを行う。第２のプロ
セッサ２-2は、マクロブロック１に対する処理を行うも
のであるが、可変長復号化処理については、マクロブロ
ックごとに順に行う必要があるので、第１のプロセッサ
２-1におけるマクロブロック０の可変長復号化処理ＭＢ
０−ＶＬＤが終了するのを待って、マクロブロック１の
可変長復号化処理ＭＢ１−ＶＬＤを行う。第３のプロセ
ッサ２-3も同様に、第１のプロセッサ２-1におけるマク
ロブロック０に対する可変長復号化処理ＭＢ０−ＶＬ
Ｄ、および、第２のプロセッサ２-2におけるマクロブロ
ック１に対する可変長復号化処理ＭＢ１−ＶＬＤが終了
するのを待って、マクロブロック２の可変長復号化処理
ＭＢ２−ＶＬＤを行う。
【００７７】マクロブロック０に対する可変長符号化処
理ＭＢ０−ＶＬＤが終了した第１のプロセッサ２-1にお
いては、引き続きそのマクロブロック０に対する復号化
処理ＭＢ０−ＤＥＣを行う。そして、その復号化処理Ｍ
Ｂ０−ＤＥＣが終了したら、次のマクロブロック３に対
する処理を開始する。しかし、この時に、図１３に示す
ように、前のマクロブロック２に対する可変長符号化処
理ＭＢ２−ＶＬＤが終了していなければ、これを待っ
て、マクロブロック３に対する可変長復号化処理ＭＢ３
−ＶＬＤを開始する。
理ＭＢ０−ＶＬＤが終了した第１のプロセッサ２-1にお
いては、引き続きそのマクロブロック０に対する復号化
処理ＭＢ０−ＤＥＣを行う。そして、その復号化処理Ｍ
Ｂ０−ＤＥＣが終了したら、次のマクロブロック３に対
する処理を開始する。しかし、この時に、図１３に示す
ように、前のマクロブロック２に対する可変長符号化処
理ＭＢ２−ＶＬＤが終了していなければ、これを待っ
て、マクロブロック３に対する可変長復号化処理ＭＢ３
−ＶＬＤを開始する。
【００７８】以後、同様に、各各プロセッサ２-1〜２-3
においては、順次処理対象のマクロブロックｘを選択し
て、そのマクロブロックｘに対する可変長復号化処理Ｍ
Ｂｘ−ＶＬＤおよび復号化処理ＭＢｘ−ＤＥＣを行う。
このように処理を行うことで、可変長復号化処理ＭＢｘ
−ＶＬＤは、前のマクロブロックｘ−１に対する可変長
復号化処理ＭＢ（ｘ−１）−ＶＬＤが終了していない場
合には処理の開始を待機させられるが、その他の箇所は
全く並行して処理を行うことができる。
においては、順次処理対象のマクロブロックｘを選択し
て、そのマクロブロックｘに対する可変長復号化処理Ｍ
Ｂｘ−ＶＬＤおよび復号化処理ＭＢｘ−ＤＥＣを行う。
このように処理を行うことで、可変長復号化処理ＭＢｘ
−ＶＬＤは、前のマクロブロックｘ−１に対する可変長
復号化処理ＭＢ（ｘ−１）−ＶＬＤが終了していない場
合には処理の開始を待機させられるが、その他の箇所は
全く並行して処理を行うことができる。
【００７９】そして、その可変長復号化処理ＭＢｘ−Ｖ
ＬＤにおいても、処理の開始時こそ、図１３に示すよう
に、各プロセッサ２-1〜２-3で同時に復号化処理が開始
されるため、第２のプロセッサ２-2および第３のプロセ
ッサ２-3が待機させられており、処理に遊びが生じてい
るが、その後は、必然的に各プロセッサにおける処理工
程がずれることになり、このような遊びが生じ難くな
る。図１３に示す例においても、第１のプロセッサ２-1
におけるマクロブロック３の可変長復号化処理ＭＢ３−
ＶＬＤがわずかに待たされているのみで、その他には、
全く遊びが生じていない。
ＬＤにおいても、処理の開始時こそ、図１３に示すよう
に、各プロセッサ２-1〜２-3で同時に復号化処理が開始
されるため、第２のプロセッサ２-2および第３のプロセ
ッサ２-3が待機させられており、処理に遊びが生じてい
るが、その後は、必然的に各プロセッサにおける処理工
程がずれることになり、このような遊びが生じ難くな
る。図１３に示す例においても、第１のプロセッサ２-1
におけるマクロブロック３の可変長復号化処理ＭＢ３−
ＶＬＤがわずかに待たされているのみで、その他には、
全く遊びが生じていない。
【００８０】このように、第２の画像符号化／復号化装
置においては、ＭＰＥＧ符号化処理および復号化処理を
行う際に、並列処理可能な符号化処理部分、局所復号化
処理部分および復号化処理部分のみならず、逐次処理す
る必要のある可変長符号化処理部分および可変長復号化
処理部分も、各プロセッサにおいて分散処理するように
している。したがって、この逐次処理部分の負荷をも、
各プロセッサに均等に分散することができ、図１０およ
び図１３に示したように、第１の画像符号化／復号化装
置と比較してプロセッサの遊び時間を大幅に少なくする
ことができる。そして、その結果、全体の符号化および
復号化の処理速度を大幅に向上させることができる。な
お、これはプロセッサ台数が２台の並列計算機システム
では、さらに顕著になる。
置においては、ＭＰＥＧ符号化処理および復号化処理を
行う際に、並列処理可能な符号化処理部分、局所復号化
処理部分および復号化処理部分のみならず、逐次処理す
る必要のある可変長符号化処理部分および可変長復号化
処理部分も、各プロセッサにおいて分散処理するように
している。したがって、この逐次処理部分の負荷をも、
各プロセッサに均等に分散することができ、図１０およ
び図１３に示したように、第１の画像符号化／復号化装
置と比較してプロセッサの遊び時間を大幅に少なくする
ことができる。そして、その結果、全体の符号化および
復号化の処理速度を大幅に向上させることができる。な
お、これはプロセッサ台数が２台の並列計算機システム
では、さらに顕著になる。
【００８１】また、第２の画像符号化／復号化装置の並
列処理部１においては、複数のプロセッサ２-1〜２-nの
各々において、振り分けられた処理対象のマクロブロッ
クについての一連の符号化処理、一連の復号化処理を一
貫して行っている。そのため、各プロセッサ間の同期を
とったり、データ通信などの負荷を少なくすることがで
きる。また、その結果、処理時間の全てを符号化および
復号化処理にあてることができる。結果的に、各プロセ
ッサにおける負荷も実質的に均等になり、効率よく、ま
た高速に符号化処理および復号化処理が行える。また、
全てのプロセッサを、実質的に同一の制御、処理手順で
動作させることができるので、装置構成が簡単になる。
さらに本発明は、プロセッサ台数に依存しないスケーラ
ブルな並列処理方式のため、様々な構成の並列計算機シ
ステムに適用できる。
列処理部１においては、複数のプロセッサ２-1〜２-nの
各々において、振り分けられた処理対象のマクロブロッ
クについての一連の符号化処理、一連の復号化処理を一
貫して行っている。そのため、各プロセッサ間の同期を
とったり、データ通信などの負荷を少なくすることがで
きる。また、その結果、処理時間の全てを符号化および
復号化処理にあてることができる。結果的に、各プロセ
ッサにおける負荷も実質的に均等になり、効率よく、ま
た高速に符号化処理および復号化処理が行える。また、
全てのプロセッサを、実質的に同一の制御、処理手順で
動作させることができるので、装置構成が簡単になる。
さらに本発明は、プロセッサ台数に依存しないスケーラ
ブルな並列処理方式のため、様々な構成の並列計算機シ
ステムに適用できる。
【００８２】なお、本発明は、本実施の形態にのみ限ら
れるものではなく、任意好適な種々の改変が可能であ
る。たとえば、前述した実施の形態の並列処理部におい
て、親プロセッサは必ず１台であるが、子プロセッサの
台数に制約はなく、何台でもよい。また、子プロセッサ
が取得するマクロブロック番号は、オペレーティング・
システムが動的に決定する場合もあれば、コンパイラや
ハードウェアによって、静的に一意に決まっている場合
もあり、任意の方法により決定してよい。
れるものではなく、任意好適な種々の改変が可能であ
る。たとえば、前述した実施の形態の並列処理部におい
て、親プロセッサは必ず１台であるが、子プロセッサの
台数に制約はなく、何台でもよい。また、子プロセッサ
が取得するマクロブロック番号は、オペレーティング・
システムが動的に決定する場合もあれば、コンパイラや
ハードウェアによって、静的に一意に決まっている場合
もあり、任意の方法により決定してよい。
【００８３】また、各プロセッサで実行されるプログラ
ムは、ＲＯＭに予め記憶して画像符号化／復号化装置の
並列処理部に具備されるような構成でもよいし、ハード
ディスク、ＣＤ−ＲＯＭなどの記憶媒体上に格納してお
き、実行時にプログラムＲＡＭなどに読み込んで参照さ
れるような構成でもよい。
ムは、ＲＯＭに予め記憶して画像符号化／復号化装置の
並列処理部に具備されるような構成でもよいし、ハード
ディスク、ＣＤ−ＲＯＭなどの記憶媒体上に格納してお
き、実行時にプログラムＲＡＭなどに読み込んで参照さ
れるような構成でもよい。
【００８４】また、本実施の形態においては、本発明に
係わる処理装置として、図１に示したように、共有メモ
リ型の並列計算機システムを例示したが、装置構成はこ
れに限られるものではない。共有メモリを有しておら
ず、いわゆるメッセージ通信によりデータの転送などを
行うメッセージ通信型並列計算機システムであってもよ
い。また、本実施の形態のような、各プロセッサが緊密
に連結された並列計算機システムでなくとも、各々が独
立した計算機装置であり、それらが任意の通信手段によ
り接続されて協働して所望の処理を行うように構成され
たようなシステムであってもよい。すなわち、計算機装
置の実際の構成は、任意に決定してよい。
係わる処理装置として、図１に示したように、共有メモ
リ型の並列計算機システムを例示したが、装置構成はこ
れに限られるものではない。共有メモリを有しておら
ず、いわゆるメッセージ通信によりデータの転送などを
行うメッセージ通信型並列計算機システムであってもよ
い。また、本実施の形態のような、各プロセッサが緊密
に連結された並列計算機システムでなくとも、各々が独
立した計算機装置であり、それらが任意の通信手段によ
り接続されて協働して所望の処理を行うように構成され
たようなシステムであってもよい。すなわち、計算機装
置の実際の構成は、任意に決定してよい。
【００８５】また、前述した画像符号化／復号化装置の
並列処理部は、プログラムに従って所定の動作を行うプ
ロセッサを複数有し、それらが並列に動作して所望の処
理を行うような構成であったが、専用のハードウェアに
より構成され並列に動作する複数の処理部を有するよう
な構成であってもよい。たとえば、ＭＰＥＧの符号化／
復号化専用回路、画像コーデック用ＤＳＰ、メディアプ
ロセッサなどの、可変長符号化／復号化処理のための専
用回路などにも適用可能である。
並列処理部は、プログラムに従って所定の動作を行うプ
ロセッサを複数有し、それらが並列に動作して所望の処
理を行うような構成であったが、専用のハードウェアに
より構成され並列に動作する複数の処理部を有するよう
な構成であってもよい。たとえば、ＭＰＥＧの符号化／
復号化専用回路、画像コーデック用ＤＳＰ、メディアプ
ロセッサなどの、可変長符号化／復号化処理のための専
用回路などにも適用可能である。
【００８６】また、本実施の形態においては、符号化お
よび復号化の際に行う変換方式としてＤＣＴを用いた。
しかし、この変換方式は任意の直交変換方式を用いてよ
い。たとえば、高速フーリエ変換（ＦＦＴ）や離散フー
リエ変換（ＤＦＴ）などのフーリエ変換、アダマール変
換、Ｋ−Ｌ変換などの、任意の変換を用いてよい。ま
た、本発明は、本実施の形態において例示した動画像の
符号化処理および復号化処理についてのみ適用可能なも
のではない。たとえば、音声データやテキストデータの
符号化および復号化など、任意のデータの符号化および
復号化に適用可能である。
よび復号化の際に行う変換方式としてＤＣＴを用いた。
しかし、この変換方式は任意の直交変換方式を用いてよ
い。たとえば、高速フーリエ変換（ＦＦＴ）や離散フー
リエ変換（ＤＦＴ）などのフーリエ変換、アダマール変
換、Ｋ−Ｌ変換などの、任意の変換を用いてよい。ま
た、本発明は、本実施の形態において例示した動画像の
符号化処理および復号化処理についてのみ適用可能なも
のではない。たとえば、音声データやテキストデータの
符号化および復号化など、任意のデータの符号化および
復号化に適用可能である。
【００８７】
【発明の効果】以上説明したように、本発明の符号化装
置および復号化装置によれば、たとえば画像データなど
の符号化および復号化を行う際に、複数の演算処理装置
の各々に均等かつ効率よく負荷を配分することができ、
また、演算処理装置間における同期をとるための通信や
データ通信を少なくすることができる。その結果、その
ような符号化および復号化を高速に行うことができ、ま
た、制御方法や装置構成などを簡単にすることができ
る。
置および復号化装置によれば、たとえば画像データなど
の符号化および復号化を行う際に、複数の演算処理装置
の各々に均等かつ効率よく負荷を配分することができ、
また、演算処理装置間における同期をとるための通信や
データ通信を少なくすることができる。その結果、その
ような符号化および復号化を高速に行うことができ、ま
た、制御方法や装置構成などを簡単にすることができ
る。
【００８８】また、本発明の符号化方法および復号化方
法によれば、たとえば画像データなどの符号化および復
号化を複数の演算処理装置を用いた並列処理により行う
際に、各演算処理装置に均等かつ効率よく負荷を配分す
ることができる。また、各演算処理装置間で同期をとる
ための通信やデータ通信を少なくすることができる。そ
の結果、簡単な制御で、そのような符号化および復号化
を高速に行うことができる。また、本発明の符号化方法
および復号化方法は、その負荷の配分の方法が演算処理
装置の個数などその並列処理装置の構成に依存しない、
スケーラブルな方法のため、様々な構成の並列処理装置
に適用することができる。
法によれば、たとえば画像データなどの符号化および復
号化を複数の演算処理装置を用いた並列処理により行う
際に、各演算処理装置に均等かつ効率よく負荷を配分す
ることができる。また、各演算処理装置間で同期をとる
ための通信やデータ通信を少なくすることができる。そ
の結果、簡単な制御で、そのような符号化および復号化
を高速に行うことができる。また、本発明の符号化方法
および復号化方法は、その負荷の配分の方法が演算処理
装置の個数などその並列処理装置の構成に依存しない、
スケーラブルな方法のため、様々な構成の並列処理装置
に適用することができる。
【図１】図１は、本発明に係わる画像符号化／復号化装
置の並列処理部の構成を示す概略ブロック図である。
置の並列処理部の構成を示す概略ブロック図である。
【図２】図２は、図１に示した並列処理部の親プロセッ
サ（第１のプロセッサ）において、これまでの並列処理
方法により画像の符号化を行う場合の処理を示すフロー
チャートである。
サ（第１のプロセッサ）において、これまでの並列処理
方法により画像の符号化を行う場合の処理を示すフロー
チャートである。
【図３】図３は、図１に示した並列処理部の子プロセッ
サ（第２〜第ｎのプロセッサ）において、これまでの並
列処理方法により画像の符号化を行う場合の処理を示す
フローチャートである。
サ（第２〜第ｎのプロセッサ）において、これまでの並
列処理方法により画像の符号化を行う場合の処理を示す
フローチャートである。
【図４】図４は、図１に示した並列処理部において、こ
れまでの並列処理方法により画像の符号化を行う場合
の、各プロセッサにおける処理の状態を示すタイムチャ
ートである。
れまでの並列処理方法により画像の符号化を行う場合
の、各プロセッサにおける処理の状態を示すタイムチャ
ートである。
【図５】図５は、図１に示した並列処理部の親プロセッ
サ（第１のプロセッサ）において、これまでの並列処理
方法により画像の復号化を行う場合の処理を示すフロー
チャートである。
サ（第１のプロセッサ）において、これまでの並列処理
方法により画像の復号化を行う場合の処理を示すフロー
チャートである。
【図６】図６は、図１に示した並列処理部の子プロセッ
サ（第２〜第ｎのプロセッサ）において、これまでの並
列処理方法により画像の復号化を行う場合の処理を示す
フローチャートである。
サ（第２〜第ｎのプロセッサ）において、これまでの並
列処理方法により画像の復号化を行う場合の処理を示す
フローチャートである。
【図７】図７は、図１に示した並列処理部において、こ
れまでの並列処理方法により画像の復号化を行う場合
の、各プロセッサにおける処理の状態を示すタイムチャ
ートである。
れまでの並列処理方法により画像の復号化を行う場合
の、各プロセッサにおける処理の状態を示すタイムチャ
ートである。
【図８】図８は、図１に示した並列処理部の親プロセッ
サ（第１のプロセッサ）において、本発明に係わる並列
処理方法により画像の符号化を行う場合の処理を示すフ
ローチャートである。
サ（第１のプロセッサ）において、本発明に係わる並列
処理方法により画像の符号化を行う場合の処理を示すフ
ローチャートである。
【図９】図９は、図１に示した並列処理部の子プロセッ
サ（第２〜第ｎのプロセッサ）において、本発明に係わ
る並列処理方法により画像の符号化を行う場合の処理を
示すフローチャートである。
サ（第２〜第ｎのプロセッサ）において、本発明に係わ
る並列処理方法により画像の符号化を行う場合の処理を
示すフローチャートである。
【図１０】図１０は、図１に示した並列処理部におい
て、本発明に係わる並列処理方法により画像の符号化を
行う場合の、各プロセッサにおける処理の状態を示すタ
イムチャートである。
て、本発明に係わる並列処理方法により画像の符号化を
行う場合の、各プロセッサにおける処理の状態を示すタ
イムチャートである。
【図１１】図１１は、図１に示した並列処理部の親プロ
セッサ（第１のプロセッサ）において、本発明に係わる
並列処理方法により画像の復号化を行う場合の処理を示
すフローチャートである。
セッサ（第１のプロセッサ）において、本発明に係わる
並列処理方法により画像の復号化を行う場合の処理を示
すフローチャートである。
【図１２】図１２は、図１に示した並列処理部の子プロ
セッサ（第２〜第ｎのプロセッサ）において、本発明に
係わる並列処理方法により画像の復号化を行う場合の処
理を示すフローチャートである。
セッサ（第２〜第ｎのプロセッサ）において、本発明に
係わる並列処理方法により画像の復号化を行う場合の処
理を示すフローチャートである。
【図１３】図１３は、図１に示した並列処理部におい
て、本発明に係わる並列処理方法により画像の復号化を
行う場合の、各プロセッサにおける処理の状態を示すタ
イムチャートである。
て、本発明に係わる並列処理方法により画像の復号化を
行う場合の、各プロセッサにおける処理の状態を示すタ
イムチャートである。
【図１４】図１４は、ＭＰＥＧ符号化における画像デー
タの構造を示す図である。
タの構造を示す図である。
【図１５】図１５は、ＭＰＥＧ符号化された画像データ
ビットストリームの構造を示す図である。
ビットストリームの構造を示す図である。
【図１６】図１６は、ＭＰＥＧ符号化を行うための処理
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図１７】図１７は、ＭＰＥＧ符号化を行って図１５に
示したようなビットストリームを生成する処理の流れを
示すフローチャートである。
示したようなビットストリームを生成する処理の流れを
示すフローチャートである。
【図１８】図１８は、逐次処理によりＭＰＥＧ符号化を
行う場合の処理装置の動作を示すタイムチャートであ
る。
行う場合の処理装置の動作を示すタイムチャートであ
る。
【図１９】図１９は、ＭＰＥＧ復号化を行うための処理
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図２０】図２０は、ＭＰＥＧ復号化を行って図１５に
示したようなビットストリームを生成する処理の流れを
示すフローチャートである。
示したようなビットストリームを生成する処理の流れを
示すフローチャートである。
【図２１】図２１は、逐次処理によりＭＰＥＧ復号化を
行う場合の処理装置の動作を示すタイムチャートであ
る。
行う場合の処理装置の動作を示すタイムチャートであ
る。
１，９…画像符号化／復号化装置の並列処理部、２…プ
ロセッサ、３…メモリ、４…結合網、１６０…符号化装
置、１６１…動きベクトル検出部、１６２…減算器、１
６３…離散コサイン変換部、１６４…量子化部、１６５
…可変長符号化部、１６６…逆量子化部、１６７…逆離
散コサイン変換部、１６８…加算器、１６９…動き補償
部、１７０…エンコード制御部、２００…復号化装置、
２０１…可変長復号化部、２０２…逆量子化部、２０３
…逆離散コサイン変換部、２０４…加算器、２０５…動
き補償部、２０６…デコード制御部
ロセッサ、３…メモリ、４…結合網、１６０…符号化装
置、１６１…動きベクトル検出部、１６２…減算器、１
６３…離散コサイン変換部、１６４…量子化部、１６５
…可変長符号化部、１６６…逆量子化部、１６７…逆離
散コサイン変換部、１６８…加算器、１６９…動き補償
部、１７０…エンコード制御部、２００…復号化装置、
２０１…可変長復号化部、２０２…逆量子化部、２０３
…逆離散コサイン変換部、２０４…加算器、２０５…動
き補償部、２０６…デコード制御部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B057 CA12 CA16 CB12 CB16 CB19 CC02 CG02 CG03 CG05 CH04 CH08 5C059 KK13 MA00 MA05 MA21 MA22 MA23 MC11 ME01 NN01 PP05 PP06 PP07 PP16 SS26 UA02 UA05 UA33 UA34 UA38 5C078 BA35 BA54 BA57 BA59 CA31 DA01 DA02 5J064 AA03 BA09 BA13 BA15 BA16 BC01 BC02 BC08 BC16 BC29 BD01
Claims (11)
- 【請求項１】並行に動作可能な複数の信号処理装置を有
し、複数の要素データを有する所定のデータを符号化す
る符号化装置であって、当該信号処理装置の各々は、 前記所定のデータを分割して得られる所定の複数の部分
データの各部分データごとに、所定の方式による符号化
を行う符号化手段と、 同一の信号処理装置の前記符号化手段で符号化された前
記部分データごとの符号化データを、前記複数の信号処
理装置の各符号化手段において各々符号化された前記部
分データごとの符号化データが、前記所定のデータ上の
当該部分データの位置に基づいて順に可変長符号化され
るように、可変長符号化する可変長符号化手段とを有す
る符号化装置。 - 【請求項２】前記所定のデータは、複数の画素データを
有する画像データであって、 前記複数の信号処理装置の各符号化手段は、前記画像デ
ータを分割して得られる所定の複数の画像ブロックの各
画像ブロックごとに、前記符号化を行い、 前記複数の信号処理装置の各可変長符号化手段は、前記
複数の符号化手段において符号化された複数の前記画像
ブロックごとの符号化データを、前記画像データ上の当
該画像ブロックの配置に基づく所定の順番で可変長符号
化する請求項１に記載の符号化装置。 - 【請求項３】前記複数の信号処理装置の各符号化手段
は、 前記画像データを分割して得られるマクロブロックごと
に、必要に応じて、参照画像を参照して動き補償予測を
行う動き補償予測手段と、 前記動き補償予測の結果の画素データまたは元の画素デ
ータに対して、所定の変換処理を行う変換処理手段と、 前記変換処理が行われた前記マクロブロックごとのデー
タを量子化する量子化手段と、 前記量子化された前記マクロブロックごとのデータを復
号化し、前記動き補償予測手段に供する参照画像を生成
する局所復号化手段とを有する請求項２に記載の符号化
装置。 - 【請求項４】前記各符号化手段の前記変換処理手段は、
離散コサイン変換（ＤＣＴ）、フーリエ変換、アダマー
ル変換、Ｋ−Ｌ変換のいずれかを含む直交変換を含む処
理を行う請求項３に記載の符号化装置。 - 【請求項５】複数の要素データを有する所定のデータを
符号化する符号化方法であって、 前記所定のデータを所定の複数の部分データに分割し、 前記分割された複数の部分データを、複数の信号処理装
置上に設けられた複数の符号化手段に順次振り分け、 前記複数の符号化手段において、各々前記振り分けられ
た部分データを所定の方式に基づいて符号化し、 前記複数の符号化手段において符号化された符号化デー
タ各々を、前記所定のデータ上の当該部分データの位置
に基づく所定の順番で、当該符号化データが符号化され
た符号化手段と同一の前記信号処理装置上に設けられた
可変長符号化手段において順次可変長符号化し、 前記可変長符号化手段において前記可変長符号化が終了
した前記信号処理装置の前記符号化手段に対して、新た
な前記部分データを順次振り分ける符号化方法。 - 【請求項６】並行に動作可能な複数の信号処理装置を有
し、複数の要素データを有する所定のデータが、所定の
部分データごとに所定の方式により符号化され、さらに
可変長符号化されて順に配置された符号化データを復号
化する復号化装置であって、 前記符号化データより、前記所定の部分データごとの符
号化データを可変長復号化する可変長復号化手段であっ
て、前記複数の信号処理装置の各可変長復号化手段にお
いて前記符号化データに順に配置されている前記部分デ
ータごとの符号化データが順に可変長復号化されるよう
に、前記可変長復号化を行う可変長復号化手段と、 同一の信号処理装置の前記可変長復号化手段において可
変長復号化された前記部分データごとの符号化データを
復号化する復号化手段とを有する復号化装置。 - 【請求項７】複数の画素データを有する画像データが、
マクロブロックごとに符号化され、さらに可変長符号化
された符号化画像データを復号化する装置であって、 前記複数の信号処理装置の各可変長復号化手段は、同一
の前記信号処理装置の前記復号化手段における前記復号
化処理が終了するごとに、前記符号化画像データの次の
復号化対象のマクロブロックの符号化データを可変長復
号化し、 前記複数の信号処理装置の各復号化手段は、前記可変長
復号化手段において可変長復号化された前記マクロブロ
ックごとの符号化データを復号化する請求項６に記載の
復号化装置。 - 【請求項８】前記符号化画像データに順に配置されてい
る前記マクロブロックごとの符号化データを、前記複数
の信号処理装置の前記可変長復号化手段に順に振り分け
る振り分け手段をさらに有し、 前記複数の信号処理装置の各可変長復号化手段は、前記
符号化画像データ中において、前記振り分けられたマク
ロブロックの前に配置されているマクロブロックに対す
る前記可変長復号化処理が終了した後に、当該振り分け
られたマクロブロックに対する前記可変長復号化処理を
行う請求項７に記載の復号化装置。 - 【請求項９】前記複数の信号処理装置の各復号化手段
は、 前記符号化データを可変長復号化して得られるマクロブ
ロックごとのデータを逆量子化する逆量子化手段と、 前記逆量子化されたデータに対して、所定の変換処理の
逆変換処理を行う逆変換処理手段と、 前記逆変換処理が行われた前記マクロブロックごとのデ
ータに基づいて、必要に応じて、参照画像を参照して元
の画素データを生成する画素データ生成手段と、 前記逆変換処理が行われた前記マクロブロックごとのデ
ータ、または、前記必要に応じて生成されたデータに基
づいて、動き補償処理を行い、前記参照画像を生成する
動き補償処理手段とを有する請求項８に記載の復号化装
置。 - 【請求項１０】前記複数の復号化手段各々の前記逆変換
処理手段は、離散コサイン変換（ＤＣＴ）、フーリエ変
換、アダマール変換、Ｋ−Ｌ変換のいずれかを含む直交
変換符号化の逆変換処理を行う請求項９記載の復号化装
置。 - 【請求項１１】複数の画素データを有する画像データ
が、マクロブロックごとに符号化され、さらに可変長符
号化された符号化画像データを復号化する方法であっ
て、 前記符号化画像データ中に順に配置されている前記マク
ロブロックごとの符号化データを、複数の信号処理装置
に、処理対象の符号化データとして順に振り分け、 前記複数の信号処理装置の各々に設けられた可変長復号
化手段は、各々、前記振り分けられた処理対象のマクロ
ブロックより、前記符号化画像データ中で前に配置され
ているマクロブロックに対する可変長符号化処理が終了
した後、当該振り分けられたマクロブロックの前記符号
化データの可変長復号化処理を行い、 前記複数の信号処理装置の各々に設けられている復号化
手段において、各々、同一の信号処理装置上の前記可変
長復号化手段において可変長復号化された前記マクロブ
ロックごとの符号化データを復号化し、 前記復号化手段における復号化処理が終了した前記信号
処理装置に対して、次の復号化対象の新たなマクロブロ
ックの符号化データを振り分ける復号化方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20035398A JP4427827B2 (ja) | 1998-07-15 | 1998-07-15 | データ処理方法、データ処理装置及び記録媒体 |
| US09/352,422 US6870883B2 (en) | 1998-07-15 | 1999-07-12 | Parallel encoding and decoding processor system and method |
| US11/052,190 US20050147174A1 (en) | 1998-07-15 | 2005-02-07 | Encoding apparatus and method of same and decoding apparatus and method of same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20035398A JP4427827B2 (ja) | 1998-07-15 | 1998-07-15 | データ処理方法、データ処理装置及び記録媒体 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000030047A true JP2000030047A (ja) | 2000-01-28 |
| JP2000030047A5 JP2000030047A5 (ja) | 2005-09-08 |
| JP4427827B2 JP4427827B2 (ja) | 2010-03-10 |
Family
ID=16422895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20035398A Expired - Fee Related JP4427827B2 (ja) | 1998-07-15 | 1998-07-15 | データ処理方法、データ処理装置及び記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6870883B2 (ja) |
| JP (1) | JP4427827B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001080567A1 (en) * | 2000-04-14 | 2001-10-25 | Sony Corporation | Decoder and decoding method, recorded medium, and program |
| JPWO2003085942A1 (ja) * | 2002-04-08 | 2005-08-18 | 株式会社エイティング | ネットワークゲーム方法、ネットワークゲーム端末機及びサーバー |
| WO2005081541A1 (ja) * | 2004-02-25 | 2005-09-01 | Sony Corporation | 画像情報符号化装置および画像情報符号化方法 |
| WO2006008961A1 (ja) * | 2004-07-16 | 2006-01-26 | Sony Corporation | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
| JP2007036489A (ja) * | 2005-07-25 | 2007-02-08 | Fuji Xerox Co Ltd | 画像データ処理装置、画像データ処理方法、及び画像データ処理プログラム |
| US7302516B2 (en) | 2001-12-04 | 2007-11-27 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of moving picture encoding employing a plurality of processors |
| JP2008124926A (ja) * | 2006-11-14 | 2008-05-29 | Renesas Technology Corp | 画像復号装置、画像符号化装置、およびシステムｌｓｉ |
| JP2008538457A (ja) | 2005-02-16 | 2008-10-23 | トムソン ライセンシング | アジャイル・デコーダ |
| JP2009048469A (ja) * | 2007-08-21 | 2009-03-05 | Fujitsu Ltd | 情報処理装置及び情報処理方法 |
| JP2016129361A (ja) * | 2009-09-10 | 2016-07-14 | アップル インコーポレイテッド | デジタルビデオレコーダのための動画像編集および再フォーマット |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088720B1 (en) * | 2000-08-07 | 2006-08-08 | Sbc Technology Resources, Inc. | Multiservice use of network connection capability under user-to-network interface signaling |
| US7073118B2 (en) * | 2001-09-17 | 2006-07-04 | Digeo, Inc. | Apparatus and method for saturating decoder values |
| US7440523B2 (en) * | 2001-10-04 | 2008-10-21 | Digeo, Inc. | Apparatus and method for decode arbitration in a multi-stream multimedia system |
| US7181070B2 (en) * | 2001-10-30 | 2007-02-20 | Altera Corporation | Methods and apparatus for multiple stage video decoding |
| JP2003150395A (ja) * | 2001-11-15 | 2003-05-23 | Nec Corp | プロセッサとそのプログラム転送方法 |
| US8401084B2 (en) * | 2002-04-01 | 2013-03-19 | Broadcom Corporation | System and method for multi-row decoding of video with dependent rows |
| JP2005005844A (ja) * | 2003-06-10 | 2005-01-06 | Hitachi Ltd | 計算装置及び符号化処理プログラム |
| US7782940B2 (en) * | 2003-08-01 | 2010-08-24 | Polycom, Inc. | Methods for encoding or decoding in a videoconference system to reduce problems associated with noisy image acquisition |
| EP1624704B1 (en) * | 2004-07-29 | 2010-03-31 | STMicroelectronics Pvt. Ltd | Video decoder with parallel processors for decoding macro-blocks |
| JP4374548B2 (ja) * | 2005-04-15 | 2009-12-02 | ソニー株式会社 | 復号装置および方法、記録媒体、並びに、プログラム |
| EP1917812B1 (en) * | 2005-08-17 | 2009-11-11 | Nxp B.V. | Video encoding and decoding preserving cache localities |
| JP4534910B2 (ja) * | 2005-08-26 | 2010-09-01 | ソニー株式会社 | 画像処理装置および画像処理方法、記録媒体、並びに、プログラム |
| JP5042568B2 (ja) * | 2006-09-07 | 2012-10-03 | 富士通株式会社 | Ｍｐｅｇデコーダ及びｍｐｅｇエンコーダ |
| US8250618B2 (en) * | 2006-09-18 | 2012-08-21 | Elemental Technologies, Inc. | Real-time network adaptive digital video encoding/decoding |
| KR100817022B1 (ko) * | 2006-11-15 | 2008-03-26 | 한국전자통신연구원 | 스타-메쉬 혼합형 구조를 갖는 온칩 네트워크 기반의동영상 디코더 |
| US20080152014A1 (en) * | 2006-12-21 | 2008-06-26 | On Demand Microelectronics | Method and apparatus for encoding and decoding of video streams |
| US20080162743A1 (en) * | 2006-12-28 | 2008-07-03 | On Demand Microelectronics | Method and apparatus to select and modify elements of vectors |
| KR101343407B1 (ko) * | 2007-02-26 | 2013-12-20 | 삼성전자주식회사 | 부가 데이터 전송이 가능한 디지털 송신 시스템 및 그 방법 |
| US8184715B1 (en) | 2007-08-09 | 2012-05-22 | Elemental Technologies, Inc. | Method for efficiently executing video encoding operations on stream processor architectures |
| US8121197B2 (en) * | 2007-11-13 | 2012-02-21 | Elemental Technologies, Inc. | Video encoding and decoding using parallel processors |
| KR100939917B1 (ko) | 2008-03-07 | 2010-02-03 | 에스케이 텔레콤주식회사 | 움직임 예측을 통한 부호화 시스템 및 움직임 예측을 통한부호화 방법 |
| US8559552B2 (en) * | 2008-04-18 | 2013-10-15 | Koninklijke Philips N.V. | Dual carrier modulation precoding |
| JP5309700B2 (ja) * | 2008-06-03 | 2013-10-09 | 富士通株式会社 | 動画像復号装置および符号化装置 |
| US8041132B2 (en) * | 2008-06-27 | 2011-10-18 | Freescale Semiconductor, Inc. | System and method for load balancing a video signal in a multi-core processor |
| US8311111B2 (en) | 2008-09-11 | 2012-11-13 | Google Inc. | System and method for decoding using parallel processing |
| KR101590633B1 (ko) | 2008-11-11 | 2016-02-02 | 삼성전자주식회사 | 슬라이스 단위로 분할된 동영상을 처리하는 동영상 부호화/복호화장치 및 동영상 부호화/복호화방법 |
| JP5067361B2 (ja) * | 2008-12-25 | 2012-11-07 | ソニー株式会社 | エンコーダ及びデコーダ、符号方法及び復号方法、並びに記録媒体 |
| US20100220215A1 (en) * | 2009-01-12 | 2010-09-02 | Jorge Rubinstein | Video acquisition and processing systems |
| JP5275454B2 (ja) * | 2009-03-31 | 2013-08-28 | パナソニック株式会社 | 画像復号装置 |
| US8379718B2 (en) * | 2009-09-02 | 2013-02-19 | Sony Computer Entertainment Inc. | Parallel digital picture encoding |
| JP2011066843A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 並列符号化装置及びプログラム並びに画像データの符号化方法 |
| JP2013526795A (ja) * | 2010-05-10 | 2013-06-24 | サムスン エレクトロニクス カンパニー リミテッド | レイヤーコーディングビデオを送受信する方法及び装置 |
| US8982964B2 (en) | 2010-09-16 | 2015-03-17 | Panasonic Intellectual Property Management Co., Ltd. | Image decoding device, image coding device, methods thereof, programs thereof, integrated circuits thereof, and transcoding device |
| US9712835B2 (en) | 2011-03-29 | 2017-07-18 | Lyrical Labs LLC | Video encoding system and method |
| US9100657B1 (en) | 2011-12-07 | 2015-08-04 | Google Inc. | Encoding time management in parallel real-time video encoding |
| JP5979406B2 (ja) * | 2012-02-22 | 2016-08-24 | ソニー株式会社 | 画像処理装置、画像処理方法、および画像処理システム |
| US9195684B2 (en) | 2012-03-02 | 2015-11-24 | Cleversafe, Inc. | Redundant task execution in a distributed storage and task network |
| WO2013140485A1 (ja) | 2012-03-17 | 2013-09-26 | 富士通株式会社 | 符号化装置、復号化装置、符号化方法および復号化方法 |
| US10255944B2 (en) * | 2012-06-27 | 2019-04-09 | Marvell World Trade Ltd. | Systems and methods for reading and decoding encoded data from a storage device |
| US20140072027A1 (en) * | 2012-09-12 | 2014-03-13 | Ati Technologies Ulc | System for video compression |
| US9319702B2 (en) | 2012-12-03 | 2016-04-19 | Intel Corporation | Dynamic slice resizing while encoding video |
| US9299166B2 (en) * | 2012-12-13 | 2016-03-29 | Qualcomm Incorporated | Image compression method and apparatus for bandwidth saving |
| US10045032B2 (en) | 2013-01-24 | 2018-08-07 | Intel Corporation | Efficient region of interest detection |
| JP6244642B2 (ja) * | 2013-04-10 | 2017-12-13 | 富士通株式会社 | 符号化装置、復号化装置、符号化方法、復号化方法およびプログラム |
| US11425395B2 (en) | 2013-08-20 | 2022-08-23 | Google Llc | Encoding and decoding using tiling |
| US9794574B2 (en) | 2016-01-11 | 2017-10-17 | Google Inc. | Adaptive tile data size coding for video and image compression |
| US10542258B2 (en) | 2016-01-25 | 2020-01-21 | Google Llc | Tile copying for video compression |
| US10531134B2 (en) | 2017-11-10 | 2020-01-07 | Akamai Technologies, Inc. | Determining a time budget for transcoding of video |
| CN109819178B (zh) * | 2017-11-21 | 2022-07-08 | 虹软科技股份有限公司 | 一种用于帧处理的方法和装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115309A (en) * | 1990-09-10 | 1992-05-19 | At&T Bell Laboratories | Method and apparatus for dynamic channel bandwidth allocation among multiple parallel video coders |
| JP3093499B2 (ja) * | 1992-03-06 | 2000-10-03 | 三菱電機株式会社 | シーンチェンジ検出装置 |
| JPH05324583A (ja) * | 1992-05-26 | 1993-12-07 | Dainippon Screen Mfg Co Ltd | 画像データ処理装置 |
| KR0128244B1 (ko) * | 1992-09-23 | 1998-04-02 | 배순훈 | 병렬 구조를 갖는 부호 화상 데이타의 복호 장치 |
| JP3190755B2 (ja) * | 1993-01-22 | 2001-07-23 | 株式会社東芝 | 復号装置 |
| US5583500A (en) * | 1993-02-10 | 1996-12-10 | Ricoh Corporation | Method and apparatus for parallel encoding and decoding of data |
| US5376968A (en) * | 1993-03-11 | 1994-12-27 | General Instrument Corporation | Adaptive compression of digital video data using different modes such as PCM and DPCM |
| KR100213015B1 (ko) * | 1994-03-31 | 1999-08-02 | 윤종용 | 양자화 방법 및 회로 |
| DE69535228T2 (de) * | 1994-06-08 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd., Kadoma | Bildumsetzungsvorrichtung |
| JPH0837662A (ja) * | 1994-07-22 | 1996-02-06 | Hitachi Ltd | 画像符号化復号化装置 |
| US5532744A (en) * | 1994-08-22 | 1996-07-02 | Philips Electronics North America Corporation | Method and apparatus for decoding digital video using parallel processing |
| IT1266945B1 (it) * | 1994-09-29 | 1997-01-21 | Cselt Centro Studi Lab Telecom | Procedimento di multiplazione per flussi di segnali audiovisivi codificati secondo lo standard mpeg1. |
| KR100197190B1 (ko) * | 1994-10-12 | 1999-06-15 | 모리시다 요이치 | 런렝스 부호의 복호회로 |
| JP3279852B2 (ja) * | 1994-12-14 | 2002-04-30 | 株式会社日立製作所 | 信号復号装置 |
| US5757668A (en) * | 1995-05-24 | 1998-05-26 | Motorola Inc. | Device, method and digital video encoder of complexity scalable block-matching motion estimation utilizing adaptive threshold termination |
| US5650860A (en) * | 1995-12-26 | 1997-07-22 | C-Cube Microsystems, Inc. | Adaptive quantization |
| JPH10164581A (ja) * | 1996-12-03 | 1998-06-19 | Sony Corp | 画像信号符号化方法及び装置、信号記録媒体 |
| JPH11215009A (ja) * | 1998-01-22 | 1999-08-06 | Sony Corp | 符号復号装置 |
-
1998
- 1998-07-15 JP JP20035398A patent/JP4427827B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-12 US US09/352,422 patent/US6870883B2/en not_active Expired - Fee Related
-
2005
- 2005-02-07 US US11/052,190 patent/US20050147174A1/en not_active Abandoned
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001080567A1 (en) * | 2000-04-14 | 2001-10-25 | Sony Corporation | Decoder and decoding method, recorded medium, and program |
| US7302516B2 (en) | 2001-12-04 | 2007-11-27 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of moving picture encoding employing a plurality of processors |
| JPWO2003085942A1 (ja) * | 2002-04-08 | 2005-08-18 | 株式会社エイティング | ネットワークゲーム方法、ネットワークゲーム端末機及びサーバー |
| JP4484526B2 (ja) * | 2002-04-08 | 2010-06-16 | 株式会社エイティング | ネットワークゲーム方法、ネットワークゲーム端末機及びサーバー |
| WO2005081541A1 (ja) * | 2004-02-25 | 2005-09-01 | Sony Corporation | 画像情報符号化装置および画像情報符号化方法 |
| WO2006008961A1 (ja) * | 2004-07-16 | 2006-01-26 | Sony Corporation | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
| JP2008538457A (ja) | 2005-02-16 | 2008-10-23 | トムソン ライセンシング | アジャイル・デコーダ |
| JP2007036489A (ja) * | 2005-07-25 | 2007-02-08 | Fuji Xerox Co Ltd | 画像データ処理装置、画像データ処理方法、及び画像データ処理プログラム |
| JP4609223B2 (ja) * | 2005-07-25 | 2011-01-12 | 富士ゼロックス株式会社 | 画像データ処理装置、画像データ処理方法、及び画像データ処理プログラム |
| JP2008124926A (ja) * | 2006-11-14 | 2008-05-29 | Renesas Technology Corp | 画像復号装置、画像符号化装置、およびシステムｌｓｉ |
| JP2009048469A (ja) * | 2007-08-21 | 2009-03-05 | Fujitsu Ltd | 情報処理装置及び情報処理方法 |
| JP2016129361A (ja) * | 2009-09-10 | 2016-07-14 | アップル インコーポレイテッド | デジタルビデオレコーダのための動画像編集および再フォーマット |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4427827B2 (ja) | 2010-03-10 |
| US6870883B2 (en) | 2005-03-22 |
| US20020031184A1 (en) | 2002-03-14 |
| US20050147174A1 (en) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000030047A (ja) | 符号化装置とその方法および復号化装置とその方法 | |
| TWI415446B (zh) | 用於視頻壓縮的並行處理裝置 | |
| US5945930A (en) | Data processing apparatus | |
| JP3856262B2 (ja) | 動き補償符号化装置、動き補償符号化方法、及び動き補償符号記録媒体 | |
| JPH08280007A (ja) | プロセッサ及び転送方法 | |
| JP2010063191A (ja) | ビデオテクスチャ情報復号装置及び方法 | |
| JP3615241B2 (ja) | ビデオデータデコーダのアーキテクチャ | |
| JPH11346366A (ja) | 符号化装置とその方法および復号化装置とその方法 | |
| JPH08275149A (ja) | データ符号化方法 | |
| KR100683380B1 (ko) | 영상 압축 부호화를 위한 변환 및 역변환 방법 및 장치 | |
| KR100266338B1 (ko) | 동화상 압축 유니트 및 방법 | |
| JP3871348B2 (ja) | 画像信号復号化装置及び画像信号復号化方法 | |
| JP2000175201A (ja) | 画像処理装置及び方法、並びに提供媒体 | |
| JPH10111792A (ja) | 画像処理装置 | |
| KR100349058B1 (ko) | 영상압축복원장치 | |
| JPH08275159A (ja) | デジタル・ビデオ符号器プロセッサ | |
| JP3401761B2 (ja) | 動画像圧縮符号化・復号化方法、動画像圧縮符号化・復号化装置、動画像符号化伝送方法、動画像符号化伝送システムおよび動画像圧縮符号化・復号化プログラムを記録した記録媒体 | |
| JP3861317B2 (ja) | 可変長復号装置 | |
| JP3141149B2 (ja) | 画像符号化装置 | |
| JP2003169348A (ja) | カラー動画像符号化装置、復号化装置、符号化方法、復号化方法及びカラー動画像符号列伝送方法 | |
| JP4888224B2 (ja) | 画像処理装置およびその方法、並びにプログラム | |
| JPH0556415A (ja) | 動画像符号化装置 | |
| JPH11155147A (ja) | 画像再生方法、画像符号化装置及び画像符号化方法 | |
| JPH09261641A (ja) | 圧縮画像データ処理方法及び装置 | |
| JPH1084287A (ja) | モジュール切り替え型画像圧縮・再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
| LAPS | Cancellation because of no payment of annual fees |