JPH08275159A - デジタル・ビデオ符号器プロセッサ - Google Patents

デジタル・ビデオ符号器プロセッサ

Info

Publication number
JPH08275159A
JPH08275159A JP8036239A JP3623996A JPH08275159A JP H08275159 A JPH08275159 A JP H08275159A JP 8036239 A JP8036239 A JP 8036239A JP 3623996 A JP3623996 A JP 3623996A JP H08275159 A JPH08275159 A JP H08275159A
Authority
JP
Japan
Prior art keywords
processor
data paths
byte
individual
subtraction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8036239A
Other languages
English (en)
Inventor
Charles Edward Boice
チャールズ・エドワード・ボイス
John Mark Kaczmarczyk
ジョン・マーク・カツマーツク
Agnes Yee Ngai
アグネス・イー・ガイ
Robert Leslie Woodard
ロバート・レスリー・ウッダード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08275159A publication Critical patent/JPH08275159A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/112—Selection of coding mode or of prediction mode according to a given display mode, e.g. for interlaced or progressive display mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H04N19/122—Selection of transform size, e.g. 8x8 or 2x4x8 DCT; Selection of sub-band transforms of varying structure or type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/14—Coding unit complexity, e.g. amount of activity or edge presence estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】 【課題】 離散余弦変換符号化プロセスの速度を向上す
るシステムを提供する。 【解決手段】 離散余弦変換符号化は、（１）離散余弦
変換フィールドのタイプを決定し、（２）個々の画素を
アドレス指定するステップであって、連続する奇数及び
偶数フィールド・ライン上の垂直方向に隣接する画素を
指定し、最初に連続奇数フィールド・ライン上の垂直方
向に隣接する画素を指定し、次に連続偶数フィールド・
ライン上の同様の画素を指定し、またはその逆順にして
画素を指定するステップを含む。これらの減算は、連続
ライン間、奇数ライン間、または偶数ライン間で実行さ
れうる。減算は、複数のデータ・パスを有するプロセッ
サにおいて実行される。データ・パスが実行オペコード
の活動により、単一幅データ・パス、及び複数の狭いデ
ータ・パスに区分化されて、２画素間の差の絶対値を計
算し、減算結果を累算する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はビデオ符号器に関
し、特に、例えば離散余弦変換符号化ビデオ信号などの
ビデオ信号を符号化し、更に圧縮することを目的とする
ビデオ符号器に関する。本発明は特に、デジタル・ビデ
オ信号の符号化のための動的に区分化可能なデジタル・
ビデオ・プロセッサに関する。ここで使用される動的に
区分化可能なデジタル・ビデオ・プロセッサは、ｎ単位
プロセッサ（例えば４バイト幅プロセッサ）として、ま
たｎ個の１単位プロセッサ（例えば４個の１バイト幅プ
ロセッサ）として機能することを意味する。本発明の方
法、装置及びシステムは、同報信号、有線テレビ信号、
及びデジタル・ネットワーク信号を符号化する際に、ま
た高品位テレビ、対話式テレビ、マルチメディア、ビデ
オ・オン・デマンド、ビデオ会議、及びデジタル・ビデ
オ記録において、ビデオ信号を圧縮するために有用であ
る。
【０００２】
【従来の技術】ＭＰＥＧ−２草案規格（ＭＰＥＧはMovi
ng Picture Experts' Groupの略称）は、デジタル・ビ
デオ・アプリケーションにおける圧縮／伸長規格であ
る。この規格は、無損失圧縮によりフォローされる本来
的な有損失圧縮による実質的な帯域幅の低減に帰する符
号化方法を記述する。符号化され、圧縮されるデジタル
・ビデオ・データは、実質的にＭＰＥＧ−２草案規格準
拠の復号器により伸長され、復号化される。
【０００３】ＭＰＥＧ−２草案規格については、例えば
C．A．Gonzales及びE．Viscitoによる"Motion Video Ad
aptive Quantization In The Transform Domain"、IEEE
Trans Circuits Syst Video Technol、Volume 1、No．
4、Dec．1991、pp．374-378、E．Viscito及びC．A．Gon
zalesによる"Encoding of Motion Video Sequencesfor
the MPEG Environment Using Arithmetic Coding"、SPI
E、Vol．1360、pp．1572-1576、（1990）、D．LeGallに
よる"MPEG：A Video Compression Standardfor Multime
dia Applications"、Communications of the ACM、Vo
l．34、No．4、（April 1991）、pp．46-58、S．Purcel
l及びD．Galbiによる"C Cube MPEG Video Processor"、
SPIE、v．1659、（1992）、pp．24-29、及びD．J．LeGa
llによる"MPEG Video Compression Algorithm"、Signal
Process Image Commun、v．4、n．2、（1992）、pp．1
29-140などで述べられている。
【０００４】ＭＰＥＧ−２草案規格は、フレーム内符号
化だけでは達成不能な圧縮を達成する一方で、純粋なフ
レーム内符号化のランダム・アクセスの利点を保存する
超高圧縮技術を指定する。ＭＰＥＧ−２草案規格におけ
る周波数領域フレーム内符号化と補間的／予測的フレー
ム間符号化との組み合わせは、フレーム内符号化だけの
場合とフレーム間符号化だけの場合の間のバランスを保
つ結果となる。
【０００５】ＭＰＥＧ−２草案規格は、動き補正される
補間的かつ予測的符号化のために時間的冗長性を利用す
る。すなわち、局所的に現ピクチャが過去及び（また
は）将来におけるピクチャの変換としてモデル化されう
る。ここで"局所的"とは、変位の大きさ及び方向がピク
チャ内の至る所で同一でないことを意味する。
【０００６】ＭＰＥＧ−２草案規格は、予測的かつ補間
的フレーム間符号化及び周波数領域フレーム内符号化を
指定し、時間的冗長性の低減のためのブロック・ベース
の動き補正と、空間的冗長性の低減のための離散的余弦
変換ベースの圧縮とを有する。ＭＰＥＧ−２草案規格の
下では、動き補正は予測符号化、補間的符号化、及び可
変長符号化動きベクトルにより達成される。動きに関す
る情報は、１６×１６ブロックにもとづき空間情報と一
緒に伝送される。またこれはハフマン・コードなどの可
変長コードにより圧縮される。
【０００７】ＭＰＥＧ−２草案規格は、様々な予測的か
つ補間的ツールの使用を通じ、時間的冗長性の低減を提
供する。これが図１に示される。図１は３つのタイプの
フレームまたはピクチャを示し、それらは内部ピクチ
ャ"Ｉ"、予測ピクチャ"Ｐ"、及び双方向補間ピクチャ"
Ｂ"である。
【０００８】内部ピクチャ"Ｉ"は適度な圧縮を提供し、
ビデオ・テープまたはＣＤ−ＲＯＭの場合には、ランダ
ム・アクセスのためのアクセス・ポイントに相当する。
都合上、１つの内部ピクチャ"Ｉ"は約０．５秒毎に提供
される。内部ピクチャ"Ｉ"は自身からのみ情報を獲得
し、予測ピクチャ"Ｐ"または双方向補間ピクチャ"Ｂ"か
らは情報を受信しない。場面カット（scene cut）は、
好適には内部ピクチャ"Ｉ"において発生する。
【０００９】予測ピクチャ"Ｐ"は過去のピクチャに関し
て符号化される。予測ピクチャ"Ｐ"は将来のピクチ
ャ（"Ｐ"及び"Ｂ"の両ピクチャ）の基準として使用され
る。
【００１０】双方向符号化ピクチャ"Ｂ"は最も高い圧縮
率を有する。これらは復元のために過去のピクチャ及び
将来のピクチャの両方を要求する。双方向ピクチャ"Ｂ"
は基準としては決して使用されない。
【００１１】動き補正はピクチャ間の冗長性につなが
る。内部ピクチャ"Ｉ"からの予測ピクチャ"Ｐ"の形成、
及び１対の過去及び将来ピクチャからの双方向符号化ピ
クチャ"Ｂ"の形成は、ＭＰＥＧ−２草案規格技術の主要
な特長である。
【００１２】ＭＰＥＧ−２草案規格の下での動き補正単
位はマクロブロック単位である。ＭＰＥＧ−２草案規格
マクロブロックは１６×１６画素マクロブロックであ
る。動き情報は、前方予測マクロブロックに対する１ベ
クトル、後方予測マクロブロックに対する１ベクトル、
双方向予測マクロブロックに対する２ベクトルを含む。
各１６×１６マクロブロックに関連付けられる動き情報
は、基準マクロブロック内に存在する動き情報に関し差
別的に符号化される。このように、１６×１６マクロブ
ロックの画素が、過去または将来ピクチャからの１６×
１６マクロブロックの画素の変換により予測される。
【００１３】原始画素と予測画素との差が対応ビット・
ストリーム内に含まれる。復号器は、復元ブロックを生
成するために修正項を予測画素のブロックに追加する。
【００１４】上述のように、また図１に示されるよう
に、予測ピクチャ"Ｐ"の各１６×１６画素ブロックが、
最も近い過去の内部ピクチャ"Ｉ"、または最も近い過去
の予測ピクチャ"Ｐ"に関して符号化される。
【００１５】更に、上述され、図１に示されるように、
双方向ピクチャ"Ｂ"の各１６×１６画素ブロックは、最
も近い過去の"Ｉ"または"Ｐ"ピクチャからの前方予測に
より、または最も近い将来の"Ｉ"または"Ｐ"からの後方
予測により、或いはまた双方向的に、最も近い過去の"
Ｉ"または"Ｐ"ピクチャと最も近い将来の"Ｉ"または"
Ｐ"ピクチャの両方を用いて符号化される。双方向予測
は最小ノイズ予測である。
【００１６】動き情報は、予測子（predictor）として
使用される基準ピクチャの部分を示すために、各１６×
１６画素ブロックと共に送信される。
【００１７】上述のように、動きベクトルが過去の隣接
ブロックの動きベクトルに関し、差別的に符号化され
る。差別的動きベクトルを符号化するために可変長符号
化が使用され、あるブロックの動きベクトルが先行ブロ
ックの動きベクトルにほぼ等しい一般的な場合では、動
きベクトルを符号化するために少数のビットだけが必要
とされる。
【００１８】空間的冗長性はピクチャ内の冗長性であ
る。上述の動き補正プロセスのブロック・ベースの性質
により、ＭＰＥＧ−２草案規格では空間的冗長性を低減
するブロック・ベースの方法を使用することが望ましか
った。選択の方法は離散余弦変換、及びピクチャの離散
余弦変換符号化である。離散余弦変換符号化は、更に静
止レベルの圧縮を達成するために重み付けスカラ量子化
及びラン・レングス符号化と結合される。
【００１９】離散余弦変換は直交変換である。直交変換
は周波数領域解釈を有するので、フィルタ・バンク（fi
lter bank）指向である。離散余弦変換はまた局所化さ
れる。すなわち、符号化プロセスが、６４個の変換係数
またはサブバンドを計算するために十分な８×８空間ウ
ィンドウ上でサンプリングする。
【００２０】離散余弦変換の別の利点は、高速符号化及
び復号化アルゴリズムが使用可能なことである。更に、
離散余弦変換のサブバンド分解は、精神的視覚的基準
（psychovisual criteria）の効果的な使用を可能にす
るように振る舞う。
【００２１】変換後、多くの周波数係数、特に高い空間
周波数の係数は０である。これらの係数は図２に示され
るようにジグザグに編成され、走行振幅（run-amplitud
e）（ランレベル）対に変換される。各対はゼロ係数の
数及び非ゼロ係数の振幅を示す。これは可変長コードに
より符号化される。
【００２２】離散余弦変換符号化は、図２に示されるよ
うに３つのステージにおいて実行される。第１のステー
ジは離散余弦変換係数の計算である。第２のステージは
係数の量子化である。第３のステージは、データをジグ
ザグ走査順序に再編成した後の量子化変換係数の（走行
振幅）対への変換である。
【００２３】量子化は非常に高度な圧縮及び高出力ビッ
ト・レートを可能にし、高いピクチャ品質を保持する。
【００２４】量子化は適応的であり、内部ピクチャ"Ｉ"
は"ブロッキング"を回避するように、密な量子化を有す
る。このことは、内部ピクチャ"Ｉ"が全ての周波数にお
いてエネルギーを含むために重要である。それに対し
て、"Ｐ"及び"Ｂ"ピクチャはもっぱら高い周波数エネル
ギーを含み、粗な量子化により符号化される。
【００２５】ＭＰＥＧ−２草案規格は、構文及びビット
・ストリームの層化構造を指定する。ビット・ストリー
ムは論理的に別個のエンティティに分離されて、曖昧性
を阻止し、復号化を容易にする。６つの層が下記の表１
に示される。
【表１】 ＭＰＥＧ−２草案規格層 "層" "目的" シーケンス層 ランダム・アクセス単位及びコンテキスト ピクチャ・グループ層 ランダム・アクセス単位及びビデオ符号化 ピクチャ層 １次符号化単位 スライス層 再同期単位 マクロブロック層 動き補正単位 ブロック層 ＤＣＴ単位
【００２６】符号化はハードウェアまたはソフトウェア
により達成されうる。ハードウェア符号化は、一般にソ
フトウェア符号化よりも高速である。しかしながら、ビ
デオ・イメージのビット・レート及び伝送媒体の狭い帯
域幅を考慮すると、ハードウェア符号化であっても遅
い。この理由の１つは、離散余弦変換の形成及びその全
ての係数の計算において多くのステップが要求されるか
らである。
【００２７】
【発明が解決しようとする課題】本発明の目的は、符号
化プロセス、特に離散余弦変換符号化プロセスの速度を
向上するシステムを提供することである。
【００２８】本発明の別の目的は、ピクチャの符号化に
要求されるクロック・サイクル数を低減することであ
る。
【００２９】
【課題を解決するための手段】本発明のこれらの及びそ
の他の目的が、本発明のデジタル信号符号器システムに
より獲得される。本システムは、事前処理され部分的に
符号化された非圧縮マクロブロックを受信し、それらの
離散余弦変換を形成するために有用である。本発明のプ
ロセッサは、量子化器、可変長コード符号器、及びＦＩ
ＦＯデータ出力バッファなどの符号器システムの他の要
素と協動して、統合システムを提供する。
【００３０】本発明のプロセッサは、デジタル・ビデオ
符号器プロセッサ内で離散余弦変換符号化のために使用
される。離散余弦変換符号化は、次の符号化ステップ、
すなわち（１）離散余弦変換フィールドまたはフレーム
のタイプを決定するステップ、及び（２）個々の画素を
アドレス指定するステップであって、（ｉ）連続する奇
数及び偶数フィールド・ライン上の垂直方向に隣接する
画素を指定するステップ、（ｉｉ）最初に連続奇数フィ
ールド・ライン上の垂直方向に隣接する画素を指定し、
次に連続偶数フィールド・ライン上の同様の画素を指定
するステップ、または（ｉｉｉ）最初に連続偶数フィー
ルド・ライン上の垂直方向に隣接する画素を指定し、次
に連続奇数フィールド・ライン上の同様の画素を指定す
るステップを含む。これらの減算は、（ｉ）連続ライン
間、（ｉｉ）奇数ライン間、または（ｉｉｉ）偶数ライ
ン間で実行されうる。次のステップでは上記減算の最小
の分散（variance）を見い出し、離散余弦変換符号化タ
イプを決定する。減算は、複数のデータパスを有する動
的に区分化可能なプロセッサにおいて実行される。デー
タパスが実行オペコードの活動により、（ｉ）単一幅デ
ータパス、及び（ｉｉ）複数の狭いデータパスに区分化
されて２画素間の差の絶対値を計算し、減算結果を累算
する。
【００３１】
【発明の実施の形態】デジタル・ビデオ・ピクチャ内の
あらゆる画素は、１バイトのルミナンス及び１バイトの
クロミナンス情報により表現される。これは４：２：２
ＭＰＥＧ規格において指定される。７２０×４８０画素
の最大ピクチャ・サイズ及び３０ピクチャ／秒の伝送レ
ートでは、ビデオ・イメージの記憶は大量のメモリを必
要とする。更に、ビデオ・イメージを伝送媒体を介して
伝送するために、高い帯域幅が要求される。デジタル・
ビデオ圧縮は、メモリ要求及び伝送媒体帯域幅要求を低
減するために導入される。圧縮の最終結果によれば、デ
ジタル・ビデオ・イメージのデータ・バイトは、オリジ
ナル・ピクチャよりも少ないものの、可能な限りの多く
の情報を有する。
【００３２】ビデオ圧縮の１ステップは、ピクチャの１
セグメント当たりの量子化値を決定することである。量
子化の概念は、セグメント内の各画素の値をステップサ
イズにより低減し、できるだけ多くの０が生成されるよ
うにすることである。一般に、続く圧縮及び符号化技術
の結果、０はその表現のために少ないデータ・ビットを
要求する。量子化ファクタまたは定数の値が人間の視覚
モデルにもとづき選択される。量子化値の選択は、セグ
メント内のあらゆる画素を巻き込む計算を要求する。
４：２：２ＭＰＥＧ規格では、１マクロブロック当たり
２５６バイトのルミナンス・データが存在する。あらゆ
る画素を巻き込むためには２５６回の演算が要求され
る。計算を高速化するために演算が並列に実行される。
【００３３】本発明のプロセッサ１１はマイクロコード
を記憶する命令記憶２１を有する。プロセッサ１１は４
バイト幅算術論理演算ユニット（ＡＬＵ）３１を有し、
これは４個の１バイトＡＬＵ３３、３５、３７及び３９
から構成される。プロセッサ１１は、２レベル・セット
の汎用ワーキング・レジスタ４１、特殊目的レジスタ４
３のグループ、命令アドレス・スタック、及び条件レジ
スタ４５を有する。
【００３４】プロセッサ１１は、パイプラインＡＬＵ３
１内で４バイト幅の算術論理演算を実行することができ
る。パイプラインＡＬＵ３１は、４個の個々の１バイト
ＡＬＵ３３、３５、３７及び３９から構成される。これ
らの４個の特殊算術論理演算ユニット（ＡＬＵ）３３、
３５、３７及び３９は算術論理演算のコアである。プロ
セッサ・オペレーションは次の４パイプライン・サイク
ル内で発生する。 １．フェッチ ２．解読 ３．実行 ４．書戻し
【００３５】マイクロコード命令が最初に命令記憶２１
からフェッチされ、次に解読される。ＡＬＵ制御装置３
０は、解読された命令、及びデータ・パイプライン化に
おける以前の命令の結果にもとづき、レジスタ／メモリ
・インタフェース・ユニット４７及び命令フェッチ／解
読ユニット２３のそれぞれから、ＡＬＵ制御ユニット３
０を介してＡＬＵ３３、３５、３７及び３９にデータ／
制御信号を提供する。
【００３６】プロセッサ１１は、レジスタ／メモリ・イ
ンタフェース・ユニット４７からのレジスタ／メモリ・
データ、または専用画素バス４９を介してプロセッサに
送信される画素データのいずれかに対して作用すること
ができる。分岐／ループ命令は、別の分岐／ループ・プ
ロセッサ・ユニット２５により実行される。
【００３７】データはＡＬＵ３３、３５、３７及び３９
により実行サイクルにおいて処理され、書戻しサイクル
の間に、レジスタ／メモリ・インタフェース・ユニット
４７を介してレジスタ／メモリ４１、４３及び４５に記
憶される。プロセッサ１１は、プロセッサ１１の内部に
ある２レベル・セットの汎用ワーキング・レジスタ４
１、及び特殊目的レジスタ４３のグループをアクセスで
きる。外部ソースからレジスタ／メモリをアクセスする
ために、インタフェース・バス４９も提供される。プロ
セッサ１１のブロック図が、図３に示される。
【００３８】各命令は２７ビット幅である。このプロセ
ッサ１１では、複数の命令形式が定義される。典型的な
命令は、オペコード、モード・ビット、宛先フィール
ド、及び２つのソース・フィールドを有する。オペコー
ドは、プロセッサにより実行される機能を示すために使
用される。
【００３９】モード・ビットはプロセッサに、命令に対
して如何に作用すべきかを伝える。"ＵＮＩ"と"ＬＰ"の
２つのモードが存在する。"ＵＮＩ"モードは１つの４バ
イト・オペレーションとして作用し、"ＬＰ（論理区
分）"モードは、互いに独立な４個の１バイト・オペレ
ーションとして作用する。ソース・フィールドは、オペ
レーションへの入力のロケーションを指定する。宛先フ
ィールドは、オペレーション結果を記憶するロケーショ
ンを指定する。
【００４０】算術論理演算ユニット３１は、４個の１バ
イト独立型算術論理演算ユニット（ＡＬＵ）３３、３
５、３７及び３９から成る。命令が４バイト・オペレー
ションを指定する場合、各ユニットの最上位ビットから
のキャリーが、次により高位のユニットに伝播される。
【００４１】各算術論理演算ユニット内には累算機能が
存在する。１ＡＬＵ当たりの累算器は１６ビット幅であ
る。加算累算命令は、加算結果と前回データとの累算を
累算器内で可能にするように体系化される。加算回路
は、２つの８ビット入力を１６ビット累算器に加算す
る。この機能は最大２５６ビットの入力データの累算を
可能にする。
【００４２】８個の８×８乗算器がプロセッサに導入さ
れ、１ＡＬＵ当たり２個が割当てられる。３２×３２乗
算演算もプロセッサ内において体系化される。
【００４３】３２×３２乗算のサブセットは３２×１６
乗算である。各ユニット内の２個の８×８乗算器が結合
され、８×１６乗算器を形成する。更に隣接ユニットの
２個の８×１６乗算器が結合され、単一の１６×１６乗
算器を形成する。入力オペランドが解析され、Ｈ×Ｌ及
びＬ×Ｌ乗算を可能にする。２つの１６×１６乗算の結
果が結合され、３２×１６乗算を形成する。この設計は
回路の最大再利用性を可能にする。
【００４４】ＭＰＥＧ−２で採用される圧縮技術の１つ
は、離散余弦変換（ＤＣＴ）符号化である。このプロセ
スは、空間領域イメージ・データを周波数領域イメージ
・データに変換するために使用される。ピクチャ・イメ
ージが、８×８画素の小サブセットとして、ＤＣＴプロ
セスに供給される。８×８画素ブロックはマクロブロッ
クとして定義される。
【００４５】ＤＣＴプロセスに画素の連続ラインが供給
される場合、この技術はフレームＤＣＴタイプとして定
義される。代わりに、１つ置きのラインの画素イメージ
・データが連結され、８×８ＤＣＴ入力を形成する場
合、この技術はフィールドＤＣＴタイプとして定義され
る。一般に、しばしばインタレース式ピクチャにおいて
発生するように、ピクチャの２つのフィールド間で動き
が存在する場合、画素データは連続ライン間で大きな差
を有する。フィールド間で動きが存在しない場合には、
画素データの連続ライン間にはほとんど分散が存在しな
い。通常、画素分散が小さいほど達成されうる圧縮効率
は高くなる。
【００４６】符号器は、入力画素イメージの分散を計算
することによりＤＣＴタイプ（例えばフィールドまたは
フレーム）を決定する。入力はアドレス指定モード設定
命令により指定されるアドレス・モードに従い、フェッ
チされる。この命令は６つの固有のアドレス・モードの
１つを設定する。'モード１'は、マクロブロック内の連
続する奇数及び偶数フィールド・ライン上の垂直方向に
隣接する画素をアドレス指定する。'モード２'は、最初
に連続奇数フィールド・ライン上の２つの垂直方向に隣
接する画素をアドレス指定し、次に連続偶数フィールド
・ラインに切り替える。'モード３'は、最初に連続偶数
フィールド・ライン上の２つの垂直方向に隣接する画素
をアドレス指定し、次に連続奇数フィールド・ラインに
切り替える。モード４、５及び６は、マクロブロックの
各奇数または偶数ライン内の１画素が、２画素の代わり
にアドレス指定される以外は、モード１、２及び３とそ
れぞれ同じである。１画素アドレス指定モードは、ＤＣ
Ｔタイプの計算では使用されない。
【００４７】ＤＣＴタイプの計算は、図４に示されるよ
うに３つの異なる減算を含む。これらは連続ライン間の
減算、奇数ライン間の減算、及び偶数ライン間の減算で
ある。
【００４８】上記減算の最小の分散が、ＤＣＴ符号化タ
イプを決定するために使用される。この画素分散の計算
はあらゆる画素を巻き込み、計算集中的である。各マク
ロブロック当たり２５６画素が存在し、フレームＤＣＴ
計算につき１２８回の減算及び１２８回の加算が要求さ
れ、フィールドＤＣＴ計算につき別の１２８回の減算及
び１２８回の加算が要求される。最終ステップでは、４
つの累算値の合計が累算器加算命令ＡＣＣＳＵＭにより
加算される。より小さなフレームＤＣＴまたはフィール
ドＤＣＴの分散を決定するために、比較命令が必要とな
る。従来、使用されたプロセッサでは、この決定は５１
２回の計算を要求する。本発明のプロセッサでは、１サ
イクル内で４回の計算の実行を指定するためにモード・
ビットが使用される。この計算を実行するために要求さ
れるサイクル数は４分の１に改良され、１２８サイクル
が計算の実行に要求されることになる。
【００４９】分散の計算には、ＳＵＢＡＢＳとＡＤＤＡ
ＣＣの２つの命令が要求されるだけである。これら２つ
の命令はサブルーチンを形成し、マクロブロック内の全
ての画素が使用されるまでループされる。ループはフレ
ームＤＣＴ計算において１度使用され、フィールドＤＣ
Ｔ計算において再度使用される。ＳＵＢＡＢＳ命令は２
画素間の差の絶対値を計算するために使用される。ＡＤ
ＤＡＣＣ命令はＳＵＢＡＢＳ命令の結果を累算するため
に使用される。
【００５０】ＳＵＢＡＢＳの結果をＡＤＤＡＣＣの入力
にパイプライン化することにより、中間メモリ読出しま
たは書込み命令が必要とされない。このオペレーション
・モードでは、上記命令が１計算当たりに要求されるサ
イクル数を低減することにより性能を改良する。
【００５１】本発明のプロセッサ１１は、デジタル・ビ
デオ符号器プロセッサ内で離散余弦変換符号化のために
使用される。離散余弦変換符号化は、次の符号化ステッ
プ、すなわち（１）離散余弦変換フィールドまたはフレ
ームのタイプを決定するステップ、及び（２）個々の画
素をアドレス指定するステップであって、（ｉ）連続す
る奇数及び偶数フィールド・ライン上の垂直方向に隣接
する画素を指定するステップ、（ｉｉ）最初に連続奇数
フィールド・ライン上の垂直方向に隣接する画素を指定
し、次に連続偶数フィールド・ライン上の同様の画素を
指定するステップ、または（ｉｉｉ）最初に連続偶数フ
ィールド・ライン上の垂直方向に隣接する画素を指定
し、次に連続奇数フィールド・ライン上の同様の画素を
指定するステップを含む。これらの減算は、（ｉ）連続
ライン間、（ｉｉ）奇数ライン間、または（ｉｉｉ）偶
数ライン間で実行されうる。次のステップでは、上記減
算の最小の分散を見い出し、離散余弦変換符号化タイプ
を決定する。減算は、複数のデータパス３３、３５、３
７、３９を有する動的に区分化可能なプロセッサにおい
て実行される。データパス３３、３５、３７、３９が、
実行オペコードの活動により、（ｉ）単一幅データパス
３１、及び（ｉｉ）複数の狭いデータパスに区分化され
て、２画素間の差の絶対値を計算し、減算結果を累算す
る。
【００５２】ＤＣＴ係数の計算に続く別の圧縮技術は量
子化である。量子化は１マクロブロック当たりのステッ
プサイズを決定するプロセスである。ステップサイズは
マクロブロックの光強度分散にもとづく。マクロブロッ
クの光強度の平均が最初に計算される。各ブロックの分
散が次に計算される。マクロブロックのステップサイズ
を選択するために最小の分散が使用される。ここで述べ
られるプロセッサでは、平均強度がＡＤＤＡＣＣ及びシ
フト命令により計算されうる。ＡＤＤＡＣＣ命令は１命
令のサブルーチンを形成し、８×８ブロック内の全ての
画素が使用されるまでループされる。累算結果が右シフ
ト命令により６４で除算される。
【００５３】ＬＰモード・オプションは、性能改良のた
めに使用される。全てのルミナンス画素の加算は、４個
のＡＬＵ３３、３５、３７、３９により並列に実行され
る。次に各グループの平均が、結果に対して右シフトを
実行することにより計算される。
【００５４】分散強度がＳＵＢＡＢＳ及びＡＤＤＡＣＣ
命令により計算される。ＳＵＢＡＢＳ命令はブロックの
平均からの各画素データの差を決定するために使用され
る。ＡＤＤＡＣＣ命令は各ブロック内の差を累算するた
めに使用される。４ブロック間の最小の累算が、マクロ
ブロックのステップサイズを決定するために使用され
る。ＬＰモードを選択することにより４ブロックの計算
が同時に実行される。
【００５５】プロセッサ１１内の命令及び実行ユニット
設計のアーキテクチャが、単一の４バイト・データフロ
ーの動的な区分化を可能にし、単一の４バイト・データ
フロー・ユニットとして、または４個の１バイト実行ユ
ニットとして動作させる。動的な区分化能力はプロセッ
サ出力を向上させ、それにより符号化プロセス、特に離
散余弦変換符号化プロセスの速度を向上させ、ピクチャ
を符号化するために要するクロック・サイクル数を低減
するシステムを提供する。
【００５６】本発明は特定の実施例について述べてきた
が、当業者にはこれらが本発明の範囲を制限するもので
はないことが理解されよう。
【００５７】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５８】（１）離散余弦変換符号化のためのデジタ
ル・ビデオ符号器プロセッサであって、次の符号化ステ
ップ、すなわち、 １）離散余弦変換フィールドまたはフレームのタイプを
決定するステップと、 ２）個々の画素をアドレス指定するステップであって、 ｉ）連続する奇数及び偶数フィールド・ライン上の垂直
方向に隣接する画素を指定するステップと、 ｉｉ）最初に連続奇数フィールド・ライン上の垂直方向
に隣接する画素を、次に連続偶数フィールド・ライン上
の垂直方向に隣接する画素を指定するステップと、 ｉｉｉ）最初に連続偶数フィールド・ライン上の垂直方
向に隣接する画素を、次に連続奇数フィールド・ライン
上の垂直方向に隣接する画素を指定するステップと、を
含む、アドレス指定ステップと、 ３）減算を、 ｉ）連続ライン間と、 ｉｉ）奇数ライン間と、 ｉｉｉ）偶数ライン間と、で実行するステップと、 ４）上記ステップ３）の減算の最小の分散を見い出し、
上記離散余弦変換符号化タイプを決定するステップとを
含み、 ５）上記ステップ３）の上記減算を複数のデータパスを
有する動的に区分化可能なプロセッサにより実行し、上
記データパスが上記プロセッサ上で実行されるオペコー
ドの活動により、ｉ）単一幅データパス、及びｉｉ）複
数の狭いデータパスに区分化され、２画素間の差の絶対
値を計算し、上記減算結果を累算する、デジタル・ビデ
オ符号器プロセッサ。 （２）ｎ個の個々のデータパスを有し、上記データパス
が上記プロセッサ上で実行されるオペコードの活動によ
り、１）単一のｎバイト幅データパス、及び２）ｎ個の
個々の１バイト・データパスに区分化される、上記
（１）記載のデジタル・ビデオ符号器プロセッサ。 （３）ｎ＝４であり、上記プロセッサが４つの個々のデ
ータパスを有し、上記データパスが上記プロセッサ上で
実行されるオペコードの活動により、１）単一の４バイ
ト幅データパス、及び２）４つの個々の１バイト・デー
タパスに区分化される、上記（２）記載のデジタル・ビ
デオ符号器プロセッサ。 （４）複数のデータパスを有する動的に区分化可能なプ
ロセッサであって、上記データパスが上記プロセッサ上
で実行されるオペコードの活動により、１）単一幅デー
タパス、及び２）複数の狭いデータパスに区分化され
る、プロセッサ。 （５）ｎ個の個々のデータパスを有し、上記データパス
が上記プロセッサ上で実行されるオペコードの活動によ
り、１）単一のｎバイト幅データパス、及び２）ｎ個の
個々の１バイト・データパスに区分化される、上記
（４）記載の動的に区分化可能なプロセッサ。 （６）ｎ＝４であり、上記プロセッサが４つの個々のデ
ータパスを有し、上記データパスが上記プロセッサ上で
実行されるオペコードの活動により、１）単一の４バイ
ト幅データパス、及び２）４つの個々の１バイト・デー
タパスに区分化される、上記（５）記載の動的に区分化
可能なプロセッサ。 （７）８×８ブロックの平均強度を、累算器内容を加算
し、右シフトすることにより計算する、上記（１）記載
のプロセッサ。
【図面の簡単な説明】
【図１】ピクチャ・グループを形成する内部フレーム、
予測フレーム、及び双方向フレームの関係を示す図であ
る。
【図２】離散余弦変換符号化の３つのステージのフロー
チャートを示す図である。
【図３】本発明の動的に区分化可能なデジタル・ビデオ
符号器プロセッサのブロック図である。
【図４】連続ライン間、奇数ライン間、及び偶数ライン
間での画素の減算を示す図である。
【符号の説明】 １１ プロセッサ ２１ 命令記憶 ２３ 命令フェッチ／解読ユニット ２５ 分岐／ループ・プロセッサ・ユニット ３１ 算術論理演算ユニット（ＡＬＵ） ３３、３５、３７、３９ １バイトＡＬＵ ４１ 汎用ワーキング・レジスタ ４３ 特殊目的レジスタ ４５ 条件レジスタ ４７ レジスタ／メモリ・インタフェース・ユニット ４９ インタフェース・バス
フロントページの続き (72)発明者 ジョン・マーク・カツマーツク アメリカ合衆国13760、ニューヨーク州エ ンディコット、サラ・レーン 908 (72)発明者 アグネス・イー・ガイ アメリカ合衆国13760、ニューヨーク州エ ンドウェル、パートリッジ・プレース 725 (72)発明者 ロバート・レスリー・ウッダード アメリカ合衆国13811、ニューヨーク州ニ ューアーク・バレイ、ジョン・ストリート 20

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】離散余弦変換符号化のためのデジタル・ビ
    デオ符号器プロセッサであって、次の符号化ステップ、
    すなわち、 １）離散余弦変換フィールドまたはフレームのタイプを
    決定するステップと、 ２）個々の画素をアドレス指定するステップであって、 ｉ）連続する奇数及び偶数フィールド・ライン上の垂直
    方向に隣接する画素を指定するステップと、 ｉｉ）最初に連続奇数フィールド・ライン上の垂直方向
    に隣接する画素を、次に連続偶数フィールド・ライン上
    の垂直方向に隣接する画素を指定するステップと、 ｉｉｉ）最初に連続偶数フィールド・ライン上の垂直方
    向に隣接する画素を、次に連続奇数フィールド・ライン
    上の垂直方向に隣接する画素を指定するステップと、 を含む、アドレス指定ステップと、 ３）減算を、 ｉ）連続ライン間と、 ｉｉ）奇数ライン間と、 ｉｉｉ）偶数ライン間と、で実行するステップと、 ４）上記ステップ３）の減算の最小の分散を見い出し、
    上記離散余弦変換符号化タイプを決定するステップとを
    含み、 ５）上記ステップ３）の上記減算を複数のデータパスを
    有する動的に区分化可能なプロセッサにより実行し、上
    記データパスが上記プロセッサ上で実行されるオペコー
    ドの活動により、ｉ）単一幅データパス、及びｉｉ）複
    数の狭いデータパスに区分化され、２画素間の差の絶対
    値を計算し、上記減算結果を累算する、 デジタル・ビデオ符号器プロセッサ。
  2. 【請求項２】ｎ個の個々のデータパスを有し、上記デー
    タパスが上記プロセッサ上で実行されるオペコードの活
    動により、１）単一のｎバイト幅データパス、及び２）
    ｎ個の個々の１バイト・データパスに区分化される、請
    求項１記載のデジタル・ビデオ符号器プロセッサ。
  3. 【請求項３】ｎ＝４であり、上記プロセッサが４つの個
    々のデータパスを有し、上記データパスが上記プロセッ
    サ上で実行されるオペコードの活動により、１）単一の
    ４バイト幅データパス、及び２）４つの個々の１バイト
    ・データパスに区分化される、請求項２記載のデジタル
    ・ビデオ符号器プロセッサ。
  4. 【請求項４】複数のデータパスを有する動的に区分化可
    能なプロセッサであって、上記データパスが上記プロセ
    ッサ上で実行されるオペコードの活動により、１）単一
    幅データパス、及び２）複数の狭いデータパスに区分化
    される、プロセッサ。
  5. 【請求項５】ｎ個の個々のデータパスを有し、上記デー
    タパスが上記プロセッサ上で実行されるオペコードの活
    動により、１）単一のｎバイト幅データパス、及び２）
    ｎ個の個々の１バイト・データパスに区分化される、請
    求項４記載の動的に区分化可能なプロセッサ。
  6. 【請求項６】ｎ＝４であり、上記プロセッサが４つの個
    々のデータパスを有し、上記データパスが上記プロセッ
    サ上で実行されるオペコードの活動により、１）単一の
    ４バイト幅データパス、及び２）４つの個々の１バイト
    ・データパスに区分化される、請求項５記載の動的に区
    分化可能なプロセッサ。
  7. 【請求項７】８×８ブロックの平均強度を、累算器内容
    を加算し、右シフトすることにより計算する、請求項１
    記載のプロセッサ。
JP8036239A 1995-03-27 1996-02-23 デジタル・ビデオ符号器プロセッサ Pending JPH08275159A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/411,239 US5644504A (en) 1995-03-27 1995-03-27 Dynamically partitionable digital video encoder processor
US411239 2006-04-24

Publications (1)

Publication Number Publication Date
JPH08275159A true JPH08275159A (ja) 1996-10-18

Family

ID=23628142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8036239A Pending JPH08275159A (ja) 1995-03-27 1996-02-23 デジタル・ビデオ符号器プロセッサ

Country Status (2)

Country Link
US (1) US5644504A (ja)
JP (1) JPH08275159A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002802A (en) * 1995-10-27 1999-12-14 Kabushiki Kaisha Toshiba Video encoding and decoding apparatus
US6118823A (en) * 1997-04-01 2000-09-12 International Business Machines Corporation Control scheme for shared-use dual-port predicted error array
US6111913A (en) * 1997-05-20 2000-08-29 International Business Machines Corporation Macroblock bit regulation schemes for video encoder
US6157740A (en) * 1997-11-17 2000-12-05 International Business Machines Corporation Compression/decompression engine for enhanced memory storage in MPEG decoder
EP1470726A1 (en) * 2001-12-31 2004-10-27 STMicroelectronics Asia Pacific Pte Ltd. Video encoding
KR100441604B1 (ko) * 2002-03-19 2004-07-23 삼성전자주식회사 멀티미디어 스트리밍 서비스를 위한 패킷 전송장치 및 그방법
US7308029B2 (en) * 2003-12-23 2007-12-11 International Business Machines Corporation Method and apparatus for implementing B-picture scene changes

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851906A (en) * 1986-11-04 1989-07-25 Nec Corporation Data compression using orthogonal transform and vector quantization
US5179442A (en) * 1989-06-02 1993-01-12 North American Philips Corporation Method and apparatus for digitally processing a high definition television augmentation signal
FR2660139B1 (fr) * 1990-03-23 1995-08-25 France Etat Procede de codage et de transmission a au moins deux niveaux de qualite d'images numeriques appartenant a une sequence d'images, et dispositifs correspondants.
US5038390A (en) * 1990-06-05 1991-08-06 Kabushiki Kaisha Toshiba Method of transform data compression using save-maps
US5285276A (en) * 1991-03-12 1994-02-08 Zenith Electronics Corp. Bi-rate high definition television signal transmission system
US5212742A (en) * 1991-05-24 1993-05-18 Apple Computer, Inc. Method and apparatus for encoding/decoding image data
JP2507204B2 (ja) * 1991-08-30 1996-06-12 松下電器産業株式会社 映像信号符号化装置
US5198901A (en) * 1991-09-23 1993-03-30 Matsushita Electric Corporation Of America Derivation and use of motion vectors in a differential pulse code modulation system
JP2991833B2 (ja) * 1991-10-11 1999-12-20 松下電器産業株式会社 インターレス走査ディジタルビデオ信号の符号化装置及びその方法
JP3298915B2 (ja) * 1991-12-28 2002-07-08 ソニー株式会社 符号化装置
US5333118A (en) * 1992-01-27 1994-07-26 Sony Electronics, Inc. Flexible computer controlled non-linear transform generator
US5272529A (en) * 1992-03-20 1993-12-21 Northwest Starscan Limited Partnership Adaptive hierarchical subband vector quantization encoder
US5327509A (en) * 1992-04-27 1994-07-05 Star Technologies, Inc. Compressed image system for texture patterns
KR0152013B1 (ko) * 1992-05-08 1998-10-15 강진구 가변장부호화를 고려한 움직임추정장치
US5253056A (en) * 1992-07-02 1993-10-12 At&T Bell Laboratories Spatial/frequency hybrid video coding facilitating the derivatives of variable-resolution images
US5394349A (en) * 1992-07-10 1995-02-28 Xing Technology Corporation Fast inverse discrete transform using subwords for decompression of information
US5426462A (en) * 1993-05-13 1995-06-20 Intel Corporation Apparatus for encoding signals using a configurable transform circuit
US5526054A (en) * 1995-03-27 1996-06-11 International Business Machines Corporation Apparatus for header generation

Also Published As

Publication number Publication date
US5644504A (en) 1997-07-01

Similar Documents

Publication Publication Date Title
JP3142772B2 (ja) プロセッサ及び転送方法
US5737020A (en) Adaptive field/frame encoding of discrete cosine transform
JP2837819B2 (ja) デジタル信号デコーダ・システム
US5768429A (en) Apparatus and method for accelerating digital video decompression by performing operations in parallel
KR100196019B1 (ko) 스케일러블 mpeg2 컴플라이언트 비디오 인코더
EP1509044A2 (en) Digital video signal processing apparatus
JPH06326996A (ja) 圧縮されたビデオデータをデコードする方法及び装置
JPH07262175A (ja) 関数変換演算装置
JPH0799659A (ja) 非消耗的動き予測法
US6198767B1 (en) Apparatus for color component compression
JPH06326615A (ja) 可変長コードのコードストリームをデコードする方法及び装置
JPH118849A (ja) ピクチャの符号化方法および符号化装置
US5650823A (en) Half pel motion estimation method for B pictures
JP2002531973A (ja) 画像の圧縮及び伸張
US20080123748A1 (en) Compression circuitry for generating an encoded bitstream from a plurality of video frames
US7076105B2 (en) Circuit and method for performing a two-dimensional transform during the processing of an image
KR20010083718A (ko) 영상 압축 부호화를 위한 변환 및 역변환 방법 및 장치
JPH08275159A (ja) デジタル・ビデオ符号器プロセッサ
US5784011A (en) Multiplier circuit for performing inverse quantization arithmetic
US7756351B2 (en) Low power, high performance transform coprocessor for video compression
US7801935B2 (en) System (s), method (s), and apparatus for converting unsigned fixed length codes (decoded from exponential golomb codes) to signed fixed length codes
JP3653799B2 (ja) 画像符号化装置
JPH08275173A (ja) デジタル符号化方法
Onoye et al. Design of inverse DCT unit and motion compensator for MPEG2 HDTV decoding
Erol Efficient coding and mapping algorithms for software implementation of a real-time H. 263+ compliant low bit rate video coder|

Legal Events

Date Code Title Description
A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060713

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20061220