JP2000014161A - インバータ制御用半導体装置 - Google Patents
インバータ制御用半導体装置Info
- Publication number
- JP2000014161A JP2000014161A JP10170008A JP17000898A JP2000014161A JP 2000014161 A JP2000014161 A JP 2000014161A JP 10170008 A JP10170008 A JP 10170008A JP 17000898 A JP17000898 A JP 17000898A JP 2000014161 A JP2000014161 A JP 2000014161A
- Authority
- JP
- Japan
- Prior art keywords
- current
- inverter
- sense
- semiconductor device
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 電流検出抵抗を用いず、過電流検出を制御Ｉ
Ｃ内で精度よく行う。 【解決手段】 インバータ出力素子は、センス端子を持
つパワートランジスタから構成される。センス電流ＩＳ
は、ＩＣ内部の抵抗ＲＳによりセンス電圧ＶＳに変換さ
れる。コンパレータ３は、基準電圧Ｖ０とセンス電圧Ｖ
Ｓを比較した結果に基づいてゲートドライバ９にゲート
オフ信号を出力する。また、環境条件による誤検出を防
止するため、ＩＣ内部の抵抗Ｒ０，ＲＳは、同じ場所、
同じ向き、同じプロセスで形成され、各抵抗Ｒ０、ＲＳ
の特性（温度特性を含む）が実質的に同じに設定され
る。また、電源ＶＲには、インバータ出力素子のセンス
電流のばらつきを相殺するような特性を持たせる。
Ｃ内で精度よく行う。 【解決手段】 インバータ出力素子は、センス端子を持
つパワートランジスタから構成される。センス電流ＩＳ
は、ＩＣ内部の抵抗ＲＳによりセンス電圧ＶＳに変換さ
れる。コンパレータ３は、基準電圧Ｖ０とセンス電圧Ｖ
Ｓを比較した結果に基づいてゲートドライバ９にゲート
オフ信号を出力する。また、環境条件による誤検出を防
止するため、ＩＣ内部の抵抗Ｒ０，ＲＳは、同じ場所、
同じ向き、同じプロセスで形成され、各抵抗Ｒ０、ＲＳ
の特性（温度特性を含む）が実質的に同じに設定され
る。また、電源ＶＲには、インバータ出力素子のセンス
電流のばらつきを相殺するような特性を持たせる。
Description
【０００１】
【発明の属する技術分野】本発明は、家庭用インバータ
エアコン、インバータ冷蔵庫、産業用インバータポンプ
システムなどに用いられるインテリジェントパワーデバ
イスに使用されるもので、過電流を検出し、インバータ
システムを保護するための過電流保護回路に関する。
エアコン、インバータ冷蔵庫、産業用インバータポンプ
システムなどに用いられるインテリジェントパワーデバ
イスに使用されるもので、過電流を検出し、インバータ
システムを保護するための過電流保護回路に関する。
【０００２】
【従来の技術】図２は、インバータシステムの概略を示
している。インバータシステムは、一般に、電源入力部
（コンバータ部）１１、システム制御部（マイコン）１
２及び出力部（インバータ部）１３から構成される。電
源入力部１１には、交流（ＡＣ）信号が入力され、出力
部１３から負荷（例えば、三相モータ）に電流が供給さ
れる。出力部１３には、インバータ出力素子を過電流か
ら保護するために、インバータ出力素子の出力電流を検
出し、この出力電流が所定値以上になった場合にこの出
力電流を制限する過電流保護回路が設けられている。
している。インバータシステムは、一般に、電源入力部
（コンバータ部）１１、システム制御部（マイコン）１
２及び出力部（インバータ部）１３から構成される。電
源入力部１１には、交流（ＡＣ）信号が入力され、出力
部１３から負荷（例えば、三相モータ）に電流が供給さ
れる。出力部１３には、インバータ出力素子を過電流か
ら保護するために、インバータ出力素子の出力電流を検
出し、この出力電流が所定値以上になった場合にこの出
力電流を制限する過電流保護回路が設けられている。
【０００３】図３は、図２の三相インバータシステムの
出力部の主要部を示している。インバータ出力素子２１
は、ＩＧＢＴやＦＥＴなどのパワーデバイスから構成さ
れる。インバータ出力素子２１に流れる電流は、電流検
出シャント抵抗（以下、電流検出抵抗）２２により電圧
に変換される。インバータ出力素子２１を駆動するゲー
トドライバ２３は、過電流保護回路を有している。過電
流保護回路は、過電流検出用コンパレータ２４及びノア
（論理和否定）回路２６からなる。
出力部の主要部を示している。インバータ出力素子２１
は、ＩＧＢＴやＦＥＴなどのパワーデバイスから構成さ
れる。インバータ出力素子２１に流れる電流は、電流検
出シャント抵抗（以下、電流検出抵抗）２２により電圧
に変換される。インバータ出力素子２１を駆動するゲー
トドライバ２３は、過電流保護回路を有している。過電
流保護回路は、過電流検出用コンパレータ２４及びノア
（論理和否定）回路２６からなる。
【０００４】過電流検出用コンパレータ２４のマイナス
側入力端子には、電源２５による基準電圧Ｖｒｅｆが印
加され、プラス側入力端子には、電流検出抵抗２２の電
圧降下により発生した電圧ＶＳが印加される。
側入力端子には、電源２５による基準電圧Ｖｒｅｆが印
加され、プラス側入力端子には、電流検出抵抗２２の電
圧降下により発生した電圧ＶＳが印加される。
【０００５】そして、電流検出抵抗２２に所定値以上の
電流（過電流）が流れると、電流検出抵抗２２により発
生する電圧ＶＳが基準電圧Ｖｒｅｆよりも大きくなり、
過電流検出用コンパレータ２４の出力がプラス
（“Ｈ”）となる。この時、ノア回路２６の出力は、全
て強制的にマイナス（“Ｌ”）となり、出力電流が遮断
される。
電流（過電流）が流れると、電流検出抵抗２２により発
生する電圧ＶＳが基準電圧Ｖｒｅｆよりも大きくなり、
過電流検出用コンパレータ２４の出力がプラス
（“Ｈ”）となる。この時、ノア回路２６の出力は、全
て強制的にマイナス（“Ｌ”）となり、出力電流が遮断
される。
【０００６】また、電流検出抵抗２２に流れる電流が所
定値未満の場合には、電流検出抵抗２２により発生する
電圧ＶＳが基準電圧Ｖｒｅｆよりも小さくなり、過電流
検出用コンパレータ２４の出力がマイナス（“Ｌ”）と
なる。この時、ノア回路２６の出力は、制御入力φ１〜
φ６に応じてプラス（“Ｈ”）又はマイナス（“Ｌ”）
となる。
定値未満の場合には、電流検出抵抗２２により発生する
電圧ＶＳが基準電圧Ｖｒｅｆよりも小さくなり、過電流
検出用コンパレータ２４の出力がマイナス（“Ｌ”）と
なる。この時、ノア回路２６の出力は、制御入力φ１〜
φ６に応じてプラス（“Ｈ”）又はマイナス（“Ｌ”）
となる。
【０００７】
【発明が解決しようとする課題】図３に示すように、イ
ンバータ制御用半導体装置は、インバータ出力素子２１
を過電流から保護するために過電流保護回路を有してい
る。そして、従来の過電流保護回路は、出力電流の主経
路に接続される電流検出抵抗２２を用いて、直接、イン
バータ出力素子２１に流れる出力電流を検出していた。
ンバータ制御用半導体装置は、インバータ出力素子２１
を過電流から保護するために過電流保護回路を有してい
る。そして、従来の過電流保護回路は、出力電流の主経
路に接続される電流検出抵抗２２を用いて、直接、イン
バータ出力素子２１に流れる出力電流を検出していた。
【０００８】しかし、インバータ出力素子２１に流れる
出力電流は、通常、数十〜数百アンペアと非常に大きい
ため、電流検出抵抗２２において発生するワッテージも
数十ワットと大きくなる。
出力電流は、通常、数十〜数百アンペアと非常に大きい
ため、電流検出抵抗２２において発生するワッテージも
数十ワットと大きくなる。
【０００９】よって、このような大きなワッテージに耐
える高価な電流検出抵抗２２が必要になると共に、電流
検出抵抗２２を用いることによるパワーの損失によりシ
ステムの効率が悪くなるという欠点がある。
える高価な電流検出抵抗２２が必要になると共に、電流
検出抵抗２２を用いることによるパワーの損失によりシ
ステムの効率が悪くなるという欠点がある。
【００１０】本発明は、上記事情を鑑みてなされたもの
で、その目的は、インバータ制御用半導体装置におい
て、インバータ出力素子を過電流から保護するための出
力電流の検出を、出力電流の主経路に電流検出抵抗を接
続することなく行い、かつ、過電流からの保護を制御Ｉ
Ｃ内で精度よく行うことである。
で、その目的は、インバータ制御用半導体装置におい
て、インバータ出力素子を過電流から保護するための出
力電流の検出を、出力電流の主経路に電流検出抵抗を接
続することなく行い、かつ、過電流からの保護を制御Ｉ
Ｃ内で精度よく行うことである。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明のインバータ制御用半導体装置は、１チップ
化され、かつ、センス端子を有するトランジスタの動作
を制御するものであり、前記トランジスタのセンス端子
に流れるセンス電流をセンス電圧に変換する抵抗と、基
準電圧と前記センス電圧を比較するコンパレータと、前
記コンパレータの比較結果に基づいて前記トランジスタ
の動作を制御するゲートドライバとを備えている。
め、本発明のインバータ制御用半導体装置は、１チップ
化され、かつ、センス端子を有するトランジスタの動作
を制御するものであり、前記トランジスタのセンス端子
に流れるセンス電流をセンス電圧に変換する抵抗と、基
準電圧と前記センス電圧を比較するコンパレータと、前
記コンパレータの比較結果に基づいて前記トランジスタ
の動作を制御するゲートドライバとを備えている。
【００１２】前記基準電圧を生成する抵抗と前記センス
電圧を生成する抵抗は、実質的に同じ特性を有してい
る。前記基準電圧は、環境変化による前記トランジスタ
のセンス電流のばらつきを相殺するような特性を有して
いる。
電圧を生成する抵抗は、実質的に同じ特性を有してい
る。前記基準電圧は、環境変化による前記トランジスタ
のセンス電流のばらつきを相殺するような特性を有して
いる。
【００１３】
【発明の実施の形態】以下、図面を参照しながら、本発
明のインバータ制御用半導体装置について詳細に説明す
る。図１は、本発明の実施の形態に関わるインバータ制
御用半導体装置（制御ＩＣ）の主要部の一例を示してい
る。
明のインバータ制御用半導体装置について詳細に説明す
る。図１は、本発明の実施の形態に関わるインバータ制
御用半導体装置（制御ＩＣ）の主要部の一例を示してい
る。
【００１４】本例では、三相インバータシステムに適用
されるインバータ制御用半導体装置について説明する。
インバータ出力素子１は、センス端子を有するパワーデ
バイス（ＩＧＢＴ、ＦＥＴなど）から構成される。本発
明では、インバータ出力素子１の主電流ＩＭが流れる主
経路に電流検出抵抗が接続されることはなく、インバー
タ出力素子１は、直接、接地点に接続される。
されるインバータ制御用半導体装置について説明する。
インバータ出力素子１は、センス端子を有するパワーデ
バイス（ＩＧＢＴ、ＦＥＴなど）から構成される。本発
明では、インバータ出力素子１の主電流ＩＭが流れる主
経路に電流検出抵抗が接続されることはなく、インバー
タ出力素子１は、直接、接地点に接続される。
【００１５】インバータ出力素子１は、主電流ＩＭの１
／ｋ倍の微小な電流をセンス電流ＩＳとして出力し得る
センス端子を有している。 ｋ ＝ ＩＭ／ＩＳ …（１） インバータ出力素子１のセンス端子は、インバータ制御
用半導体装置（制御ＩＣ）１０のセンス入力端子２を経
由して、インバータ制御用半導体装置１０内の抵抗ＲＳ
に接続される。このため、インバータ出力素子１のセン
ス電流ＩＳは、センス入力端子２を経由して抵抗ＲＳに
流れる。
／ｋ倍の微小な電流をセンス電流ＩＳとして出力し得る
センス端子を有している。 ｋ ＝ ＩＭ／ＩＳ …（１） インバータ出力素子１のセンス端子は、インバータ制御
用半導体装置（制御ＩＣ）１０のセンス入力端子２を経
由して、インバータ制御用半導体装置１０内の抵抗ＲＳ
に接続される。このため、インバータ出力素子１のセン
ス電流ＩＳは、センス入力端子２を経由して抵抗ＲＳに
流れる。
【００１６】センス電流ＩＳと抵抗ＲＳにより、センス
電圧ＶＳが生成される。 ＶＳ ＝ ＩＳ×ＲＳ …（２） このセンス電圧ＶＳは、過電流検出用コンパレータ３の
一方の入力端子に入力される。過電流検出用コンパレー
タ３の他方の入力端子には、基準電圧Ｖ０が入力され
る。
電圧ＶＳが生成される。 ＶＳ ＝ ＩＳ×ＲＳ …（２） このセンス電圧ＶＳは、過電流検出用コンパレータ３の
一方の入力端子に入力される。過電流検出用コンパレー
タ３の他方の入力端子には、基準電圧Ｖ０が入力され
る。
【００１７】基準電圧Ｖ０は、電流ＩＲと抵抗Ｒ０によ
り生成される。 Ｖ０ ＝ ＩＲ×Ｒ０ …（３） 電流ＩＲは、カレントミラー回路８により電流ＩＲＲを
折り返したものであるから、以下の（４）式の関係が得
られる。
り生成される。 Ｖ０ ＝ ＩＲ×Ｒ０ …（３） 電流ＩＲは、カレントミラー回路８により電流ＩＲＲを
折り返したものであるから、以下の（４）式の関係が得
られる。
【００１８】 ＩＲ ＝ ＩＲＲ …（４） 電流ＩＲＲは、電源ＶＲ、ｐｎｐ型バイポーラトランジ
スタ４、ｎｐｎ型バイポーラトランジスタ５及び抵抗６
により生成される。また、電流ＩＲＲは、端子７を経由
して、インバータ制御用半導体装置１０の外部の過電流
保護レベル決定抵抗ＲＲに流れる。
スタ４、ｎｐｎ型バイポーラトランジスタ５及び抵抗６
により生成される。また、電流ＩＲＲは、端子７を経由
して、インバータ制御用半導体装置１０の外部の過電流
保護レベル決定抵抗ＲＲに流れる。
【００１９】 ＶＲ ＝ ＩＲＲ×ＲＲ …（５） つまり、基準電圧Ｖ０は、上記（３）乃至（５）式よ
り、 Ｖ０ ＝ ＶＲ・（Ｒ０／ＲＲ） …（６） となる。
り、 Ｖ０ ＝ ＶＲ・（Ｒ０／ＲＲ） …（６） となる。
【００２０】従って、本発明に関わる三相インバータ制
御半導体装置の過電流保護レベル（過電流として認識す
る値）ＩＭｔｈは、上記（１），（２）及び（６）式よ
り、以下の（７）式のように表すことができる。
御半導体装置の過電流保護レベル（過電流として認識す
る値）ＩＭｔｈは、上記（１），（２）及び（６）式よ
り、以下の（７）式のように表すことができる。
【００２１】 ＶＳ ＝ Ｖ０ ＩＳ×ＲＳ ＝ ＶＲ・（Ｒ０／ＲＲ） （ＩＭ／ｋ）×ＲＳ ＝ ＶＲ・（Ｒ０／ＲＲ） ＩＭ ＝ ＩＭｔｈ ＩＭｔｈ ＝ ｋ・｛Ｒ０／（ＲＳ×ＲＲ）｝・ＶＲ …（７） 但し、ＩＭｔｈ： 主電流の保護レベル、 ｋ： センス電流と主電流の比（ＩＭ／ＩＳ）、 Ｒ０： 抵抗Ｒ０の抵抗値、 ＲＳ： 抵抗ＲＳの抵抗値、 ＲＲ： 抵抗ＲＲの抵抗値、 ＶＲ： 電源ＶＲの電圧値である。
【００２２】なお、コンパレータ３及び抵抗ＲＳは、三
相インバータシステムの各相毎に設けられる。各相に対
応するインバータ出力素子を保護するためである。ま
た、コンパレータ３の出力信号は、ゲートオフ信号とし
てゲートドライバ９に供給される。
相インバータシステムの各相毎に設けられる。各相に対
応するインバータ出力素子を保護するためである。ま
た、コンパレータ３の出力信号は、ゲートオフ信号とし
てゲートドライバ９に供給される。
【００２３】過電流が流れている場合（ＩＭ≧ＩＭｔ
ｈ）、抵抗ＲＳにより発生する電圧ＶＳが基準電圧Ｖ０
よりも大きくなるため、コンパレータ３は、インバータ
出力素子１をオフ状態にするため、ゲートオフ信号を活
性化状態（“Ｈ”）にする。
ｈ）、抵抗ＲＳにより発生する電圧ＶＳが基準電圧Ｖ０
よりも大きくなるため、コンパレータ３は、インバータ
出力素子１をオフ状態にするため、ゲートオフ信号を活
性化状態（“Ｈ”）にする。
【００２４】一方、過電流が流れていない場合（ＩＭ＜
ＩＭｔｈ）には、抵抗ＲＳにより発生する電圧ＶＳが基
準電圧Ｖ０よりも小さくなるため、コンパレータ３は、
インバータ出力素子１のオン状態を維持するため、ゲー
トオフ信号を非活性化状態（“Ｌ”）にする。
ＩＭｔｈ）には、抵抗ＲＳにより発生する電圧ＶＳが基
準電圧Ｖ０よりも小さくなるため、コンパレータ３は、
インバータ出力素子１のオン状態を維持するため、ゲー
トオフ信号を非活性化状態（“Ｌ”）にする。
【００２５】このように、コンパレータ３の出力によ
り、インバータ出力素子１をカットオフしたり、又は、
インバータ制御用半導体装置１０の外部にダイアグ信号
を出力できる。
り、インバータ出力素子１をカットオフしたり、又は、
インバータ制御用半導体装置１０の外部にダイアグ信号
を出力できる。
【００２６】上記構成を有するインバータ制御用半導体
装置において、本発明では、さらに、以下の工夫を施し
ている。第一に、電源ＶＲ（Ｖ０）に、インバータ出力
素子１の特性（温度特性を含む）と反対の特性（温度特
性を含む）を持たせる。即ち、システムの周囲の環境条
件（温度変化など）により、一般に、センス電流ＩＳと
主電流ＩＭの比ｋも変化する。これを放置すると、正確
に過電流を検出できなくなる。そこで、環境条件の変化
によるインバータ出力素子１のセンス電流ＩＳのばらつ
き（センス電流ＩＳと主電流ＩＭの比ｋのばらつき）を
相殺するような特性を電源ＶＲ（Ｖ０）に持たせる。
装置において、本発明では、さらに、以下の工夫を施し
ている。第一に、電源ＶＲ（Ｖ０）に、インバータ出力
素子１の特性（温度特性を含む）と反対の特性（温度特
性を含む）を持たせる。即ち、システムの周囲の環境条
件（温度変化など）により、一般に、センス電流ＩＳと
主電流ＩＭの比ｋも変化する。これを放置すると、正確
に過電流を検出できなくなる。そこで、環境条件の変化
によるインバータ出力素子１のセンス電流ＩＳのばらつ
き（センス電流ＩＳと主電流ＩＭの比ｋのばらつき）を
相殺するような特性を電源ＶＲ（Ｖ０）に持たせる。
【００２７】第二に、抵抗Ｒ０と抵抗ＲＳに相対精度を
持たせる。即ち、抵抗Ｒ０と抵抗ＲＳを、チップ内にお
いて、同じ場所、同じ向き、同じプロセスで形成し、両
抵抗の特性（温度特性を含む）が実質的に同じになるよ
うにする。これにより、コンパレータにおける比較結果
を、環境条件によらず、常に一定にすることができ、過
電流を高精度に検出できる。
持たせる。即ち、抵抗Ｒ０と抵抗ＲＳを、チップ内にお
いて、同じ場所、同じ向き、同じプロセスで形成し、両
抵抗の特性（温度特性を含む）が実質的に同じになるよ
うにする。これにより、コンパレータにおける比較結果
を、環境条件によらず、常に一定にすることができ、過
電流を高精度に検出できる。
【００２８】第三に、各相における抵抗Ｒ０に相対精度
を持たせる。即ち、各相における抵抗Ｒ０を、チップ内
において、同じ場所、同じ向き、同じプロセスで形成
し、各相に対応する各抵抗の特性（温度特性を含む）が
実質的に同じになるようにする。これにより、各相にお
いて、過電流を高精度に検出できるようになる。
を持たせる。即ち、各相における抵抗Ｒ０を、チップ内
において、同じ場所、同じ向き、同じプロセスで形成
し、各相に対応する各抵抗の特性（温度特性を含む）が
実質的に同じになるようにする。これにより、各相にお
いて、過電流を高精度に検出できるようになる。
【００２９】なお、上述の実施の形態では、インバータ
制御用半導体装置（制御ＩＣ）は、バイポーラトランジ
スタにより構成したが、ＭＯＳトランジスタにより構成
しても構わない。
制御用半導体装置（制御ＩＣ）は、バイポーラトランジ
スタにより構成したが、ＭＯＳトランジスタにより構成
しても構わない。
【００３０】
【発明の効果】以上、説明したように、本発明のインバ
ータ制御用半導体装置によれば、インバータ出力素子
に、センス端子を有するトランジスタを用いることで、
高価で、パワー損失の原因となる電流検出抵抗を電流の
主経路に接続する必要がなくなる。また、制御ＩＣの内
部に過電流保護回路を設けることで、システムの小型
化、低コスト化に貢献できる。
ータ制御用半導体装置によれば、インバータ出力素子
に、センス端子を有するトランジスタを用いることで、
高価で、パワー損失の原因となる電流検出抵抗を電流の
主経路に接続する必要がなくなる。また、制御ＩＣの内
部に過電流保護回路を設けることで、システムの小型
化、低コスト化に貢献できる。
【００３１】また、本発明では、主電流を検出する電流
検出抵抗を無くし、その代わりに、センス電流を検出す
る抵抗を制御ＩＣ内に設けている。ところが、通常、Ｉ
Ｃ内に形成される内部抵抗の抵抗値のばらつきは、±数
十％もあり、温度特性も数千ｐｐｍ／℃もある。つま
り、内部抵抗の抵抗値のばらつきにより、過電流保護レ
ベルも大きくばらつくことになる。
検出抵抗を無くし、その代わりに、センス電流を検出す
る抵抗を制御ＩＣ内に設けている。ところが、通常、Ｉ
Ｃ内に形成される内部抵抗の抵抗値のばらつきは、±数
十％もあり、温度特性も数千ｐｐｍ／℃もある。つま
り、内部抵抗の抵抗値のばらつきにより、過電流保護レ
ベルも大きくばらつくことになる。
【００３２】そして、過電流保護レベルのばらつきは、
正常な電流範囲においてインバータ出力素子をオフ状態
にしてしまう誤検出や、インバータ出力素子の破壊点に
到達しているような過電流を見逃してしまう事態などを
招く。
正常な電流範囲においてインバータ出力素子をオフ状態
にしてしまう誤検出や、インバータ出力素子の破壊点に
到達しているような過電流を見逃してしまう事態などを
招く。
【００３３】本発明では、制御ＩＣ（チップ）内の抵抗
を、同じ場所、同じ向き、同じプロセスで形成し、制御
ＩＣ内の主要な抵抗の特性（温度特性を含む）が実質的
に同じになるようにしている。よって、コンパレータに
おける比較結果を、環境条件によらず、常に一定にする
ことができ、過電流を高精度に検出できる。
を、同じ場所、同じ向き、同じプロセスで形成し、制御
ＩＣ内の主要な抵抗の特性（温度特性を含む）が実質的
に同じになるようにしている。よって、コンパレータに
おける比較結果を、環境条件によらず、常に一定にする
ことができ、過電流を高精度に検出できる。
【００３４】また、電源ＶＲ（Ｖ０）に、インバータ出
力素子の特性と反対の特性を持たせることで、環境条件
の変化によるインバータ出力素子のセンス電流のばらつ
き（センス電流と主電流の比のばらつき）を相殺できる
ため、さらに、高精度に過電流を検出できる。
力素子の特性と反対の特性を持たせることで、環境条件
の変化によるインバータ出力素子のセンス電流のばらつ
き（センス電流と主電流の比のばらつき）を相殺できる
ため、さらに、高精度に過電流を検出できる。
【図１】本発明の実施の形態に関わるインバータ制御用
半導体装置の一例を示す図。
半導体装置の一例を示す図。
【図２】インバータシステムの構成を示す図。
【図３】従来のインバータ制御用半導体装置を示す図。
１，２１ ：インバータ出力素子、 ２ ：センス入力端子、 ３，２４ ：過電流検出コンパレー
タ、 ４ ：ｐｎｐ型バイポーラト
ランジスタ、 ５ ：ｎｐｎ型バイポーラト
ランジスタ、 ６，７ ：抵抗、 ８ ：カレントミラー回路、 ９，２３ ：ゲートドライバ、 １０ ：インバータ制御用半
導体装置、 １１ ：電源入力部、 １２ ：システム制御部、 １３ ：出力部、 ２２ ：電流検出抵抗、 ２５ ：電源、 ２６ ：ノア回路。
タ、 ４ ：ｐｎｐ型バイポーラト
ランジスタ、 ５ ：ｎｐｎ型バイポーラト
ランジスタ、 ６，７ ：抵抗、 ８ ：カレントミラー回路、 ９，２３ ：ゲートドライバ、 １０ ：インバータ制御用半
導体装置、 １１ ：電源入力部、 １２ ：システム制御部、 １３ ：出力部、 ２２ ：電流検出抵抗、 ２５ ：電源、 ２６ ：ノア回路。
Claims (3)
- 【請求項１】 センス端子を有するトランジスタの動作
を制御する１チップ化されたインバータ制御用半導体装
置であって、前記トランジスタのセンス端子に流れるセ
ンス電流をセンス電圧に変換する抵抗と、基準電圧と前
記センス電圧を比較するコンパレータと、前記コンパレ
ータの比較結果に基づいて前記トランジスタの動作を制
御するゲートドライバとを具備することを特徴とするイ
ンバータ制御用半導体装置。 - 【請求項２】 前記基準電圧を生成する抵抗と前記セン
ス電圧を生成する抵抗は、実質的に同じ特性を有してい
ることを特徴とする請求項１記載のインバータ制御用半
導体装置。 - 【請求項３】 前記基準電圧は、環境変化による前記ト
ランジスタのセンス電流のばらつきを相殺するような特
性を有していることを特徴とする請求項１記載のインバ
ータ制御用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17000898A JP3474775B2 (ja) | 1998-06-17 | 1998-06-17 | インバータ制御用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17000898A JP3474775B2 (ja) | 1998-06-17 | 1998-06-17 | インバータ制御用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000014161A true JP2000014161A (ja) | 2000-01-14 |
| JP3474775B2 JP3474775B2 (ja) | 2003-12-08 |
Family
ID=15896888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17000898A Expired - Fee Related JP3474775B2 (ja) | 1998-06-17 | 1998-06-17 | インバータ制御用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3474775B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002142445A (ja) * | 2000-11-07 | 2002-05-17 | Toshiba Corp | 電力変換装置 |
| WO2013080279A1 (ja) * | 2011-11-28 | 2013-06-06 | 三菱電機株式会社 | 車両用補助電源装置およびその過電流保護方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5692156B2 (ja) | 2012-05-10 | 2015-04-01 | 株式会社デンソー | スイッチング素子の駆動装置 |
| JP5716711B2 (ja) | 2012-07-20 | 2015-05-13 | 株式会社デンソー | スイッチング素子の駆動回路 |
-
1998
- 1998-06-17 JP JP17000898A patent/JP3474775B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002142445A (ja) * | 2000-11-07 | 2002-05-17 | Toshiba Corp | 電力変換装置 |
| WO2013080279A1 (ja) * | 2011-11-28 | 2013-06-06 | 三菱電機株式会社 | 車両用補助電源装置およびその過電流保護方法 |
| US9595886B2 (en) | 2011-11-28 | 2017-03-14 | Mitsubishi Electric Corporation | Vehicle auxiliary power supply device and overcurrent protection method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3474775B2 (ja) | 2003-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5375028A (en) | Overcurrent protective device and device for detecting overcurrent | |
| JP3220427B2 (ja) | 電源回路 | |
| GB2253709A (en) | Overcurrent detection circuit | |
| JPH03247114A (ja) | 半導体装置の保護回路 | |
| JPH1094163A (ja) | 温度検出回路 | |
| KR101051832B1 (ko) | 부하구동장치 | |
| JP2002290222A (ja) | 負荷駆動回路 | |
| JP2002366237A (ja) | ボルテージ・レギュレータ | |
| JP3509623B2 (ja) | 半導体スイッチ素子チップの温度検出構造および温度検出装置並びに半導体リレー | |
| JPH0888547A (ja) | 過熱保護装置付き自己消弧素子 | |
| JP4263685B2 (ja) | 保護回路 | |
| US10585131B2 (en) | In-vehicle determination circuit and in-vehicle power supply device | |
| US7612550B2 (en) | Dropper type regulator | |
| JP3474775B2 (ja) | インバータ制御用半導体装置 | |
| JP6658269B2 (ja) | 過電流検出回路 | |
| JP3311498B2 (ja) | 半導体装置 | |
| EP0749208A2 (en) | Field effect transistor protection circuit | |
| JPH02260712A (ja) | スイッチ回路 | |
| JPH11340459A (ja) | 温度検出回路 | |
| JP2011053981A (ja) | 電源装置および車載用電子機器 | |
| JPH08223013A (ja) | 電力用トランジスタの過電流保護装置 | |
| JPS6378208A (ja) | 直流電源装置 | |
| JP3267108B2 (ja) | モータの制御装置 | |
| JP2927847B2 (ja) | 半導体装置 | |
| JP2000299940A (ja) | 充電装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |