JP2000012897A - 窒素化合物半導体膜の形成方法および窒素化合物半導体素子 - Google Patents

窒素化合物半導体膜の形成方法および窒素化合物半導体素子

Info

Publication number
JP2000012897A
JP2000012897A JP17676198A JP17676198A JP2000012897A JP 2000012897 A JP2000012897 A JP 2000012897A JP 17676198 A JP17676198 A JP 17676198A JP 17676198 A JP17676198 A JP 17676198A JP 2000012897 A JP2000012897 A JP 2000012897A
Authority
JP
Japan
Prior art keywords
film
growth
substrate
gan
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17676198A
Other languages
English (en)
Other versions
JP4005701B2 (ja
Inventor
Takayuki Yuasa
貴之 湯浅
Yoshihiro Ueda
吉裕 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17676198A priority Critical patent/JP4005701B2/ja
Priority to US09/337,404 priority patent/US6380051B1/en
Publication of JP2000012897A publication Critical patent/JP2000012897A/ja
Application granted granted Critical
Publication of JP4005701B2 publication Critical patent/JP4005701B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 窒素化合物半導体膜の結晶貫通転移を低減
し、良好な結晶性を有するＧａＮ厚膜を得る。 【解決手段】 ＧａＮ結晶成長を抑制する特性を有する
非晶質基板または（１００）立方晶基板または（１１
０）面立方晶基板の上に、ＧａＮ結晶成長を促進する膜
をストライプ状に形成し、その上にＧａＮ結晶を成長さ
せる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、良質の窒素化合物
半導体膜を得ることができる層構造およびその製造方法
に関する。
【０００２】
【従来の技術】従来より、窒素化合物半導体は、発光素
子や耐高温デバイスとして利用または研究されており、
その構成する組成を調節することにより、例えば、発光
素子の場合、技術的には青から橙までの幅の広い短波長
発光素子として利用することができる。
【０００３】ここで、特性の優れた信頼性の高い窒素化
合物半導体を実現するために、その結晶中の貫通転移や
クラックを低減する必要があることが知られている。結
晶中の貫通転移やクラックを低減する従来技術として
は、あらかじめ有機金属気相成長（ＭＯＣＶＤ）法で薄
膜のＧａＮをエピタキシャル成長させた基板上に、成長
抑制材料としてＳｉＯ2でストライプ状の選択成長マス
クを形成し、そのウェハー上に、ＧａＮをエピタキシャ
ル成長させ、選択成長マスク上での結晶の横方向への成
長を利用して平坦なエピタキシャル成長膜を形成する方
法が提案されている（Ｊ．Ｊ．Ａ．Ｐ．，Ｖｏｌ．３６
（１９９７），ｐｐ．Ｌ８９９−Ｌ９０２）。
【０００４】図７にその工程図を示す。まず、サファイ
ア基板（７０１）上に、ＧａＡｌＮ系の低温バッファ層
（図示せず）を介して、０．５〜２μｍ厚程度のＧａＮ
薄膜（７０２）を成長させる（図７（ａ））。次に、Ｓ
ｉＯ2膜をＧａＮ薄膜（７０２）上に形成し、通常のフ
ォトリソグラフィ技術により幅５μｍ、ピッチ７μｍの
ストライプ状のＳｉＯ2選択成長マスク(７０３)を形成
する（図７（ｂ））。
【０００５】その後、ハライド気相成長（ＨＶＰＥ）法
またはＭＯＣＶＤ法により、１０〜３００μｍ厚のＧａ
Ｎ厚膜（７０４）を成長させる。この、ＧａＮ厚膜（７
０４）を成長の初期課程においては、図７（ｃ）に示し
たように、選択成長マスク（７０３）の無い窓領域（７
０４）において下地のＧａＮ薄膜（７０２）上にＧａＮ
結晶が成長するが、選択成長マスク（７０３）上では結
晶成長は抑制され、図示したような選択成長が起きる。
しかし、そのままＧａＮ結晶の成長を継続させると、個
々の窓領域（７０４）に成長したＧａＮ結晶が左右に選
択成長マスク（７０３）上に張り出して成長（横方向成
長）し、やがて、複数の窓領域（７０４）から成長し始
めたＧａＮ結晶が互いに結合し、単一の層構造を呈する
ＧａＮ厚膜（７０５）を得ることができる（図７
（ｄ））。
【０００６】この従来技術により、得たＧａＮ厚膜（７
０５）の層厚を１０μｍ、５０μｍ、１００μｍ、３０
０μｍと変化させた場合のウェハー表面での貫通転移の
密度を図２のライン２０１に示す。ＧａＮ厚膜（７０
５）のいずれの領域でもほぼ均一に貫通転移が分布して
おり、その密度は層厚が増すにつれて減少し、１００μ
ｍ厚以上のＧａＮ厚膜（７０５）表面では５×１０7ｃ
ｍ-2にまで、貫通転移密度は低減した。また、いずれの
層厚の場合にも、ＧａＮ厚膜（７０５）にクラックは観
測されなかった。
【０００７】
【発明が解決しようとする課題】しかしながら、当該従
来技術により得られたＧａＮ厚膜（７０５）およびその
製造方法では、下記のような問題があった。
【０００８】（１）ＧａＮ厚膜（７０５）表面の貫通転
移密度を、発光デバイス、特に半導体レーザ素子のよう
に電流密度の大きな素子に必要とされる１０6ｃｍ-2代
以下に小さくすることが不可能であった。このため、図
７（ｄ）に示したウェハー上にＧａＮ系の半導体レーザ
素子を作製した場合の素子寿命（６０℃、５ｍＷ条件
下）が４００時間程度と短く、実用上必要とされる５０
００時間が実現されていなかった。
【０００９】（２）ＧａＮ薄膜（７０２）とＧａＮ厚膜
（７０５）の２度のエピタキシャル成長を行う工程が必
要となり、工程が煩雑であった。
【００１０】本発明は、上記の課題を解決し、貫通転移
密度が少ないＧａＮ系の層を、簡便な工程で作製するこ
とを可能とし、半導体レーザ素子の寿命を改善すること
を目的とする。
【００１１】
【課題を解決するための手段】本願の請求項１に記載の
窒素化合物半導体膜の形成方法は、基板と、該基板上の
窒素化合物半導体を含む窒素化合物半導体膜を形成する
方法であって、前記基板が成長抑制膜を最表面に有し、
前記基板上の一部に成長促進膜が形成され、該成長促進
膜に接して窒素化合物半導体が形成されていることを特
徴とする。
【００１２】ここで、成長抑制膜とは、窒素化合物半導
体の結晶成長の初期過程において窒素化合半導体のエピ
タキシャル成長の起こりにくい膜、言い換えると、核発
生の起こりにくい膜のことであり、成長促進膜とは、窒
素化合物の初期成長が起こりやすい化合物膜、言い換え
ると、核発生の起こりやすい化合物膜のことである。
【００１３】本願の請求項２に記載の窒素化合物半導体
膜の形成方法は、前記成長抑制膜が非晶質膜であること
を特徴とする。
【００１４】本願の請求項３に記載の窒素化合物半導体
の形成方法は、前記基板が（１００）または（１１０）
を面方位として有する立方晶構造の結晶基板であること
を特徴とする。
【００１５】本願の請求項４に記載の窒素化合物半導体
膜の形成方法は、前記成長促進膜がＺｎＯまたはＩｎs
ＧａwＡｌ1-s-wＮ（０≦ｓ≦１、０≦ｗ≦１、０≦ｓ＋
ｗ≦１）であることを特徴とする。
【００１６】本願の請求項５に記載の窒素化合物半導体
膜の形成方法は、前記成長促進膜の厚さが０．２μｍ以
上であることを特徴とする。
【００１７】本願の請求項６に記載の窒素化合物半導体
膜の形成方法は、前記成長促進膜がストライプ状に複数
形成されており、かつそのストライプ状成長促進膜の間
隔が２０μｍ以下であることを特徴とする。
【００１８】本願の請求項７に記載の窒素化合物半導体
発光素子は、窒素化合物半導体のエピタキシャル成長が
困難な成長抑制膜を最表面に有する基板と、前記基板上
の一部に形成された窒素化合物半導体の初期成長が起こ
りやすい成長促進膜と、該基板上に形成された発光層を
含む窒素化合物半導体積層体と、該発光層に電流が注入
される発光領域とを有する窒素化合物半導体発光素子で
あって、該発光領域は、上記の基板の上の上記成長促進
膜の形成されていない領域の上方に形成されていること
を特徴とする。
【００１９】
【発明の実施の形態】まず、本発明の基本原理について
説明する。本発明においては、単結晶の窒素化合物半導
体膜の成長を、有機金属気相成長方法（ＭＯＣＶＤ
法）、ハイドライド気相成長方法（ＨＶＰＥ法）、分子
線エピタキシャル成長法（ＭＢＥ法）等、通常良く使用
されるエピタキシャル成長方法を行う際に、成長抑制膜
上に成長促進膜で基板上の多数部分を被覆したものの上
に、結晶成長を行うことを特徴としている。
【００２０】ここで、窒素化合物半導体の成長抑制膜と
は、（１００）または（１１０）の面方位を有する立方
晶構造の結晶膜、あるいは、非晶質膜である。（１０
０）または（１１０）の面方位を有する立方晶構造の結
晶膜としては、ＧａＰ、β−ＳｉＣ、ＧａＡｓ、ＭｇＡ
ｌ2Ｏ4が挙げられる。非晶質膜としては、ガラス、非晶
質Ｓｉ、ＳｉＯx（ｘ＝１〜２）、Ｓｉ2Ｎy（ｙ＝１〜
３）が挙げられる。また、窒素化合物半導体の成長促進
膜としては、ＺｎＯやＧａＮ、ＡｌＮ、ＩｎＮおよびそ
の混晶（ＩｎsＧａwＡｌ1-s-wＮ：０≦ｓ≦１、０≦ｗ
≦１、０≦ｓ＋ｗ≦１）が挙げられる。
【００２１】本発明では、窒素化合物半導体は、成長抑
制膜の上に複数の１００μｍ以下の幅を有する凸状の成
長促進膜が形成されたウェハー上に成長が実施される。
これにより、窒素化合物半導体結晶が成長促進膜に接触
して選択的に成長が起こるようになる。すなわち、成長
促進膜の上面はもとより成長促進膜の側面へも窒素化合
物半導体結晶が選択的に成長される。従って、成長開始
直後から窒素化合物半導体結晶は、成長促進膜の側面部
において、横方向（ウェハー面に平行な方向）への成長
速度を有することとなり、従来の方法に比べて実質的な
横方向成長速度が促進される。よって、従来の方法より
短い成長時間（すなわち、従来よりも薄い膜厚の窒素化
合物半導体層の成長）でも、複数の成長促進膜より始ま
った窒素化合物半導体結晶が互いに連結し、単一の窒素
化合物半導体層になる。また、このように横方向成長速
度が実質的に大きいことにより、単一の窒素化合物半導
体層において横方向成長された結晶部分に貫通転移密度
の１０6ｃｍ-2代以下の領域を得ることが可能となる。
さらに、成長促進膜の幅は１００μｍ以下と小さいた
め、１０００℃近くの高温で窒素化合物半導体結晶を成
長した後、室温までウェハーの温度を降下させた場合に
も、窒素化合物半導体層にかかる熱歪みは小さく、窒素
化合物半導体層の割れを抑制することができる。
【００２２】このような、窒素化合物半導体層の貫通転
移の減少した領域上（横方向成長領域、すなわち、成長
抑制膜の上部領域）に半導体レーザ素子を作製すること
により、６０℃、５ｍＷ条件での信頼性試験においても
５０００時間以上の寿命を有する素子が実現できる。
【００２３】図１に本実施例による窒化合物半導体の製
造方法の一例を示す。まず、窒素化合物半導体の成長抑
制膜からなる基板（１０１）上に、選択的な領域を窒素
化合物半導体の成長促進膜（１０２）で被覆する（図１
（ａ））。選択的に被覆する方法は、全面に化学的気相
析出法等により被覆した後、簡便なフォトリソグラフィ
法でエッチングを行ってもよいし、マスクをのせて蒸着
法やスパッタリング法で選択的に被覆してもかまわな
い。
【００２４】次に、この被覆した基板（１０１）を、窒
素化合物半導体の結晶成長装置内に導入し、通常よく報
告されている条件で結晶成長を行う。結晶成長の方法
は、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法等、報告され
ている窒素化合物半導体を成長するいかなる方法を使用
してもかまわない。本基板上に、結晶成長を行うと、成
長促進膜（１０２）で被覆していない部分、言い換える
と、成長抑制膜からなる基板（１０１）が露になってい
る部分（１０３）の上にはほとんど窒素化合物半導体は
成長せず、成長促進膜（１０２）に窒素化合物半導体
（１０４）がエピタキシャル成長を始める。一方、成長
促進膜（１０２）の上面はもとより、側面においても窒
素化合物半導体（１０４）の成長は進み、成長抑制膜
（１０１）上に窒素化合物半導体結晶が左右から張り出
して来る（図１（ｂ））。
【００２５】図１（ｂ）の状態から、更に結晶成長を続
けた場合、窒素化合物半導体結晶の厚みが増すと共に、
横方向成長も進み、選択成長を行った窒素化合物半導体
がそれぞれ結合し（図１（ｃ））、その後、基板に垂直
な方向にのみの成長が進み、平坦な表面を有する窒素化
合物半導体層（１０６）が得られるようになる。このよ
うにして、得られた窒素化合物半導体層（１０６）の貫
通転移密度は従来技術のそれよりも、一桁以上小さいか
った。
【００２６】このように、本発明の技術を適用すること
により、貫通転移の低減が図れるが、その理由は下記の
ように考察できる。従来技術では、ＧａＮ膜が選択的に
成長される成長促進領域は成長抑制膜により形成された
凹状構造の底面に存在し、窒素化合物半導体結晶が成長
する際に、その凹状構造の底面のみから結晶成長が開始
される。この時、成長される窒素化合物半導体層は、そ
の側面を成長抑制膜により覆われているが、この界面か
ら結晶転移が密集して発生し、窒素化合物半導体結晶中
を結晶成長方向に沿って伸びるものと思われる（図７
（ｃ））。成長抑制膜により、その後、結晶成長が進み
成長抑制膜の厚みを越えた時点から、横方向成長がスタ
ートするが、この際、成長抑制膜の側面と窒素化合物半
導体結晶の界面から発生した貫通転移が、周辺の窒素化
合物半導体結晶の中へ拡散しながら伸び、窒素化合物半
導体層の表面に到達する。従って、成長抑制膜の無い部
分においても５×１０7個／ｃｍ2の密度の貫通転移が存
在し、かつ成長抑制膜の上に横方向成長した窒素化合物
半導体結晶中にもほぼ、同程度の密度の貫通転移が分布
する。これらの、貫通転移は窒素化合物半導体層の厚み
を増して、横方向成長により複数の領域の結晶が結合
し、窒素化合物半導体が単一の膜を形成した後も、結晶
表面に向けて伸びることとなる（図７（ｄ））。このた
め、従来技術による窒素化合物半導体の表面には、５×
１０7個／ｃｍ2の多くの貫通転移が存在することとな
る。
【００２７】一方、本発明によれば、窒素化合物半導体
層の成長開始直後から、横方向成長もスタートすると共
に、窒素化合物半導体結晶の横には成長抑制膜は存在し
ない。よって、従来技術のような、成長抑制膜の側面と
窒素化合物半導体結晶との界面から多数発生する貫通転
移も観測されないものと考えられる。
【００２８】以下、具体的な実施例を紹介する。 （実施例１）本実施例では、ガラス基板上に、化合物と
して酸化亜鉛（ＺｎＯ）をスパッタリングにより形成
し、ＭＯＣＶＤ法で窒素化合物半導体を成長した。
【００２９】２インチ径のガラス基板を、有機洗浄、フ
ッ酸でのエッチングを施し、脱イオン水で数分間洗浄
し、その上にスパッタリング法を用いて、ＺｎＯ膜を形
成する。スパッタリングは、プレーナーマグネトロン方
式のものを使用し、アルゴン５０％酸素５０％の混合ガ
ス中、０．０５Ｔｏｒｒの圧力下で行われ、投入する高
周波電源からの投入電力が２００Ｗ程度になるように調
整を行った。基板は抵抗加熱方式のヒーターで約３００
℃程度になるように調整された。この条件で約３０分間
成長した際のＺｎＯ膜の膜厚は約１μｍであった。本Ｚ
ｎＯ膜を、簡便なフォトリソグラフィ法を用いて、幅４
μｍ、ストライプの中心から中心までの間隔が８μｍに
なるようなストライプ状にエッチングを行った。その
際、エッチング液として、１０％に希釈したＨＣｌを使
用した。
【００３０】この様に作製したＺｎＯのストライプを有
するガラス基板を、ＭＯＣＶＤ装置内に導入し、ＧａＮ
膜の製造を行った。ＭＯＣＶＤ膜の製膜温度は１０００
℃であり、Ｖ族の原料ガスとしてＮＨ3を５ｌ／ｍｉ
ｎ、ＩＩＩ族原料としてトリメチルガリウム（ＴＭＧ）
を１００μｍｏｌ／ｍｉｎ、キャリアガスとしてＨ2を
２０ｌ／ｍｉｎ導入した。本条件で、１時間の成長を行
った際のＧａＮ膜の厚さは６μｍであった。また、成長
促進膜の横に張り出したＧａＮ膜の長さは１．５μｍで
あった。本成長を行った、成長促進層直上のＧａＮ膜の
貫通転移密度は５×１０9個／ｃｍ2と従来のものより少
し低減できた。さらに、横方向成長した部分のＧａＮ膜
の貫通転移密度は約３×１０3個／ｃｍ2と非常に小さ
く、本方法で選択成長を行わない場合と比較して約３桁
の貫通転移の低減が図れた。
【００３１】本方法を用いて、ＧａＮ膜の成長時間を変
化させ作製した種々の膜厚を有するＧａＮ膜成長促進膜
上部領域と成長抑制膜上部領域のそれぞれの位置での貫
通転移密度を図２の２０２、２０３に示す。成長促進膜
としてのＺｎＯ膜上では、従来技術より、一桁程度少な
い貫通転移密度となっており、１００μｍ以上のＧａＮ
膜厚では、４×１０6個／ｃｍ2まで貫通転移密度を低減
することができた。また、ＺｎＯ膜が無い領域、すなわ
ち成長抑制膜材料からなるガラス基板直上領域では、連
続膜を呈する厚さ（この場合３μｍ）以上で３〜１０×
１０3個／ｃｍ2の劇的に少ない貫通転移密度を実現でき
た。このように、いずれの領域でも、従来技術により作
製されたＧａＮ膜よりも、貫通転移の低減が図れた。特
に、成長促進膜としてのＺｎＯ膜が無い領域の上部（成
長抑制膜である基板が露出している領域の上部）での貫
通転移密度の低減効果が顕著であった。
【００３２】本実施形態では、非晶質基板としてガラス
を用いたが、基板のみをＳｉ基板上に非晶質のＳｉを厚
さ１μｍ堆積したウェハー、またはＳｉ基板上にＳｉＯ
x（ｘ＝１〜２）膜やＳｉ2Ｎy（ｙ＝２〜３）を０．２
〜２μｍ厚形成したウェハーに変更した場合も、ＺｎＯ
膜部からの窒素化合物半導体の選択的な成長が確認さ
れ、同様の効果が確認できた。
【００３３】（実施例２）実施例１ではＭＯＣＶＤ法に
よりＧａＮ膜を成長させたが、成長方法のみをＨＶＰＥ
法に変更して成長した例について説明する。実施例１と
同様の方法でＺｎＯ膜の形成とエッチングを行った基板
を、ＨＶＰＥ装置内に導入し、ＧａＮ膜の製造を行っ
た。ＨＶＰＥ膜の製膜温度は１０００℃であり、Ｖ族の
原料ガスとしてＮＨ3を１０００ｃｃ／ｍｉｎ、ＩＩＩ
族原料となるＧａ溶融金属上を通過させるＨＣｌガス量
として２０ｃｃ／ｍｉｎ、キャリアガスとしてＨ2を３
０００ｃｃ／ｍｉｎ導入した。Ｇａ溶融金属の温度は８
００℃である。本条件のＧａＮ膜の成長速度は、基板に
垂直方向に１００μｍ／ｈであった。
【００３４】本条件で、成長時間を変えて、製造するＧ
ａＮ膜の膜厚とＧａＮ膜の表面での貫通転移密度の関係
を調べた。ＺｎＯ膜上の領域では、膜の厚さが６μｍの
際の貫通転移密度は約１×１０9個／ｃｍ2であったが、
膜の厚さが１０μｍになると、貫通転移密度は１×１０
8個／ｃｍ2まで減少し、更に膜の厚さを増加させ、２０
μｍにすると、貫通転移密度は３×１０7個／ｃｍ2まで
減少した。さらに厚膜を作るために成長を３時間続ける
と、ＧａＮ膜厚は３００μｍとなり、この膜の表面での
貫通転移密度は８×１０6個／ｃｍ2であった。この特性
は図２の２０２のラインで示したデータとほぼ同じであ
り、従来技術によるＧａＮ厚膜における貫通転移密度よ
りほぼ一桁小さな値であった。さらに、ＺｎＯ膜の存在
しない領域、すなわち、ガラス基板が露出した領域上の
ＧａＮ膜表面での貫通転移密度も、実施例１で測定した
２０３とほぼ同様の結果となった。このように、ＧａＮ
膜の成長方法をＨＶＰＥを適用した場合にもＭＯＣＶＤ
法の場合と同様の効果が得られることが確認できた。
【００３５】また、このＧａＮ厚膜の表面にはＺｎＯ膜
に施したストライプの形状はもちろん凹凸も観測され
ず、平坦な単一の連続膜を呈した。また、顕微鏡での観
測でもクラックやピットは観測できなかった。このよう
に、貫通転移密度が従れは、実施例１と同様に、成長促
進膜としてのＺｎＯ膜の側面からの横方向成長がＧａＮ
膜の成長当初から促進されたためと考えられる。
【００３６】（実施例３）本実施例では被覆する成長促
進膜間の間隔を変えた場合の結果について報告する。実
施例１と同様の方法で、ＺｎＯ膜をガラス基板上にスパ
ッタリング法により被覆し、フォトリソグラフィ法を用
いてエッチングを行った。
【００３７】エッチングせずに残すＺｎＯ膜のストライ
プ幅を５μｍに固定して、ストライプとストライプの間
のエッチング幅を、１μｍ、２μｍ、５μｍ、１０μ
ｍ、１５μｍ、２０μｍ、２５μｍ、３０μｍと変化さ
せた試料を作製した。この基板にＨＶＰＥ法で、実施例
２と同様の方法でＧａＮ膜の成長を３時間行った。いず
れの条件で作製したにおいても、ＧａＮ膜の厚さは３０
０μｍであった。
【００３８】いずれのストライプ間隔によるＧａＮ膜に
おいても、ＺｎＯ膜上領域におけるＧａＮ膜表面での貫
通転移密度は、７〜１０×１０6個／ｃｍ2と一定であ
り、いずれの場合もにクラックは観測されなかった。す
なわち、同一厚さを有するＧａＮ膜を従来技術で作製し
た場合に比べて、いずれのストライプ幅においても、ほ
ぼ一桁の貫通転移の低減が図れることが確認できた。ま
た、ガラス基板が露出した領域上でのＧａＮ膜表面の貫
通転移密度を測定したところ、エッチング幅が１μｍ〜
２０μｍのウェハーに関しては、２０３とほぼ同様の、
極少数の貫通転移しか観測されなかったが、２５μｍと
３０μｍとしたウェハーでは、エッチング幅のほぼ中央
部に多数の貫通転移が密集した領域が出現し、１０6個
／ｃｍ2程度の貫通転移密度となった。これは、エッチ
ング幅が２０μｍを越えると、左右から横方向成長して
くるＧａＮ結晶の結晶軸が互いに１゜程度ずれ、左右の
結晶が結合するエッチング幅のほぼ中心付近に貫通転移
が発生するためと考えられる。
【００３９】また、ＧａＮ膜の表面平坦性を評価した結
果、ＺｎＯ膜ストライプ間の間隔が２０μｍを越えたも
のは、横方向成長した膜同士の結合がせず、エッチング
幅の中央部で凹凸の多いものであった。エッチング幅と
表面平坦性の関係を図３に示す。ここで、図３の縦軸
は、ＺｎＯ膜のエッチング幅が１０μｍの場合の３００
μｍ厚のＧａＮ膜の表面の凹凸の振幅を基準として規格
化したとした各ウェハーの表面凹凸振幅を示している。
２０μｍまではエッチング幅ではほぼ一定の凹凸振幅が
得られているが、２５μｍ、３０μｍのエッチング幅で
は４〜６倍の凹凸振幅とっており、表面の平坦性が悪化
することが分かった。従って、発光素子を作製するに
は、エッチング幅を２０μｍ以下とすることが重要であ
る。
【００４０】次に、実施例２と同様の実施形態にて、Ｚ
ｎＯ膜のエッチング幅を５μｍに固定して、ＺｎＯ膜の
ストライプ幅を２μｍ、５μｍ、１０μｍ、１５μｍ、
２０μｍ、２５μｍ、３０μｍと変化させる検討を行っ
た。欠陥密度はいずれも、２０２および２０３に示した
特性とほぼ同様の特性が確認できた。また、この場合の
ＧａＮ膜表面の凹凸については、幅１０μｍのストライ
プ幅のウェハーでの凹凸振幅を基準として規格化した各
ウェハーの凹凸振幅を図４に示す。このようにいずれの
ストライプ幅のウェハーにおいても表面凹凸に関しては
顕著な変化は無かった。
【００４１】（実施例４）本実施例では被覆する成長促
進膜の材料を検討した。実施例２と同様の方法でＨＶＰ
Ｅ法によりＧａＮ厚膜を成長したが、成長促進膜として
実施例１で用いたＺｎＯの代わりに、低温で成長したＧ
ａＮ、ＡｌＮ、ＩｎＮ及びそれら化合物の混晶を用いて
本発明を実施した。
【００４２】まず、成長促進膜をＧａＮとした場合につ
いて説明する。ＭＯＣＶＤ法を用いて、約０．５ミクロ
ンの厚みのＧａＮ薄膜をガラス基板上に成長した。成長
温度は約６００℃、原料としてＮＨ3とＴＭＧを、キャ
リアガスとしてＨ2を使用した。この方法で作製したＧ
ａＮ薄膜を通常のフォトリソグラフィ技術と熱硝酸（〜
２００℃）によるエッチング技術により、部分的に１０
μｍ幅の領域をエッチング除去し、幅１０μｍのストラ
イプ状のＧａＮ薄膜がガラス基板上に２０μｍピッチで
残存するようにした。その後、このウェハーをＨＶＰＥ
法を用いて、実施例２と同様の方法で、２０μｍ厚のＧ
ａＮ厚膜の成長を行った。
【００４３】この方法により作製されストライプ状Ｇａ
Ｎ薄膜がガラス基板上に残存する領域上に位置するＧａ
Ｎ厚膜の表面での貫通転移密度は５×１０7個／ｃｍ2で
あり、ＺｎＯ膜を成長促進膜として利用した場合とほぼ
同様の貫通転移密度のＧａＮ厚膜を得ることができた。
成長するＧａＮ厚膜の厚さを変化させた場合も、ＺｎＯ
を用いた場合とほぼ同様の特性（２０２）が確認され
た。また、ガラス基板が露出した領域上でのＧａＮ厚膜
表面の貫通転移密度も、２０３に示したＺｎＯを成長促
進膜として利用した場合と同様の結果となった。
【００４４】さらに、ＧａＮ膜に変えてＡｌＮ、Ｉｎ
Ｎ、及びその混晶であるＩｎＧａＡｌＮを化合物膜とし
て使用した場合の２０μｍ厚のＧａＮ厚膜表面での貫通
転移密度はいずれも３〜８×１０7個／ｃｍ2であり、ほ
ぼ同様の貫通転移低減効果を確認できた。
【００４５】上記の検討では、非晶質の基板としてガラ
ス基板を使用したが、ＧａＮの成長に耐えうる耐熱性が
あるものは基板として適応が可能である。但し、基板に
は被覆する化合物膜の結晶方位が一定の方向を向くよう
に、種となる結晶質を含ませたり、基板の一定方法に傷
を付けるようなグラフォエピタキシャル法等の工夫をす
ると効果的である。本実施例で紹介したガラス基板は、
全てエッチングにより０．５ミクロン程度の間隔のスト
ライプ状の浅い（深さ１０ｎｍ〜３００ｎｍ）溝を表面
に有するものを使用した。
【００４６】また、非晶質の基板としては、上記のガラ
ス基板の代わりに、Ｓｉウェハー、サファイアウェハ
ー、ＧａＡｓウェハーのいずれかの上に、熱酸化法また
はＣＶＤ法によりＳｉＯx（ｘ＝１〜２）膜を０．５〜
２μｍ厚程度堆積した基板、前述のウェハーのいずれか
の上にプラズマＣＶＤ法によりＳｉＮy（ｙ＝１〜３）
を０．５μｍ〜２μｍ厚堆積した基板、前述のウェハー
の上に非晶質のＳｉ膜を厚さ０．５〜５μｍ堆積させた
基板、を用いた場合にも、ガラス基板と同様の成長抑制
膜としての機能を発揮し、２０２および２０３に示した
特性とほぼ同等の貫通転移低減効果を確認することがで
きた。
【００４７】さらに、実施例１〜４では、ＺｎＯ膜の厚
さを１μｍとしたが、実施例１の工程において成長促進
膜の厚さのみを０．１μｍ、０．２μｍ、２μｍ、３μ
ｍ、５μｍと変化させた。成長促進膜の厚さが０．２μ
ｍ以上とした場合のＧａＮ厚膜の表面における貫通転移
密度については、２０２および２０３に示した特性と同
様の貫通転移の低減効果が確認されたが、成長促進膜の
厚さが０．１μｍ厚の場合には、従来技術で得られたＧ
ａＮ膜の貫通転移密度（２０１）と同等かそれより高い
貫通転移密度となった。これは、本発明での貫通転移密
度の低減効果が成長促進膜の側面からの横方向成長が重
要であり、この側面の面積が成長促進膜（ＺｎＯ膜）の
厚さに比例することからも理解できる。従って、本発明
における成長促進膜の厚さは０．２μｍ以上とすべきで
あることが分かる。また、成長促進膜の厚さは厚ければ
貫通転移密度の低減は得られるが、その分平坦なＧａＮ
厚膜を得るためのＧａＮ結晶の成長時間を長くしなけれ
ばならない。このことを合わせ鑑みると、成長促進膜の
厚さは３μｍ以下であることが望ましい。
【００４８】（実施例５）本実施例では、成長抑制膜と
して非晶質以外の基板（結晶質の基板）を使用した一例
として、Ｓｉ基板を使用した実施例について検討した。
Ｓｉ基板を、硫酸と過酸化水素の混合液で数分間洗浄
し、希釈したフッ化水素酸で軽くエッチングを行った
後、上記実施例で示した方法でＺｎＯ膜のストライプを
形成し、ＧａＮ膜の結晶成長を行った。特定の方位を有
する基板を何種か用いて、ＧａＮの結晶成長を行った。
いずれの基板に対しても、ＺｎＯ膜のストライプ上に成
長するＧａＮ膜の成長は容易であった。
【００４９】（１００）（１１０）面のＳｉ基板を用い
た場合、ＧａＮ膜の表面での貫通転移密度は、ＺｎＯ膜
の直上の領域では２０２と同様の特性を示し、Ｓｉ基板
が露出された領域（ＺｎＯ膜の除去された領域）上では
１×１０4個／ｃｍ2以下と、いずれの領域においても、
非晶質基板を用いた実施例１〜４と同様に、従来技術と
比較して貫通転移の数を低減させることができた。
【００５０】本実施例では、（１００）および（１１
０）面を有するＳｉ基板を成長抑制膜として使用した
が、（１００）および（１１０）の面方位を有するＧａ
Ｐや、ＧａＡｓ等、立方晶構造の基板でもＧａＮ膜の成
長抑制膜としての効果が発揮され、貫通転移密度が従来
よりも一桁以上小さい良好なＧａＮ膜を得ることが分か
った。
【００５１】（比較例１）一方、実施例５と同様の方法
で、基板として面方位が（１１１）のＳｉ基板を用いて
同様の方法によりＧａＮ厚膜の成長を行ったところ、図
５に示したように、成長促進膜の側面から横方向成長が
起こると同時に（成長開始時より）、（１１１）Ｓｉ基
板が露出した領域にＧａＮ結晶が析出し、単一の表面が
平坦なＧａＮ厚膜を得ることはできなかった。５０１は
（１１１）面を有するＳｉ基板、５０２は成長促進膜と
してのＺｎＯ膜、５０３はＺｎＯ膜５０２から情報に選
択的に成長したＧａＮ結晶、５０４は（１１１）面Ｓｉ
基板５０１に直接成長した多結晶のＧａＮである。この
ように（１１１）面を有するＳｉ基板は成長抑制膜とし
て機能せず、単結晶のＧａＮ厚膜は得られなかった。ま
た、このため、本発明に重要な成長促進膜の側面からの
横方向成長も阻害され、成長促進層膜５０２上に部分的
に形成されたＧａＮ膜の表面付近での貫通転移密度もＧ
ａＮ膜の膜厚に依存せず１０9個／ｃｍ2台と非常に高
く、良質のＧａＮ膜が得られないことが分かった。実施
例５と本比較例との結果より、成長抑制膜として使用す
る基板の面方位に対する成長促進膜直上領域におけるＧ
ａＮ厚膜の貫通転移密度依存性をＧａＮ厚膜の厚さを１
００μｍとした場合を例にとって比較すると、（１０
０）面および（１１０）面のＳｉ基板を用いた場合では
４×１０6個／ｃｍ2、（１１１）面Ｓｉ基板を用いた場
合には３×１０9個／ｃｍ2であった。このように、Ｓｉ
基板を使用する場合、ＧａＮ厚膜の貫通転移密度の低減
には、Ｓｉ基板の面方位を（１００）または（１１０）
に選択することが肝要であることが分かる。
【００５２】また、同様に、（１１１）面を有するＧａ
Ａｓ基板やＧａＰ基板を用いて、実施例５と同様の工程
にてＧａＮ厚膜の形成を試みた場合にも、図５のように
なり、連続した単一のＧａＮ膜を得ることはできなかっ
た。これらのことより、成長抑制膜として結晶質の基板
を本発明に用いる場合には、（１００）面および（１１
０）面の基板を使用する必要があることが分かった。
【００５３】（実施例６）次に上記の方法により発光素
子を製造した。本実施例で作製した発光素子は半導体レ
ーザ素子である。図６にその断面構造図を示す。Ｓｉ基
板６０１上に通常の熱酸化法により形成した２μｍ厚の
酸化シリコン（ＳｉＯx）膜６０２付きウェハー上に、
幅３μｍ、厚さ０．８μｍのストライプ状ＡｌＮ成長促
進膜６０３、１５μｍ厚のｎ型ＧａＮ厚膜６０４、ｎ型
Ａｌ0.08Ｇａ0.92Ｎクラッド層６０５、ｎ型ＧａＮガイ
ド層６０６、２ｎｍ厚のＩｎ0.15Ｇａ0.85Ｎ井戸層２層
と３ｎｍ厚のＩｎ0.05Ｇａ0.95Ｎバリア層３層から構成
される多重量子井戸活性層６０７、ｐ型ＧａＮガイド層
６０８、２μｍの幅のメサストライプ構造６２０を有す
るｐ型Ａｌ0.08Ｇａ0.92Ｎクラッド層６０９、ｐ型Ｇａ
Ｎコンタクト層６１０、ｎ型Ａｌ0.1Ｇａ0.9Ｎ電流狭窄
層６１１、ｐ型表面埋め込み層６１２、ｎ型電極６２
１、ｐ型電極６２２から構成されている。これらの結晶
成長には通常のＭＯＣＶＤ法を用いた。
【００５４】本半導体レーザ素子では、活性層６０７に
電流が注入されて発光する領域はメサストライプ６２０
の下部領域の付近となるが、この位置が、成長促進膜６
０３が除去されて、ＳｉＯx膜６０２が露出した領域の
上方になるようにした。これは、図２の２０２と２０３
の比較からも分かるように、成長促進膜６０３のない領
域でのＧａＮ厚膜６０４の貫通転移密度が低く、結晶性
が良好なためである。本実施例素子の信頼性を評価した
ところ、閾値電流３５ｍＡ、微分発光効率０．７Ｗ／Ａ
と低電流で高効率な発光特性が得られた。雰囲気温度６
０℃、光出力５ｍＷの条件下において５０００時間以上
の信頼性が確認できた。
【００５５】なお、メサストライプ６２０をＡｌＮ成長
促進膜６０２の上方領域に形成した場合の特性を調べた
ところ、閾値電流＝５７ｍＡ、微分量子効率＝０．５Ｗ
／Ａと電流が少し高く、発光効率も多少低くなったが、
この場合の素子の寿命は、上記と同一の試験条件におい
て、３５００時間程度であり、従来の技術を用いた場合
（下記の比較例２）に比べて、格段の改善が認められ
た。これは、図２の２０１と２０２の比較に見られる、
本発明を適用したことによる貫通転移密度の低減効果が
発揮されたものである。
【００５６】（比較例２）実施例６と比較のために、図
７で作製したＧａＮ厚膜７０５上に実施例６のｎ型Ａｌ
ＧａＮクラッド層６０５より上の構造と同一の構造を有
する素子を作製した。本比較例素子の特性を調べたとこ
ろ、閾値電流≧８０ｍＡ以上、微分発光効率≦０．３Ｗ
／Ａと、実施例６のいずれの領域にメサストライプ６２
０を形成した素子に比べても、高電流、低効率となっ
た。また、本比較例素子を実施例６と同一の試験条件に
て寿命試験を実施したところ、２５０時間以下の寿命し
か得られず、実用上大きな問題があることが分かった。
【００５７】
【発明の効果】以上のように、本発明によれば、窒素化
合物半導体を基板上に成長させる際に、窒素化合物半導
体のエピタキシャル成長が困難な基板（成長抑制膜）を
用い、窒素化合物半導体の初期成長が起こりやすい成長
促進膜を幅１００μｍ以下のストライプ状に基板上の多
数部分に選択的に被覆し、その基板を用いて窒素化合物
半導体をエピタキシャル成長する事により、成長促進膜
の側面からの横方向成長が促進され、貫通転移密度の低
い良質の窒素化合物半導体を結晶成長することができ
る。また、本方法を用いて、１００μｍ以上の厚膜を成
長することにより、更に貫通転移密度の低減された窒素
化合物半導体がクラック無しで成長することができる。
【００５８】更に、本方法で成長させる窒素化合物半導
体が、基板に対して水平方向に成長する過程を利用し、
被覆成長促進膜上の窒素化合物半導体同士を結合させる
ことにより、より欠陥密度の低減された平坦な窒素化合
物半導体を形成することができる。基板に対して水平方
向に成長する過程を利用する場合には、被覆する化合物
膜の間隔が２０μｍ以下にすることにより、膜同士がう
まく結合し、貫通転移が少なく、凹凸の少ない窒素化合
物半導体を形成する事ができる。
【００５９】また、本方法を用いて作製された窒素化合
物半導体上に形成された半導体レーザ素子は低電流、高
発光効率、長寿命の良好な特性を実現することができ
た。さらに、半導体レーザの電流注入領域である発光領
域を成長促進膜のない領域の上方に形成することによ
り、さらなる、長寿命化が可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１による窒素化合物半導体膜
の形成方法である。
【図２】本発明の実施形態１によるＧａＮ厚膜の貫通転
移密度の膜厚依存性を示す図である。
【図３】成長促進膜のエッチング幅に対するＧａＮ厚膜
の表面凹凸の変化を示す図である。
【図４】成長促進膜のストライプ幅に対するＧａＮ厚膜
の表面凹凸の変化を示す図である。
【図５】比較例として（１１１）面Ｓｉ基板を用いた場
合のＧａＮ厚膜の構造を表す図である。
【図６】本発明の実施例６の半導体レーザ素子の断面構
造図を示す図である。
【図７】従来より行われている窒素化合物半導体厚膜の
形成方法の一例である。
【符号の説明】
１０１ 表面が成長抑制膜からなる基板 １０２ 被覆する成長促進膜 １０３ 成長促進膜を被覆していない基板開口部（成長
抑制膜） １０４ 成長促進膜上に成長し始めた窒素化合物半導体
結晶 １０５ 窒素化合物半導体膜中に発生する貫通転移 １０６ 結合して単一膜となった窒素化合物半導体厚膜 ５０１ （１１１）Ｓｉ基板 ５０２ ＺｎＯ膜 ５０３ ＧａＮ結晶 ５０４ 多結晶ＧａＮ ６０１ Ｓｉ基板 ６０２ 酸化シリコン（ＳｉＯx）膜 ６０３ ストライプ状ＡｌＮ成長促進膜 ６０４ ｎ型ＧａＮ厚膜 ６０５ ｎ型Ａｌ0.08Ｇａ0.92Ｎクラッド層 ６０６ ｎ型ＧａＮガイド層 ６０７ 多重量子井戸活性層 ６０８ ｐ型ＧａＮガイド層 ６０９ ｐ型Ａｌ0.08Ｇａ0.92Ｎクラッド層 ６１０ ｐ型ＧａＮコンタクト層 ６１１ ｎ型Ａｌ0.1Ｇａ0.9Ｎ電流狭窄層 ６１２ ｐ型表面埋め込み層 ６２０ メサストライプ構造 ６２１ ｎ型電極 ６２２ ｐ型電極 ７０１ サファイア基板 ７０２ ＧａＮ薄膜 ７０３ ＳｉＯ2選択成長マスク ７０４ 選択成長されたＧａＮ結晶 ７０５ ＧａＮ厚膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板と、該基板上の窒素化合物半導体を
    含む窒素化合物半導体膜を形成する方法であって、前記
    基板が成長抑制膜を最表面に有し、前記基板上の一部に
    成長促進膜が形成され、該成長促進膜に接して窒素化合
    物半導体が形成されていることを特徴とする窒素化合物
    半導体膜の形成方法。
  2. 【請求項２】 前記成長抑制膜が非晶質膜であることを
    特徴とする請求項１に記載の窒素化合物半導体膜の形成
    方法。
  3. 【請求項３】 前記基板は（１００）または（１１０）
    を面方位として有する立方晶構造の結晶基板であること
    を特徴とする、請求項１に記載の窒素化合物半導体膜の
    形成方法。
  4. 【請求項４】 前記成長促進膜は、ＺｎＯまたはＩｎs
    ＧａwＡｌ1-s-wＮ（０≦ｓ≦１、０≦ｗ≦１、０≦ｓ＋
    ｗ≦１）であることを特徴とする、請求項１〜３のいず
    れかに記載の窒素化合物半導体膜の形成方法。
  5. 【請求項５】 前記成長促進膜の厚さが０．２μｍ以上
    であることを特徴とする請求項１〜３のいずれかに記載
    の窒素化合物半導体膜の形成方法。
  6. 【請求項６】 前記成長促進膜がストライプ状に複数形
    成されており、かつそのストライプ状成長促進膜の間隔
    が２０μｍ以下であることを特徴とする請求項１〜４の
    いずれかに窒素化合物半導体膜の形成方法。
  7. 【請求項７】 成長抑制膜を最表面に有する基板と、前
    記基板上の一部に形成された成長促進膜と、該基板上に
    形成された発光層を含む窒素化合物半導体積層体と、該
    発光層に電流が注入される発光領域とを有する窒素化合
    物半導体発光素子であって、該発光領域は、上記の基板
    の上の上記成長促進膜の形成されていない領域の上方に
    形成されていることを特徴とする窒素化合物半導体発光
    素子。
JP17676198A 1998-06-24 1998-06-24 窒素化合物半導体膜の形成方法および窒素化合物半導体素子 Expired - Fee Related JP4005701B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17676198A JP4005701B2 (ja) 1998-06-24 1998-06-24 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US09/337,404 US6380051B1 (en) 1998-06-24 1999-06-21 Layered structure including a nitride compound semiconductor film and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17676198A JP4005701B2 (ja) 1998-06-24 1998-06-24 窒素化合物半導体膜の形成方法および窒素化合物半導体素子

Publications (2)

Publication Number Publication Date
JP2000012897A true JP2000012897A (ja) 2000-01-14
JP4005701B2 JP4005701B2 (ja) 2007-11-14

Family

ID=16019358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17676198A Expired - Fee Related JP4005701B2 (ja) 1998-06-24 1998-06-24 窒素化合物半導体膜の形成方法および窒素化合物半導体素子

Country Status (2)

Country Link
US (1) US6380051B1 (ja)
JP (1) JP4005701B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031846A (ja) * 2001-07-19 2003-01-31 Tohoku Techno Arch Co Ltd シリコン基板上に形成された酸化亜鉛半導体部材
JP2003526907A (ja) * 2000-02-09 2003-09-09 ノースカロライナ ステート ユニバーシティー 非窒化ガリウム柱を含む基板上に窒化ガリウム半導体層を製造する方法およびそれにより製造された窒化ガリウム半導体構造体

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
TW504754B (en) * 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same
JP4290358B2 (ja) * 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
CN1300901C (zh) * 2001-10-26 2007-02-14 波兰商艾蒙诺公司 使用氮化物块状单晶层的发光元件结构
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
EP2261989B1 (en) 2002-04-30 2014-07-16 Cree, Inc. High voltage switching devices and process for forming same
US20060138431A1 (en) 2002-05-17 2006-06-29 Robert Dwilinski Light emitting device structure having nitride bulk single crystal layer
US7399684B2 (en) * 2002-07-11 2008-07-15 University College Cork - National University Of Ireland, Cork Defect reduction in semiconductor materials
EP1576210B1 (en) * 2002-12-11 2010-02-10 AMMONO Sp. z o.o. A substrate for epitaxy and a method of preparing the same
WO2004064212A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co. Ltd. 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
US8134223B2 (en) * 2003-05-08 2012-03-13 Sumitomo Electric Industries, Ltd. III-V compound crystal and semiconductor electronic circuit element
EP1712662A4 (en) * 2003-06-30 2009-12-02 Kenichiro Miyahara SUBSTRATE FOR THE MANUFACTURE OF THIN FILMS, SUBSTRATE FOR THIN FILMS AND LIGHT EMITTING ELEMENT
JP4342853B2 (ja) * 2003-07-01 2009-10-14 独立行政法人科学技術振興機構 基板上への窒化物薄膜の成長方法及び窒化物薄膜装置
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
KR100576857B1 (ko) * 2003-12-24 2006-05-10 삼성전기주식회사 ＧａＮ 반도체 발광소자 및 그 제조방법
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
JP2005286017A (ja) * 2004-03-29 2005-10-13 Sumitomo Electric Ind Ltd 半導体発光素子
US20050221515A1 (en) * 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
KR100848380B1 (ko) * 2004-06-11 2008-07-25 암모노 에스피. 제트오. 오. 갈륨 함유 질화물의 벌크 단결정 및 그의 어플리케이션
JP4720125B2 (ja) 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
PL371405A1 (pl) * 2004-11-26 2006-05-29 Ammono Sp.Z O.O. Sposób wytwarzania objętościowych monokryształów metodą wzrostu na zarodku
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007008394A1 (en) * 2005-07-11 2007-01-18 Cree, Inc. Laser diode orientation on mis-cut substrates
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
WO2008073469A1 (en) * 2006-12-11 2008-06-19 Lumenz, Llc Zinc oxide multi-junction photovoltaic cells and optoelectronic devices
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
WO2010033792A1 (en) * 2008-09-18 2010-03-25 Lumenz Llc Textured semiconductor light-emitting devices
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
EP2253988A1 (en) * 2008-09-19 2010-11-24 Christie Digital Systems USA, Inc. A light integrator for more than one lamp
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP2010123899A (ja) * 2008-11-21 2010-06-03 Panasonic Corp 電界効果トランジスタ
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
US9245747B2 (en) * 2014-05-01 2016-01-26 International Business Machines Corporation Engineered base substrates for releasing III-V epitaxy through spalling
US10087547B2 (en) * 2015-12-21 2018-10-02 The Regents Of The University Of California Growth of single crystal III-V semiconductors on amorphous substrates
KR102608902B1 (ko) * 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
JP7117732B2 (ja) * 2018-07-11 2022-08-15 国立大学法人大阪大学 Ｉｉｉ族窒化物基板およびｉｉｉ族窒化物結晶の製造方法
CN114023851B (zh) * 2021-09-09 2023-10-13 华灿光电（浙江）有限公司 深紫外发光二极管的外延片及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5604763A (en) * 1994-04-20 1997-02-18 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor laser diode and method for producing same
KR100291456B1 (ko) * 1996-06-19 2001-09-07 모리시타 요이찌 광전자재료및그를이용한장치와,광전자재료의제조방법
US5907768A (en) * 1996-08-16 1999-05-25 Kobe Steel Usa Inc. Methods for fabricating microelectronic structures including semiconductor islands
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526907A (ja) * 2000-02-09 2003-09-09 ノースカロライナ ステート ユニバーシティー 非窒化ガリウム柱を含む基板上に窒化ガリウム半導体層を製造する方法およびそれにより製造された窒化ガリウム半導体構造体
JP2003031846A (ja) * 2001-07-19 2003-01-31 Tohoku Techno Arch Co Ltd シリコン基板上に形成された酸化亜鉛半導体部材

Also Published As

Publication number Publication date
JP4005701B2 (ja) 2007-11-14
US20020048964A1 (en) 2002-04-25
US6380051B1 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
JP4005701B2 (ja) 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6602763B2 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth
US6608327B1 (en) Gallium nitride semiconductor structure including laterally offset patterned layers
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
US6281522B1 (en) Method of manufacturing a semiconductor and a semiconductor light-emitting device
JP3620269B2 (ja) ＧａＮ系半導体素子の製造方法
US20140127848A1 (en) Nitride semiconductor light-emittting device and process for producing the same
JP4282173B2 (ja) 窒素化合物半導体発光素子およびその製造方法
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JPH11162847A (ja) 半導体基板および半導体基板の形成方法
JP2002313733A (ja) 窒化物半導体の結晶成長方法及び半導体素子の形成方法
JPH0945960A (ja) 半導体発光素子及びその製造方法
JP2001135892A (ja) 窒化物半導体発光装置
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP3744155B2 (ja) 窒化ガリウム系化合物半導体基板の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
US20030012984A1 (en) Buffer layer and growth method for subsequent epitaxial growth of III-V nitride semiconductors
JP3841537B2 (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP2002313739A (ja) 窒化物半導体基板、及びその成長方法
JPH11130597A (ja) 転位線の伝搬方向の制御方法およびその用途
JP2001148544A (ja) 半導体発光素子
JPH10173236A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JPH09255496A (ja) 窒化ガリウムの結晶成長方法
JP4211358B2 (ja) 窒化物半導体、窒化物半導体素子及びそれらの製造方法
JP2001057463A (ja) 窒素化合物半導体膜構造及び窒素化合物半導体素子並びにそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees